JPH04131776A - Device measuring circuit - Google Patents
Device measuring circuitInfo
- Publication number
- JPH04131776A JPH04131776A JP2253799A JP25379990A JPH04131776A JP H04131776 A JPH04131776 A JP H04131776A JP 2253799 A JP2253799 A JP 2253799A JP 25379990 A JP25379990 A JP 25379990A JP H04131776 A JPH04131776 A JP H04131776A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- load circuit
- voltage
- mode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 238000005259 measurement Methods 0.000 claims description 6
- 101100008048 Caenorhabditis elegans cut-4 gene Proteins 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、Ｄ Ｕ ＴのＩ１０ビンに負荷回路を接続
して、ＩＪ Ｕ ”ｒの■モードと○モードをリアルタ
イムで切り換え、Ｄ Ｕ ”１”の出力波形を判定する
ときに、Ｏモードのときだけ負荷回路を有効にし、■モ
ードのときは負荷回路を無効にするデバイスｉ１’、’
ｌ Ｔ＝回路についてのものである。[Detailed Description of the Invention] [Industrial Field of Application] This invention connects a load circuit to the I10 bin of the DUT, switches the IJU"r between the ■ mode and the O mode in real time, and Device i1', ' which enables the load circuit only in O mode and disables the load circuit in ■ mode when determining the output waveform of 1''.
l T = for the circuit.
［従来の技術］
次に、従来技術によるデバイス測定回路の構成を第２図
により説明する。[Prior Art] Next, the configuration of a device measuring circuit according to the prior art will be explained with reference to FIG. 2.
第２図の１はドライバ、２はスイッチ、３は比較器、４
はＤＵＴ、５は負荷回路である。In Figure 2, 1 is a driver, 2 is a switch, 3 is a comparator, 4
is a DUT, and 5 is a load circuit.
第２図の端子１１には切換信号が入力され、ドライバ１
は電圧ＶＴ）ｌと電圧ｖ１Ｌを交互に出力する。A switching signal is input to the terminal 11 in FIG.
outputs voltage VT)l and voltage v1L alternately.
スイッチ２はドライバｌの出力を入力とし、■モードと
Ｏモードを切り換える。エモードはドライバ１からＤＵ
Ｔ４に電圧を印加し、ＯモードはＤＵＴ４の出力波形を
負荷回路５により劣化させ、比較器３に入力し、試験を
する。スイッチ２の出力は、ＤＵＴ４のＩ１０ピンに接
続されている。Switch 2 receives the output of driver 1 as an input, and switches between ■ mode and O mode. Emode is driver 1 to DU
A voltage is applied to T4, and in the O mode, the output waveform of DUT4 is degraded by the load circuit 5, inputted to the comparator 3, and tested. The output of switch 2 is connected to the I10 pin of DUT4.
端子１３は、負荷回路５を介してＤＵＴ４と接続されて
おり、端子１３に負荷電圧Ｖｔ、が加えられている。The terminal 13 is connected to the DUT 4 via the load circuit 5, and a load voltage Vt is applied to the terminal 13.
次に、第２図でＤ Ｕ ’ｒ４がＯモードの場合につい
て説明する。Next, the case where D U 'r4 is in O mode will be explained with reference to FIG.
Ｄ Ｕ Ｔ４がＯモードのとき、スイッチ２はオフであ
り、ＤＵＴ４には負荷回路５が接続されている。そして
、負荷回路５が接続された状態のＤＯＴ４の出力電圧を
比較器３に入力して、ＤＵＴ４の出力波形を判定する。When the DUT4 is in the O mode, the switch 2 is off and the load circuit 5 is connected to the DUT4. Then, the output voltage of the DOT 4 with the load circuit 5 connected is input to the comparator 3, and the output waveform of the DUT 4 is determined.
次に、第２図でＤＵＴ４がｌモードの場合について説明
する。Next, a case will be described in which the DUT 4 is in the l mode with reference to FIG.
Ｄ Ｕ −Ｉ’ ４がｌモードのとき、スイッチ２はオ
ンであり、ドライバ１の出力電圧は図示を省略した切換
回路により、ドライバ信号がｒＨＪ レベルのとき■１
ｏ、 ｒＬＪ レベルのときｖ工、をＤＵＴ４に印加す
る。このとき、ドライバ１の出力には負荷回路５が接続
されている。When D U -I' 4 is in l mode, switch 2 is on, and the output voltage of driver 1 is changed by a switching circuit (not shown) to ■1 when the driver signal is at rHJ level.
When o and rLJ levels, v and are applied to the DUT4. At this time, a load circuit 5 is connected to the output of the driver 1.
［発明が解決しようとする課題］
第２図では、ｌモードのときもＤＵＴ４には負荷回路５
が接続されており、負荷回路５がコンデンサ成分をもっ
ている場合、Ｄ Ｕ Ｔ４に印加されるドラ・ｒバ１の
出力電圧波形品質が負荷による周波数特性の劣化やイン
ピーダンスのミスマツチによるリンギングの発生により
劣化し、高速レイトでのテストができないという問題が
ある。[Problems to be Solved by the Invention] In FIG. 2, the load circuit 5 is connected to the DUT 4 even in the l mode.
is connected and the load circuit 5 has a capacitor component, the quality of the output voltage waveform of the driver/r driver 1 applied to the DUT 4 will deteriorate due to deterioration of frequency characteristics due to the load and ringing due to impedance mismatch. However, there is a problem that it is not possible to test at a high rate.
この発明は、ドライバ１の他に負荷回路５に第２のドラ
イバを追加し、第２のドライバがドライバ１に同期して
ドライバ１の出力電圧ｗｃ＠と同振幅の電圧振幅を負荷
回路５に印加するようにし７、Ｏモードから１モードに
リアルタイムに切り換えても、ｌモード時にデバイスに
入力するドライバ波形の品質が劣下しないデバイス測定
回路の提供を目的とする。This invention adds a second driver to the load circuit 5 in addition to the driver 1, and the second driver synchronizes with the driver 1 and applies a voltage amplitude of the same amplitude as the output voltage wc@ of the driver 1 to the load circuit 5. The present invention aims to provide a device measuring circuit in which the quality of a driver waveform input to a device in the I mode does not deteriorate even when switching from the O mode to the 1 mode in real time.
［１１！９を解決するための手段］
この目的を達成するため、この発明では、電圧ｖ１７．
と電圧■ｔＬを交互に出力するドライバ１と、ドライバ
１の出力を入力とし、ＤＵＴ４への印加電圧をオン・オ
フし、ｌモードと０モードを切り換えるスイッチ２と、
ＤＵＴ４の出力を入力とする比較器３と、Ｄ Ｕ Ｔ４
に負荷を加える負荷回路Ｓと、負荷回路５を駆動するド
ライバ６とを備え、スイッチ２がオンのとき、ドライバ
１の出力をＤＵ Ｔ ４に印加するとともに、ドライバ
１に同期してドライバ６がドライバ１の出力電圧振幅と
同振幅の電圧振幅を負荷回路５に印加し、負荷回路５の
コンデンサ成分を無効にする。[Means for solving 11!9] In order to achieve this object, the present invention uses voltage v17.
A driver 1 that alternately outputs a voltage and a voltage ■tL, and a switch 2 that uses the output of the driver 1 as an input, turns on and off the voltage applied to the DUT 4, and switches between the l mode and the 0 mode.
Comparator 3 which receives the output of DUT4 as input, and DUT4
It is equipped with a load circuit S that applies a load to the load circuit S, and a driver 6 that drives the load circuit 5. When the switch 2 is on, the output of the driver 1 is applied to the DU T 4, and the driver 6 is A voltage amplitude having the same amplitude as the output voltage amplitude of the driver 1 is applied to the load circuit 5 to nullify the capacitor component of the load circuit 5.
［作用］
次に、この発明によるデバイス測定回路の構成を第１図
により説明する。[Function] Next, the configuration of the device measurement circuit according to the present invention will be explained with reference to FIG.
第１図の６はドライバであり、その他は第２図と同じも
のである。すなわち、第１図は第２図の負荷回路５にド
ライバ６を接続したものである。Reference numeral 6 in FIG. 1 is a driver, and the other parts are the same as in FIG. 2. That is, FIG. 1 shows a driver 6 connected to the load circuit 5 of FIG. 2. In FIG.
次に、ＤＴＪＴ４がＯモードの場合について説明する。Next, a case where the DTJT4 is in O mode will be described.
スイッチ２をオフにすると、ドライバ１の出力抵抗はハ
イインピーダンスとなる。When switch 2 is turned off, the output resistance of driver 1 becomes high impedance.
ドライバ６の出力電圧は切換信号によりハイレベルとロ
ーレベルを交互に負荷回路５に入力するが、スイッチ２
がオフのときは、ドライバ６の出力電圧はハイレベルに
♀持し、第２図の端子１３に印加している電圧と同じ負
荷電圧ＶＬを負荷回路５に入力する。比較器３では、負
荷回路５が接続された状態のＤ Ｕ ’１” ４の出力
電圧を判定する。The output voltage of the driver 6 is input to the load circuit 5 alternately at high level and low level according to the switching signal.
When OFF, the output voltage of the driver 6 is maintained at a high level, and the same load voltage VL as the voltage applied to the terminal 13 in FIG. 2 is input to the load circuit 5. The comparator 3 determines the output voltage of the D U '1'' 4 with the load circuit 5 connected.
次に、Ｉ） Ｕ ’Ｉ” ４が１モードの場合について
説明する。Next, the case where I) U 'I'' 4 is in 1 mode will be explained.
スイッチ２をオンにすると、ドライバ１の出力電圧が切
換信号により交互にｒＨＪ ｒＬＪを切り換えて、
Ｄ Ｕ Ｔ４に印加される。When switch 2 is turned on, the output voltage of driver 1 is alternately switched between rHJ and rLJ by the switching signal.
Applied to DUT4.
端子１１から供給されるドライバ１の出力電圧は、第２
１’Ｑ＋と同じようにドライバ信号がｒＨＪのときＶ□
、 ｒｌＪのとき■■とする。また、端子１２から供給
されるドライバ６の出力電圧は、ドライバ信号がｒＨＪ
のとき■１、 ｒＬＪのとき（ｖｔ、 （Ｖｔｕ
ＶｔＬ） ）に設定し、ドライバ１の出力の［Ｈ）
［ＬＪに同期してドライバ６のｒ ＨＪ ・ 「Ｌ
）を切り換えて出力する。ドライバ４の「Ｌ」レベル電
圧（ＶＬ （Ｖｔｏ ＶＩＬ） ）は、ｌモード
のときドライバ１がＤＵＴ４に印加する出力電圧の電圧
振幅（Ｖｔ□−ＶｒＬ）とドライバ６が負荷回路５に印
加する出力電圧の電圧振幅とは等しいことを意味してい
る。The output voltage of the driver 1 supplied from the terminal 11 is the second
1' Same as Q+, when the driver signal is rHJ, V□
, When rlJ, then ■■. Further, the output voltage of the driver 6 supplied from the terminal 12 is such that the driver signal is rHJ.
When ■1, when rLJ (vt, (Vtu
VtL) ), and the output of driver 1 [H]
[R HJ of driver 6 in synchronization with LJ
) and output. The "L" level voltage (VL (Vto VIL)) of the driver 4 is the voltage amplitude (Vt□-VrL) of the output voltage that the driver 1 applies to the DUT 4 in the l mode and the output that the driver 6 applies to the load circuit 5. The voltage amplitudes of the voltages mean that they are equal.
以上のように各端子に印加する電圧を設定し、端子１１
に供給するドライバ信号と、端子１２に供給するドライ
バ信号を同じパターンと同じタイミングで動作させるこ
とにより、負荷回路５のコンデンサ成分はみかけ上無効
になり、ドライバ１のＤＵＴ４に対する入力波形を劣下
させることなく、ＤＵＴ４に印加することができる。Set the voltage to be applied to each terminal as described above, and
By operating the driver signal supplied to the terminal 12 and the driver signal supplied to the terminal 12 in the same pattern and at the same timing, the capacitor component of the load circuit 5 is apparently invalidated, and the input waveform of the driver 1 to the DUT 4 is degraded. It is possible to apply the voltage to the DUT 4 without any interference.
［実施例］ 次に、第１図の各部波形図を第３図により説明する。[Example] Next, the waveform diagram of each part in FIG. 1 will be explained with reference to FIG. 3.
第３図工はスイッチ２の切換えタイミング波形であり、
時間Ｔ。からＴ３がオフ、時間Ｔ、以降がオンである。Figure 3 is the switching timing waveform of switch 2,
Time T. From then on, T3 is off, and from time T onwards, it is on.
つまり、時間Ｔ。からＴ３がＯモードになり、時間Ｔ３
以降がＩモードになる。In other words, time T. From then on, T3 goes into O mode, and time T3
After that, it becomes I mode.
第３図イは端子１１からドライバ１に供給されるドライ
バ信号の波形であり、第３図つは端子１２からドライバ
６に供給されるドライバ信号の波形である。第３図イ・
つとも時間Ｔ。からＴ。3A shows the waveform of the driver signal supplied from the terminal 11 to the driver 1, and FIG. 3A shows the waveform of the driver signal supplied from the terminal 12 to the driver 6. Figure 3 I.
Time T. From T.
まてｒＨＪパターンに固定しておき、時間Ｔ４でｒｌ−
ｇパターンに切り換え、さらに時間゛１゛、でｒｌ、（
」パターンに切り換えている。Then fix it to the rHJ pattern, and at time T4 rl-
Switch to g pattern, and further at time ゛1゛, rl, (
” pattern.
第３図工はドラ・ｒバ１の出力電圧波形であり、スイッ
チ２が第３図工の時間１゛。からＴ、の聞はオフなので
、時間Ｔ、からＴ３の間はハイインピーダンスとなって
いる、時間Ｔ、でスイッチ２がオンになると、ドラーｒ
バ１は電圧Ｖｌｌ＋を出力する。The third figure is the output voltage waveform of the driver driver 1, and the switch 2 is in the third figure for a time of 1'. Since it is off from T to T, it is in high impedance from time T to T3.When switch 2 is turned on at time T, the driver r
Bar 1 outputs a voltage Vll+.
次に、第３図イで端子１１の信号は時間１”４からＴ、
の聞がｒＬＪ レベルになり、時間Ｔ５で再びｒ ＨＪ
レベルになるので、ドライバ１の出力は時間Ｔ、で■
１Ｌに切り換わり、時刻Ｔ、でＶｎ＋に切り換わる。例
えばＶ４を２． ５Ｖ、 ＶＩＬを０．５■とする。Next, in Fig. 3A, the signal at terminal 11 changes from time 1''4 to T,
becomes rLJ level, and rHJ again at time T5.
level, so the output of driver 1 is at time T,
1L, and at time T, it switches to Vn+. For example, V4 is 2. Assume that 5V and VIL are 0.5■.
第３図才はドライバ６の出力電圧波形であり、第３図つ
で時間Ｔ。からＴ４まではｒＨＪ レベルなので、ドラ
イバ６は電圧Ｖｔ、を出力し、時間Ｔ、から′工゛、の
間はｒＴ＝Ｊ レベルなので、時間Ｔ４’１？ＶＬ
（Ｖｌｌｌ ＶｔＬ）に切り換わり、時間Ｔ、で再
びＶｔ、に切り換わる。例えばＶｔを１．５ｖ、Ｖｔ、
−（Ｖｌ）！ ＶｔＪを一〇、５Ｖとする。Figure 3 shows the output voltage waveform of the driver 6, and time T in Figure 3. Since the voltage is at the rHJ level from T to T4, the driver 6 outputs the voltage Vt, and from time T to T4, it is at the rT=J level, so for the time T4'1? VL
(Vlll VtL), and at time T, it switches again to Vt. For example, Vt is 1.5v, Vt,
-(Vl)! Let VtJ be 10.5V.
第３図イ・つに示すように、ドライバ１の出力電圧とド
ライバ６の出力電圧を同じタイミングと同じパターンで
切り換えられる。As shown in FIG. 3A, the output voltage of the driver 1 and the output voltage of the driver 6 can be switched at the same timing and in the same pattern.
スイッチ２がオンのとき、ドライバ１の出力がｒＨＪ
ｒＬＪを切り換えながらＤＵＴ４に印加される。こ
のとき、ドライバ６がドライバ１の出力に対し常に一定
の電圧振幅で出力するので、負荷回路５の両端の電位差
は常に一定であるので、コンデンサ成分がみかけ上無効
となり、ＤＵＴ４にはドライバ１から高品質の波形を印
加することができる。When switch 2 is on, the output of driver 1 is rHJ
It is applied to DUT4 while switching rLJ. At this time, since the driver 6 always outputs a constant voltage amplitude with respect to the output of the driver 1, the potential difference between both ends of the load circuit 5 is always constant, so the capacitor component is apparently invalidated, and the DUT 4 is High quality waveforms can be applied.
第３図力は、ＤＵＴ４の測定ビンの出力波形であり、時
刻Ｔ。からＴ１の間はＤＵＴ４はハイインピーダンスで
ある。時刻Ｔ、でＤＵＴ４の出力波形は比較器３に印加
される。このとき、ドライバ６の出力はｖＬになり、Ｄ
ＵＴ４の出力は、負荷回路５により歪んだ波形となる
とともに、電圧■。に達する。電圧Ｖ。は、例えば０■
とする。時刻Ｔ２でＤｔＪＴ４は再びハイインピーダン
スとなる。The third diagram shows the output waveform of the measurement bin of DUT 4 at time T. to T1, the DUT 4 is in high impedance. At time T, the output waveform of DUT 4 is applied to comparator 3. At this time, the output of driver 6 becomes vL, and D
The output of the UT 4 has a distorted waveform due to the load circuit 5, and a voltage of ■. reach. Voltage V. For example, 0■
shall be. At time T2, DtJT4 becomes high impedance again.
スイッチ２がオンとなり、■モードとなった第３図工の
時間Ｔ３では、負荷回路５のコンデンサ成分がドライバ
６の出力により無効となり、波形は歪むことなく、時間
Ｔ３からＴ、に示すようにドライバ１の動作に応じてＤ
ｔＪＴ４に印加される。At time T3 in Figure 3, when the switch 2 is turned on and the mode is set, the capacitor component of the load circuit 5 is invalidated by the output of the driver 6, and the waveform is not distorted, and the driver changes from time T3 to T, as shown in T. D according to the operation of 1
Applied to tJT4.
［発明の効果コ
この発明によれば、ドライバ１の他に負荷回路５にドラ
イバ６を追加し、ドライバ６がドライバ１に同期してド
ライバ１の出力電圧振幅と同振幅の電圧振幅を負荷回路
Ｓに印加するようにしているので、０モードからＩモー
ドにリアルタイムに切り換えても、■モード時にデバイ
スに入力するドライバ波形の品質が劣下せず、高速レイ
トで測定をすることができる。[Effects of the Invention] According to the present invention, a driver 6 is added to the load circuit 5 in addition to the driver 1, and the driver 6 synchronizes with the driver 1 and outputs a voltage amplitude of the same amplitude as the output voltage amplitude of the driver 1 to the load circuit. Since the voltage is applied to S, even if the 0 mode is switched to the I mode in real time, the quality of the driver waveform input to the device in the ■ mode does not deteriorate, and measurement can be performed at a high rate.
ｗｉ図はこの発明によるデバイス測定回路の構成図、第
２図は従来技術によるデバイス測定回路の構成図、第３
図は第１図のタイムチャートである。
１・・・・・・ドライバ、２・・・・・・スイッチ、３
・・・・・・比較器、４・・・・・・ＤＵＴ、５・・・
・・・負荷回路、６・・・・・・ドライノく。
代理人 弁理士 小 俣 欽 司
ドライバ
ドライバ
１）ＵＴwi is a configuration diagram of a device measurement circuit according to the present invention, FIG. 2 is a configuration diagram of a device measurement circuit according to the prior art, and FIG.
The figure is a time chart of FIG. 1. 1...driver, 2...switch, 3
...Comparator, 4...DUT, 5...
...Load circuit, 6...Dryno. Agent Patent Attorney Kin Tsukasa Komata Driver Driver 1) UT
Claims (1)
第１のドライバ（１）と、 第１のドライバ（１）の出力を入力とし、ＤＵＴ（４）
への印加電圧をオン・オフし、ＩモードとＯモードを切
り換えるスイッチ（２）と、ＤＵＴ（４）の出力を入力
とする比較器（３）と、 ＤＵＴ（４）に負荷を加える負荷回路（５）と、負荷回
路（５）を駆動する第２のドライバ（６）とを備え、 スイッチ（２）がオンのとき、第１のドライバ（１）の
出力をＤＵＴ（４）に印加するとともに、第１のドライ
バ（１）に同期して第２のドライバ（６）が第１のドラ
イバ（１）の出力電圧振幅と同振幅の電圧振幅を負荷回
路（５）に印加し、負荷回路（５）のコンデンサ成分を
無効にすることを特徴とするデバイス測定回路。[Claims] 1. A first driver (1) that alternately outputs voltage V_I_H and voltage V_I_L; and a DUT (4) with the output of the first driver (1) as input;
A switch (2) that turns the applied voltage on and off to switch between I mode and O mode, a comparator (3) that receives the output of the DUT (4), and a load circuit that applies a load to the DUT (4). (5) and a second driver (6) that drives the load circuit (5), and applies the output of the first driver (1) to the DUT (4) when the switch (2) is on. At the same time, the second driver (6) applies the same voltage amplitude as the output voltage amplitude of the first driver (1) to the load circuit (5) in synchronization with the first driver (1). (5) A device measurement circuit characterized by nullifying the capacitor component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253799A JP2977592B2 (en) | 1990-09-21 | 1990-09-21 | Device measurement circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253799A JP2977592B2 (en) | 1990-09-21 | 1990-09-21 | Device measurement circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131776A true JPH04131776A (en) | 1992-05-06 |
| JP2977592B2 JP2977592B2 (en) | 1999-11-15 |
Family
ID=17256316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2253799A Expired - Lifetime JP2977592B2 (en) | 1990-09-21 | 1990-09-21 | Device measurement circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977592B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8810235B2 (en) | 2009-09-01 | 2014-08-19 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Current sensor and method for manufacturing sensor module for use in current sensor |
-
1990
- 1990-09-21 JP JP2253799A patent/JP2977592B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8810235B2 (en) | 2009-09-01 | 2014-08-19 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Current sensor and method for manufacturing sensor module for use in current sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2977592B2 (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1138087A (en) | Semiconductor test device | |
| JPH0836037A (en) | Circuit for measuring propagation delay time of transmitting route | |
| JPH04131776A (en) | Device measuring circuit | |
| US4885545A (en) | High speed circuit with supporting auxiliary circuit | |
| JP2638274B2 (en) | Timing correction method | |
| JP2004239754A (en) | System and method for correcting interchannel skew of a plurality of sampling digitizers | |
| JP2895930B2 (en) | Timing calibration method for IC test equipment | |
| JPH11190760A (en) | Semiconductor test apparatus | |
| JP2515290Y2 (en) | Variable driver level circuit | |
| JP2000292491A (en) | Two branch transmission line and two branch driver circuit and semiconductor tester employing it | |
| JPH0675015A (en) | Ac measuring voltage applying circuit synchronized with pattern signal generator | |
| JPH04259868A (en) | Ic tester | |
| JP2000035461A (en) | Semiconductor testing device | |
| KR100401531B1 (en) | Apparatus for testing semiconductor device | |
| JP2684178B2 (en) | Skew correction device | |
| JP3690583B2 (en) | measuring device | |
| KR100313765B1 (en) | Timing signal edge and delay range control device | |
| JP4729212B2 (en) | Semiconductor test equipment | |
| JPH02310481A (en) | Ic testing device | |
| JPH03243867A (en) | Method and instrument for measuring impedance | |
| KR20230075328A (en) | Dc offset cancellation circuit in op amp | |
| JPH0559354U (en) | IC test equipment | |
| JPH02179026A (en) | Termination changeover circuit by db type analog switch | |
| US4091312A (en) | Cathode ray display intensity modulator | |
| KR0168066B1 (en) | Discharge apparatus of operation inspection system for printed board |