JPH1138087A - Semiconductor test device - Google Patents

Semiconductor test device

Info

Publication number
JPH1138087A
JPH1138087A JP19562997A JP19562997A JPH1138087A JP H1138087 A JPH1138087 A JP H1138087A JP 19562997 A JP19562997 A JP 19562997A JP 19562997 A JP19562997 A JP 19562997A JP H1138087 A JPH1138087 A JP H1138087A
Authority
JP
Japan
Prior art keywords
means
output amplitude
delay
pin driver
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19562997A
Other languages
Japanese (ja)
Inventor
Yukio Ishigaki
幸男 石垣
Original Assignee
Advantest Corp
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, 株式会社アドバンテスト filed Critical Advantest Corp
Priority to JP19562997A priority Critical patent/JPH1138087A/en
Publication of JPH1138087A publication Critical patent/JPH1138087A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the temporary stop period of a device test and improve a throughput by receiving the change setting of the output amplitudes to pin drivers, and directly correcting the delay quantities of variable delay means for the timing correction due to the change of the output amplitudes of the pin drivers. SOLUTION: A register 21 latch-holds the delay quantity set values set to variable delay means VDi from a tester bus. A correction function equation 26 is a curve equation analogous to a correction curve. An amplitude correction quantity arithmetic section 24 feeds the result values correction-calculated with the delay quantities of the variable delay means VDi by the function equation 26 each time the voltage set data (VIHi, VILi) setting the output amplitudes of pin drivers are received to one input end of an adding means 22. The adding means 22 receives the delay quantity set values from the register 21 and the arithmetic values from the arithmetic section 24 and feeds the added results of them to the variable delay means VDi. The output timings are directly corrected to the same timing at an optional output amplitude.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、半導体試験装置において、被試験デバイスのICピンを駆動するピンドライバの出力振幅の設定変更に伴う出力タイミングの補正に関する。 BACKGROUND OF THE INVENTION The present invention, in the semiconductor testing apparatus, a correction of output timing associated with the setting change of the output amplitude of a pin driver for driving the IC pin of the device under test.

【0002】 [0002]

【従来の技術】従来技術例について図4の半導体試験装置のピンドライバの出力振幅設定に係る要部構成図と、 A main configuration diagram of the pin driver output amplitude setting of a conventional art example semiconductor testing device of FIG. 4,
図5のピンドライバの出力振幅と出力タイミングとの関係図を示して以下に説明する。 It shows a relationship diagram between the pin driver output swing and the output timing of FIG. 5 will be described below. 尚、半導体試験装置は周知であり技術的に良く知られている為、その説明を省略する。 Incidentally, since the semiconductor test apparatus that is well known and technically well known, description thereof is omitted.

【0003】被試験デバイス(DUT)のICピンに供給されるドライバ波形は、図4に示すように、パターン発生器(PG)からの試験パターン信号をフォーマットコントローラ(FC)により所定に波形整形した後、可変遅延手段VDi(ここでi=1〜nとする)により所定タイミングに調整された後、ピンドライバDRiでハイ/ローの出力振幅を所定振幅にした後、DUTのICピンを駆動する。 [0003] The driver waveform supplied to the IC pin of the device under test (DUT), as shown in FIG. 4, the predetermined waveform shaping by the format controller (FC) of the test pattern signal from the pattern generator (PG) after, after being adjusted to a predetermined timing by the variable delay means VDi (where a i = 1 to n), after the output amplitude of the high / low to a predetermined amplitude by a pin driver DRi, drives the IC pin of the DUT .

【0004】ところでピンドライバDRiの出力波形の立上がりあるいは立ち下がりのスルーレートは出力振幅に拘わらずほぼ同じ傾斜である為、出力振幅を変えると出力タイミングがずれてしまう。 [0004] the rise or fall slew rate of the output waveform of the pin driver DRi Since about the same slope regardless of the output amplitude deviates the output timing changing the output amplitude. この例を図5(a)に示す。 The example shown in Figure 5 (a). この例では可変遅延手段VDiの設定はそのままで、出力振幅を1V、2V、3Vに各々設定変更した場合の立上がり波形の出力タイミング例である。 In this example setting of the variable delay means VDi is intact, 1V output amplitude, an output example of the timing of the rising waveform when each setting change 2V, to 3V. この図で例えば振幅50%点を出力タイミング点とすると各出力振幅間でのタイミング差を生じてくることがわかる。 It can be seen that arise timing differences between this figure, for example, when the amplitude the 50% point and the output timing points each output amplitude. この為半導体試験装置では、ピンドライバDRiの出力振幅の変更の都度、可変遅延手段VDiの設定値を設定更新している。 Therefore in the semiconductor testing apparatus, each time the change of the output amplitude of the pin driver DRi, are set update the set value of the variable delay means VDi. この結果、図5(b)の出力タイミング関係図に示すように、出力振幅にかかわらず振幅50%点は同一の出力タイミングにて使用に供することができる。 As a result, as shown in the output timing relationship diagram of FIG. 5 (b), the amplitude 50% point regardless of the output amplitude can be subjected to use at the same output timing.

【0005】 [0005]

【発明が解決しようとする課題】上述説明のように、ピンドライバへの出力振幅の変更設定の都度、テスタバスを介して該当するピンドライバの可変遅延手段VDiへ設定値が転送される。 [0007] As the above description, each time the change setting of the output amplitude of the pin driver, set value to the variable delay means VDi of pin driver in question via the tester bus is transferred. ところでピンドライバDRiは1 By the way pin driver DRi 1
テストヘッド当り多数の500〜1000チャンネル有している。 It has a number of 500 to 1000 channels per test head. この為、全チャンネルに転送すると数ミリ秒かかる。 For this reason, it takes a few milliseconds and transfer to all channels. 従って頻繁に出力振幅を変更する試験形態においては設定値転送時間がかかってくる。 Thus in the test mode to frequently change the output amplitude come takes setpoint transfer time. 当然ながらこの転送期間はDUT試験が一時停止する期間である。 Naturally this transfer period is a period DUT testing is paused. この点においてはデバイス試験のスループットの低下要因となり好ましくなく、実用上の難点がある。 Unfavorably becomes lowered factors throughput device testing in this respect, there are practical difficulties. そこで、本発明が解決しようとする課題は、ピンドライバの出力振幅の変更に伴うタイミング補正を、ピンドライバへの出力振幅の変更設定を受けて直接該当する可変遅延手段VD Therefore, an object of the present invention is to provide a variable delay means to a timing correction due to a change of the output amplitude of the pin driver, corresponding directly receives the change setting of the output amplitude of the pin driver VD
iの遅延量を補正可能とした半導体試験装置を提供することである。 The delay amount of i is to provide a correctable and the semiconductor test apparatus.

【0006】 [0006]

【課題を解決するための手段】第1図と第2図(a)と第3図は、本発明に係る解決手段を示している。 SUMMARY OF THE INVENTION The first figure and a second view (a) and Figure 3 shows a solution according to the invention. 第1 First
に、上記課題を解決するために、本発明の構成では、被試験デバイスを駆動するピンドライバDRiの出力振幅を変えてデバイス試験をする半導体試験装置において、 , In order to solve the above problems, in the structure of the present invention, in a semiconductor testing apparatus for the device testing by changing the output amplitude of the pin driver DRi for driving the device under test,
ピンドライバDRiの出力振幅(VIHi、VILi)を変えて各振幅レベル(例えば50%振幅レベル)におけるタイミング差を予め求め、この出力振幅に伴うタイミング差をゼロに遅延量補正する補正関数式26の各項の係数(例えば3次方程式の場合は各項の係数a,b, Output amplitude of pin driver DRi (VIHi, VILi) previously determined timing differences at each amplitude level is changed (for example, 50% amplitude level), the correction function formula 26 to delay amount correction timing differences associated with the output amplitude to zero coefficient a of each term in the case of coefficients (e.g., cubic equation sections, b,
c,d)を求める手段を具備し、ピンドライバDRiの出力振幅を設定する電圧設定データ(VIHi、VIL c, comprising means for obtaining the d), the voltage setting data for setting the output amplitude of the pin driver DRi (VIHi, VIL
i)を受けた都度、補正関数式26(例えば補正関数f i) every time receiving the correction function formula 26 (e.g., the correction function f
(x))により可変遅延手段VDiの遅延量を補正演算して可変遅延手段VDiの遅延設定値を直接更新する手段を具備し、以上を各ピンドライバ毎に具備する構成手段である。 (X)) by the variable delay means VDi of the delay amount by correction operation comprising means for updating the delay setting value of the variable delay means VDi direct a construction unit that comprises a least for each pin driver. 上述により、ピンドライバの出力振幅の変更に伴うタイミング補正を、ピンドライバへの出力振幅の変更設定を受けて直接該当する可変遅延手段VDiの遅延量を補正可能とした半導体試験装置が実現できる。 Above, the timing correction due to a change of the output amplitude of the pin driver, a semiconductor testing device delay amount of the variable delay means VDi was correctable applicable directly receives the change setting of the output amplitude of the pin driver can be realized.

【0007】第2図(b)は、本発明に係る解決手段を示している。 [0007] Figure 2 (b) shows a solution according to the invention. 第2に、上記課題を解決するために、本発明の構成では、被試験デバイスを駆動するピンドライバDRiの出力振幅を変えてデバイス試験をする半導体試験装置において、ピンドライバDRiの出力振幅(VI Second, in order to solve the above problems, in the structure of the present invention, in a semiconductor test apparatus for the output device testing by changing the amplitude of the pin driver DRi for driving the device under test, the output amplitude of the pin driver DRi (VI
Hi、VILi)を実際のデバイス試験に使用される出力振幅に順次変え、各振幅レベル(例えば50%振幅レベル)におけるタイミング差を予め求め、この出力振幅に伴うタイミング差をゼロに遅延量補正する補正データを求める手段を具備し、前記補正データを格納する補正テーブル27を具備し、ピンドライバDRiの出力振幅を設定する電圧設定データ(VIHi、VILi)を受けた都度、上記補正テーブル27から出力振幅に対応する補正データを読出して可変遅延手段VDiへの設定値を補正演算して可変遅延手段VDiの遅延設定値を直接更新する手段を具備し、以上を各ピンドライバ毎に具備する構成手段がある。 Hi, sequentially changing the output amplitude to be used in the actual device test Vili), previously determined timing differences at each amplitude level (e.g., 50% amplitude levels), delay amount correction timing differences associated with the output amplitude to zero comprising means for obtaining the correction data, wherein comprises a correction table 27 for storing the correction data, pin driver DRi output voltage setting data for setting the amplitude (VIHi, VILi) every time receiving the output from the correction table 27 configuration means comprise a means for the set value of the correction data corresponding to the amplitude reads the variable delay means VDi and correction operation to update the delay setting value of the variable delay means VDi directly comprises over each pin driver there is.

【0008】第2図(c)は、本発明に係る解決手段を示している。 [0008] Figure 2 (c) shows a solution according to the invention. 第3に、上記課題を解決するために、本発明の構成では、被試験デバイスを駆動するピンドライバDRiの出力振幅を変えてデバイス試験をする半導体試験装置において、ピンドライバDRiの出力振幅(VI Third, in order to solve the above problems, in the structure of the present invention, in a semiconductor test apparatus for the output device testing by changing the amplitude of the pin driver DRi for driving the device under test, the output amplitude of the pin driver DRi (VI
Hi、VILi)を実際のデバイス試験に使用される出力振幅に順次変え、各振幅レベル(例えば50%振幅レベル)におけるタイミング差を予め求め、この出力振幅に伴うタイミング差をゼロに遅延量補正する遅延量設定データを求める手段を具備し、前記遅延量設定データを格納する遅延量設定テーブル28を具備し、ピンドライバDRiの出力振幅を設定する電圧設定データ(VIHi、 Hi, sequentially changing the output amplitude to be used in the actual device test Vili), previously determined timing differences at each amplitude level (e.g., 50% amplitude levels), delay amount correction timing differences associated with the output amplitude to zero comprising means for determining the delay amount setting data, comprising a delay amount setting table 28 for storing the delay amount setting data, voltage setting data for setting the output amplitude of the pin driver DRi (VIHi,
VILi)を受けた都度、上記遅延量設定テーブル28 Each time that received Vili), the delay amount setting table 28
から出力振幅に対応する遅延量設定データを読出して可変遅延手段VDiの遅延設定値を直接更新する手段を具備し、以上を各ピンドライバ毎に具備する構成手段がある。 Comprising means for updating the delay setting value of the variable delay means VDi directly reads the delay amount setting data corresponding to the output amplitude from, there is a structure unit having a least for each pin driver.

【0009】 [0009]

【発明の実施の形態】以下に本発明の実施の形態を実施例と共に図面を参照して詳細に説明する。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention with reference to the drawings in conjunction with embodiments will be described in detail.

【0010】本発明実施例について図1の半導体試験装置のピンドライバの出力振幅設定に係る要部構成図と、 A main configuration diagram of the output amplitude setting of the pin driver of a semiconductor test device of FIG. 1 for [0010] the present invention embodiment,
図2の直接遅延量補正手段の構成例と、図3の補正曲線の例を示して以下に説明する。 The configuration example of a direct delay amount correcting means 2 will be described with an example of a correction curve in Fig. 尚、従来構成に対応する要素は同一符号を付す。 Incidentally, elements corresponding to the conventional configuration are denoted by the same reference numerals.

【0011】本発明の要部構成は、従来構成に対してピンドライバへの出力振幅の変更設定を受けて可変遅延手段VDiへの直接遅延量補正手段20を各ピンドライバに追加した構成で成る。 [0011] essential structure of the present invention consists of the direct delay amount correcting means 20 receives the changed setting of the output amplitude of the pin driver the conventional configuration to the variable delay means VDi in configuration obtained by adding to each pin driver . 直接遅延量補正手段20の内部構成例は、図2(a)に示すように、レジスタ21と、 Internal configuration example of a direct delay amount correcting means 20, as shown in FIG. 2 (a), a register 21,
加算手段22と、振幅補正量演算部24と、補正関数式26とで成る。 An adding means 22, the amplitude correction amount calculation unit 24, and in the correction function formula 26.

【0012】レジスタ21は、テスタバスから可変遅延手段VDiへ設定される遅延量設定値をこのレジスタにラッチ保持するものである。 [0012] Register 21 is for latching holding the delay amount setting value set from the tester bus to the variable delay means VDi to this register. 補正関数式26は、補正曲線に相似する曲線方程式である。 Correction function formula 26 is a curve equation that similar to the correction curve. 例えば図3に示す補正関数f(x)のように3次方程式の場合では、各項の係数a,b,c,dの値は、複数の出力振幅における出力タイミングのタイミング差を予め測定して求めておき、 In the case of cubic equation as the correction function f (x) shown in FIG. 3, for example, the value of the coefficients a, b, c, d of each term, previously measured timing difference between the output timing of the plurality of output amplitude keep seeking Te,
このタイミング差をトレースする相似の関数f(x)となるように各項の係数a,b,c,dを予め求めておく。 Coefficient a of each term of this timing difference as a trace to similarity of function f (x), b, c, obtained in advance d.

【0013】振幅補正量演算部24は、ピンドライバD [0013] amplitude correction amount calculation unit 24, the pin driver D
Riの出力振幅を設定する電圧設定データ(VIHi、V Voltage setting data for setting the output amplitude of Ri (VIHi, V
ILi)を受けた都度、上記補正関数式26により可変遅延手段VDiの遅延量を補正演算した結果値を加算手段22の一方の入力端に供給する。 Each time that received ILi), supplies the result value obtained by correcting calculation of the delay of the variable delay means VDi by the correction function equation 26 to one input terminal of an adding means 22. 加算手段22は、上記レジスタ21からの遅延量設定値と、前記振幅補正量演算部24からの補正演算値を受けて、両者を加算した結果を、可変遅延手段VDiへ供給する。 Adding means 22 supplies the delay amount set value from the register 21, receives a correction calculation value from the amplitude correction amount calculation unit 24, the result of adding the two, to the variable delay means VDi. これによって図5(b)に示すように直接的に任意の出力振幅においても出力タイミングが同一タイミングに補正されることとなる。 This output timing also becomes to be corrected at the same time at any output amplitude directly as shown in Figure 5 (b).

【0014】上述した発明構成によれば、ピンドライバDRiの出力振幅を設定する電圧設定データ(VIHi、 According to the present invention configured as described above, the voltage setting sets the output amplitude of the pin driver DRi data (VIHi,
VILi)を受けた都度、所定の補正関数f(x)で直接的に出力タイミングを補正する演算をして可変遅延手段VDiの遅延量を補正する手段を具備する構成としたことにより、従来のようなテスタバスを介して可変遅延手段VDiへ設定値を該当するピンドライバDRiチャンネル数の転送時間が無くなる結果、出力振幅を変更する為の一時停止期間が大幅に削減できる利点が得られる。 Each time that received Vili), with the construction having a means for correcting the delay of the variable delay means VDi and the operation for correcting the direct output timing at a predetermined correction function f (x), the conventional via the tester bus such as variable delay means VDi corresponding pin driver DRi number of channels transfer time is eliminated results set value to the advantage of the pause period for changing the output amplitude can be greatly reduced is obtained.

【0015】尚、上述実施例の説明では、補正関数式2 [0015] In the above description embodiments, the correction function formula 2
6により任意の全ての出力振幅に対して出力タイミングの補正適用が可能な場合で説明していたが、通常実用される出力振幅値は数点〜数十点程度である。 It was described in a case that can correct application of the output timing for all any output amplitude by 6, but the output amplitude value is usually practically about several points to several tens of points. この点に着目して、所望により図2(b)、(c)に示す構成手段としても良く、同様にして実施できる。 Focusing on this point, optionally FIG. 2 (b), the may be a configuration means (c), the it can be carried out in the same manner. 即ち、第1の構成手段は、補正関数式26の代わりに図2(b)に示すように、メモリによる補正テーブル27に補正値を格納しておき、出力振幅に対応する補正データを読出して加算手段22へ供給する構成手段である。 That is, the first configuration means, in place of the correction function formula 26 as shown in FIG. 2 (b), may be stored the correction values ​​in the correction table 27 by the memory, reads out the correction data corresponding to the output amplitude a structure means for supplying to the adding means 22. この場合は通常実用される出力振幅値を数十点程度に限定することで、 In this case, by limiting the output amplitude value is usually practically in the order of several tens of points,
上述実施例に比較して容易に実現できる利点がある。 It can advantageously be easily achieved compared to the above embodiment. 第2の構成手段は、図2(c)に示すように、ピンドライバDRiの出力振幅(VIH、VIL)を実際のデバイス試験に使用される出力振幅に順次変え、各振幅レベル(例えば50%振幅レベル)におけるタイミング差を予め求め、この出力振幅に伴うタイミング差をゼロに遅延量補正する遅延量設定データを求めて遅延量設定テーブル28へ格納しておく。 Second configuration means, as shown in FIG. 2 (c), successively changing the output amplitude (VIH, VIL) output amplitude to be used for actual device test pin driver DRi, the amplitude level (e.g., 50% previously determined timing differences in the amplitude level), storing the delay amount setting table 28 to seek a delay amount setting data delay correcting timing differences associated with the output amplitude to zero. そして、電圧設定データ(VI Then, the voltage setting data (VI
Hi、VILi)を受けた都度、遅延量設定テーブル28 Hi, every time that received the VILi), delay amount setting table 28
から出力振幅に対応する遅延量設定データを読出して可変遅延手段VDiの遅延設定値を更新する構成手段である。 Reads the delay amount setting data corresponding to the output amplitude from Te is a configuration means for updating the delay setting value of the variable delay means VDi. この場合は通常実用される出力振幅値を数十点程度に限定することで、上述実施例に比較して回路規模を低減できる利点がある。 In this case, by limiting the output amplitude value is usually practically in the order of several tens of points, there is an advantage that the circuit scale can be reduced as compared to the above embodiment.

【0016】 [0016]

【発明の効果】本発明は、上述の説明内容から、下記に記載される効果を奏する。 According to the present invention, from the description content of the above, the effect described below. 上述発明の構成によれば、ピンドライバDRiの出力振幅を設定する電圧設定データ(VIHi、VILi)を受けた都度、第1に所定の補正関数f(x)で直接的に出力タイミングを補正する演算をして可変遅延手段VDiの遅延量を補正する手段、あるいは第2に出力振幅に対応する補正データを補正テーブル27に格納しておき、出力振幅に対応する補正データを読出して直接的に出力タイミングを補正する演算をして可変遅延手段VDiの遅延量を補正する手段あるいは第3に出力振幅に対応する遅延量設定データを遅延量設定テーブル28に格納しておき、出力振幅に対応する遅延量設定データを読出して直接的に可変遅延手段VD According to the above-mentioned arrangement of the invention, the pin driver DRi output amplitude voltage setting data for setting (VIHi, VILi) each time that received corrects directly output timing to the first at a predetermined correction function f (x) means the operation to correct the delay of the variable delay means VDi, or advance correction data corresponding to the output amplitude to the second store in the correction table 27, directly the correction data corresponding to the output amplitude is read be stored delay amount setting data corresponding to the output amplitude and the calculation for correcting the output timing unit or third correcting the delay of the variable delay means VDi to the delay amount setting table 28, corresponding to the output amplitude directly variable delay means VD reads the delay amount setting data
iの遅延量を更新する手段を具備する構成としたことにより、従来のようなテスタバスを介して多数チャンネルの可変遅延手段VDiへ設定値を転送する時間が無くなる結果、デバイス試験の一時停止期間が削減できる利点が得られる。 The construction further comprises means for updating the amount of delay of i, the time to transfer the set values ​​via the tester bus as in the prior art to the variable delay means VDi of many channels is eliminated results, pause period of the device test the advantage can be reduced is obtained. 従ってデバイス試験のスループットが向上する利点が得られる。 Thus advantages throughput of device testing is improved is obtained.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の、半導体試験装置のピンドライバの出力振幅設定に係る要部構成図である。 [1] of the present invention, it is a main configuration diagram of the output amplitude setting of the pin driver of the semiconductor testing device.

【図2】 本発明の、直接遅延量補正手段の構成例である。 [Figure 2] of the present invention, a configuration example of a direct delay correcting means.

【図3】 本発明の、補正曲線の例である。 [Figure 3] of the present invention, an example of the correction curve.

【図4】 従来の、半導体試験装置のピンドライバの出力振幅設定に係る要部構成図である。 [Figure 4] it is conventional, is a main part configuration diagram of the output amplitude setting of the pin driver of the semiconductor testing device.

【図5】 ピンドライバの出力振幅と出力タイミングとの関係図である。 5 is a graph showing the relationship between the output amplitude of the pin driver and output timing.

【符号の説明】 DESCRIPTION OF SYMBOLS

20 直接遅延量補正手段 21 レジスタ 22 加算手段 24 振幅補正量演算部 26 補正関数式 27 補正テーブル 28 遅延量設定テーブル DRi ピンドライバ VDi 可変遅延手段 20 Direct delay amount correcting means 21 registers 22 the adding means 24 the amplitude correction calculation unit 26 corrects the function formula 27 correction table 28 delay amount setting table DRi pin driver VDi variable delay means

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 被試験デバイス(DUT)を駆動するピンドライバの出力振幅を変えてデバイス試験をする半導体試験装置において、 ピンドライバの各振幅レベルにおけるタイミング差を予め求め、このタイミング差をゼロに遅延量補正する補正関数式の各項の係数を求める手段と、 ピンドライバの出力振幅を設定する電圧設定データを受けた都度、該補正関数式により可変遅延手段の遅延量を補正演算して該可変遅延手段の遅延設定値を更新する手段と、 以上を各ピンドライバ毎に具備していることを特徴とした半導体試験装置。 1. A semiconductor test apparatus that the device testing by changing the output amplitude of the pin driver for driving the device under test (DUT), previously determined timing differences at each amplitude level of the pin driver, the timing difference to zero means for determining the coefficient of each term of the correction function formula for correcting the delay amount, each time receiving the voltage setting data for setting the output amplitude of the pin driver, the corrected calculation the amount of delay of the variable delay means by the correction function formula the semiconductor test apparatus, wherein the means for updating the delay setting value of the variable delay means, in that it comprises more than every pin driver.
  2. 【請求項2】 被試験デバイスを駆動するピンドライバの出力振幅を変えてデバイス試験をする半導体試験装置において、 ピンドライバの出力振幅をデバイス試験に使用される出力振幅に順次変え、各振幅レベルにおけるタイミング差を予め求め、このタイミング差をゼロに遅延量補正する補正データを求める手段と、 該補正データを格納する補正テーブルと、 ピンドライバの出力振幅を設定する電圧設定データを受けた都度、該補正テーブルから出力振幅に対応する補正データを読出して可変遅延手段への設定値を補正演算して該可変遅延手段の遅延設定値を更新する手段と、 以上を各ピンドライバ毎に具備していることを特徴とした半導体試験装置。 2. A semiconductor test apparatus that the device testing by changing the output amplitude of the pin driver for driving the device under test, sequentially changing the output amplitude to be used the output amplitude of the pin driver device testing, at each amplitude level previously determined timing difference, means for determining the correction data to the delay amount correcting this timing difference to zero, a correction table for storing the correction data, each time receiving the voltage setting data for setting the output amplitude of the pin driver, the and comprising means for updating the delay setting value of the variable delay means the set value of the correction data corresponding to the output amplitude from the correction table reads the variable delay means to correct operation, over each pin driver the semiconductor test apparatus, wherein a.
  3. 【請求項3】 被試験デバイスを駆動するピンドライバの出力振幅を変えてデバイス試験をする半導体試験装置において、 ピンドライバの出力振幅をデバイス試験に使用される出力振幅に順次変え、各振幅レベルにおけるタイミング差を予め求め、このタイミング差をゼロに遅延量補正する遅延量設定データを求める手段と、 該遅延量設定データを格納する遅延量設定テーブルと、 ピンドライバの出力振幅を設定する電圧設定データを受けた都度、該遅延量設定テーブルから出力振幅に対応する遅延量設定データを読出して該可変遅延手段の遅延設定値を更新する手段と、 以上を各ピンドライバ毎に具備していることを特徴とした半導体試験装置。 3. A semiconductor test apparatus that the device testing by changing the output amplitude of the pin driver for driving the device under test, sequentially changing the output amplitude to be used the output amplitude of the pin driver device testing, at each amplitude level previously determined timing differences, voltage setting data for setting the means for obtaining the delay amount setting data delay correcting this timing difference to zero, and the delay amount setting table for storing the delay amount setting data, the output amplitude of the pin driver each time received and means for updating the delay setting value of the variable delay means reads the delay amount setting data corresponding to the output amplitude from the delay amount setting table, in that it comprises more than every pin driver the semiconductor test apparatus characterized.
JP19562997A 1997-07-22 1997-07-22 Semiconductor test device Pending JPH1138087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19562997A JPH1138087A (en) 1997-07-22 1997-07-22 Semiconductor test device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19562997A JPH1138087A (en) 1997-07-22 1997-07-22 Semiconductor test device

Publications (1)

Publication Number Publication Date
JPH1138087A true JPH1138087A (en) 1999-02-12

Family

ID=16344353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19562997A Pending JPH1138087A (en) 1997-07-22 1997-07-22 Semiconductor test device

Country Status (1)

Country Link
JP (1) JPH1138087A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339282A (en) * 2000-05-30 2001-12-07 Advantest Corp Variable delay circuit and semiconductor circuit testing device
WO2008044464A1 (en) * 2006-10-10 2008-04-17 Advantest Corporation Semiconductor test device
WO2008133238A1 (en) * 2007-04-24 2008-11-06 Advantest Corporation Testing apparatus and testing method
WO2015113607A1 (en) * 2014-01-30 2015-08-06 Advantest Corporation Test apparatus and method for testing a device under test
US9954546B2 (en) 2014-11-28 2018-04-24 Advantest Corporation Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter
US9983967B2 (en) 2013-12-02 2018-05-29 Advantest Corporation Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test
US10145931B2 (en) 2013-11-15 2018-12-04 Advantest Corporation Tester
US10151822B2 (en) 2013-11-15 2018-12-11 Advantest Corporation Tester
US10255155B2 (en) 2014-10-29 2019-04-09 Advantest Corporation Scheduler
US10473703B2 (en) 2013-12-20 2019-11-12 Advantest Corporation Multi-port measurement technique

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339282A (en) * 2000-05-30 2001-12-07 Advantest Corp Variable delay circuit and semiconductor circuit testing device
WO2008044464A1 (en) * 2006-10-10 2008-04-17 Advantest Corporation Semiconductor test device
JPWO2008044464A1 (en) * 2006-10-10 2010-02-04 株式会社アドバンテスト Semiconductor test equipment
US7982485B2 (en) 2006-10-10 2011-07-19 Advantest Corporation Semiconductor test device capable of modifying an amplitude of an output signal of a driver
WO2008133238A1 (en) * 2007-04-24 2008-11-06 Advantest Corporation Testing apparatus and testing method
US7932729B2 (en) 2007-04-24 2011-04-26 Advantest Corporation Test apparatus and test method
US10145931B2 (en) 2013-11-15 2018-12-04 Advantest Corporation Tester
US10151822B2 (en) 2013-11-15 2018-12-11 Advantest Corporation Tester
US9983967B2 (en) 2013-12-02 2018-05-29 Advantest Corporation Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test
US10473703B2 (en) 2013-12-20 2019-11-12 Advantest Corporation Multi-port measurement technique
WO2015113607A1 (en) * 2014-01-30 2015-08-06 Advantest Corporation Test apparatus and method for testing a device under test
US10255155B2 (en) 2014-10-29 2019-04-09 Advantest Corporation Scheduler
US9954546B2 (en) 2014-11-28 2018-04-24 Advantest Corporation Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter

Similar Documents

Publication Publication Date Title
US6337677B1 (en) Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
JP3452956B2 (en) Digital / analog converter
EP0694900B1 (en) An active matrix type display device and a method for driving the same
US7193637B2 (en) Display apparatus and driving device for displaying
US6349399B1 (en) Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US20020063703A1 (en) Liquid crystal display device
KR100431235B1 (en) Liquid crystal driver circuit and liquid crystal display device
US6894673B2 (en) Liquid crystal display control circuit
EP0553823A2 (en) Horizontal driver circuit with fixed pattern eliminating function
CN100520430C (en) Interface circuit of coupling semiconductor test apparatus and semiconductor device to be tested
US4750813A (en) Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
EP0254017A2 (en) Calibrated automatic test system
EP0077736A2 (en) Test vector indexing method and apparatus
US5994916A (en) LCD panel test system and test method thereof
KR960009443B1 (en) Drive circuit for display apparatus
JP3160262B2 (en) The drive system of the liquid crystal display device
KR0155585B1 (en) Programmable nonvolatile analog voltage source device and method
KR100261053B1 (en) Method and circuit for driving liquid crystal panel
US6157360A (en) System and method for driving columns of an active matrix display
CN101154367B (en) Display driving apparatus and display apparatus comprising the same
AU647452B2 (en) Digital sound source apparatus and external memory unit used therefor
US6567062B1 (en) Liquid crystal display apparatus and liquid crystal display driving method
JP2848139B2 (en) Active matrix liquid crystal display device and a driving method thereof
CN1272662C (en) Liquid crystal display, device for driving said display and method for producing grey scale voltage
US4962380A (en) Method and apparatus for calibrating an interleaved digitizer

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040212

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20060220

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A02 Decision of refusal

Effective date: 20060627

Free format text: JAPANESE INTERMEDIATE CODE: A02