JPH04130733A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04130733A JPH04130733A JP2250264A JP25026490A JPH04130733A JP H04130733 A JPH04130733 A JP H04130733A JP 2250264 A JP2250264 A JP 2250264A JP 25026490 A JP25026490 A JP 25026490A JP H04130733 A JPH04130733 A JP H04130733A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- collector
- layer
- emitter
- whisker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 150000001875 compounds Chemical class 0.000 claims abstract description 29
- 239000000203 mixture Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 12
- 230000010354 integration Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
バイポーラトランジスタ等の半導体接合を有する半導体
装置に関する。The present invention relates to a semiconductor device having a semiconductor junction such as a bipolar transistor.
【従来の技術１
従来の化合物半導体バイポーラトランジスタの形成方法
を第３図に示す、簡単の為、エミッタ・トップ構造でｎ
ｐｎ型の場合について説明するが。
コレクタ・トツ゛プ構造の場合、或いはｐｎｐ型の場合
も基本的には同じである。
第３図（ａ）はエピタキシャル層を用いる場合であり、
基板上にｎ層、２層、ｎ層をＭＢＥ（分子ビーム成長）
法、或いはＭＯＣＶＤ（有機金属化学気相堆積）法で成
長させ、エツチングによってエミツタ層、ベース層、コ
レクタ層を形成する。第３図（ｂ）はイオン打ち込み法
を用いる場合であり、ベース層、エミツタ層をイオン打
ち込みで形成し、素子分離領域も酸素イオンや硼素イオ
ン等を打ち込むことで形成する。
【発明が解決しようとする課題】
上記従来のバイポーラ素子では、エピタキシャル層を用
いる場合は回路の高集積化が困難であり、イオン打ち込
み法を用いる場合は高性能化が困難という問題点があっ
た。エピタキシャル層を用いる場合、ベース領域２はエ
ミッタ領域６よりも広い面積が必要であり、コレクタ領
域４はベース領域６よりも広い面積が必要となる為、素
子面積の微小化はエミッタを形成する際の微細加工技術
によって制約され、サブミクロン化が困難である。
又、エミッタ電極、ベース電極、コレクタ電極は全て高
さが異なり、エミッタ電極とコレクタ電極との高低差は
１μ層近くある為プレナー化が容易ではなく、高集積化
に不利であった。
一方、イオン打ち込み法を用いる場合はプレナー化が容
易であり、回路の高集積化が図れる反面、エピタキシャ
ル層と比較してベース層の薄層化が難しいこと、キャリ
ア濃度がエピタキシャル層の場合より劣ること等でベー
ス抵抗が大きくなり、素子の高性能化に不利である。
例えば、Ｇ ａ Ａ ｓの場合、エピタキシャル層で形
成するベース層は膜厚を数ｎｕ単位で調整でき、キャリ
ア濃度も１０１！ｃＩＩ−３台にすることができるのに
対し、イオン打ち込み法で形成するベース層は数Ｉｏｎ
−単位でしか膜厚を調整できず、キャリア濃度も１０１
″ｃｍ−”台が限度である為、素子の高性能化に不利で
ある６
本発明の目的は、バイポーラトランジスタ等の半導体接
合を有する半導体装置の高集積化構造を提供することに
ある。[Prior art 1] Figure 3 shows a conventional method for forming a compound semiconductor bipolar transistor.For simplicity, an emitter-top structure is used.
The case of pn type will be explained. It is basically the same in the case of the collector top structure or the pnp type. FIG. 3(a) shows the case where an epitaxial layer is used,
MBE (molecular beam growth) of n-layer, 2-layer, and n-layer on the substrate
The emitter layer, the base layer, and the collector layer are formed by etching. FIG. 3(b) shows the case of using the ion implantation method, in which the base layer and emitter layer are formed by ion implantation, and the element isolation region is also formed by implanting oxygen ions, boron ions, etc. [Problems to be Solved by the Invention] The above-mentioned conventional bipolar elements have the problems that it is difficult to achieve high circuit integration when an epitaxial layer is used, and it is difficult to achieve high performance when ion implantation is used. . When using an epitaxial layer, the base region 2 requires a larger area than the emitter region 6, and the collector region 4 requires a larger area than the base region 6. Therefore, miniaturization of the element area is important when forming the emitter. It is difficult to achieve submicronization due to the limitations of microfabrication technology. In addition, the emitter electrode, base electrode, and collector electrode all have different heights, and the difference in height between the emitter electrode and the collector electrode is nearly 1 μm layer, which makes it difficult to planarize and is disadvantageous for high integration. On the other hand, when using the ion implantation method, it is easy to planarize and achieve high circuit integration, but it is difficult to make the base layer thinner than the epitaxial layer, and the carrier concentration is lower than that of the epitaxial layer. This increases the base resistance, which is disadvantageous to improving the performance of the device. For example, in the case of GaAs, the thickness of the base layer formed as an epitaxial layer can be adjusted in units of several nu, and the carrier concentration is also 101! cII-3 units, whereas the base layer formed by the ion implantation method only requires a few Ions.
-The film thickness can only be adjusted in units, and the carrier concentration is also 101
Since the limit is on the order of "cm-", it is disadvantageous for improving the performance of the device.6 An object of the present invention is to provide a highly integrated structure of a semiconductor device having a semiconductor junction such as a bipolar transistor.
上記目的はエミッタ、或いはコレクタ等に素子の端部領
域を化合物半導体のホイスカーで構成することにより達
成できる。The above object can be achieved by constructing the end region of the device, such as the emitter or collector, with a compound semiconductor whisker.
エミッタをホイスカーで形成したバイポーラトランジス
タを例にとり本発明の詳細な説明する。
断面積の小さいホイスカーをエミッタとして用いること
でその下のベースおよびコレクタの面積を小さくするこ
とができるので、素子面積を大幅に縮小することができ
る。
また、エミッタ電極とコレクタ電極の高低差については
、ベース層をイオン打込み法で形成する場合は元来プレ
ーナ化が容易であるので問題はない、したがって、上記
素子面積の微小化と合せて高集積化がより容易となる。
一方、ベース層をエピタキシャル成長法で形成する場合
は、エミツタ層をエツチングで形成する際のマージンを
ベース層の厚さに盛り込む必要がなくなる為、この分ベ
ース層の薄層化が可能となる。
さらには、ホイスカーの成長温度は通常のエピタキシャ
ル成長の温度よりも低いので、ホイスカー成長時のベー
ス不純物のエミッタへの拡散が抑えられ、この分だけエ
ミッタを薄く（ホイスカーを短かく）できる。
したがって、ベース、エミッタの薄層化によりエミッタ
電極とコレクタ電極との高低差を小さくでき、上記素子
面積微小化と合せて高集積化が容易となる。
また、上記ベース不純物の拡散の低下により実効的ベー
ス幅を小さく保つことができるので素子の高性能化およ
び製造ばらつきの低減化に効果がある。
また、本発明の高集積化の効果はダイオード等信の接合
型半導体装置にも効果がある。
また、ホイスカーをコレクタとして利用する場合には、
ホイスカーの長さをコレクタの厚さとして利用できるの
で、ベース・コレクタ間の空乏層幅（通常数百ｎ謹）が
問題となることはない。The present invention will be explained in detail by taking as an example a bipolar transistor whose emitter is formed of a whisker. By using a whisker with a small cross-sectional area as an emitter, the areas of the base and collector below it can be reduced, so the device area can be significantly reduced. In addition, there is no problem with the height difference between the emitter electrode and the collector electrode because it is easy to planarize the base layer when it is formed by ion implantation. This makes it easier to On the other hand, when the base layer is formed by epitaxial growth, there is no need to include a margin in the thickness of the base layer when forming the emitter layer by etching, so the base layer can be made thinner. Furthermore, since the whisker growth temperature is lower than the normal epitaxial growth temperature, diffusion of base impurities into the emitter during whisker growth is suppressed, and the emitter can be made thinner (the whisker can be made shorter) by this amount. Therefore, by thinning the base and emitter layers, the difference in height between the emitter electrode and the collector electrode can be reduced, and together with the miniaturization of the element area described above, high integration becomes easy. Further, since the effective base width can be kept small by reducing the diffusion of the base impurity, it is effective in improving the performance of the device and reducing manufacturing variations. Further, the high integration effect of the present invention is also effective in junction type semiconductor devices such as diodes. Also, when using the whisker as a collector,
Since the length of the whisker can be used as the thickness of the collector, the width of the depletion layer between the base and collector (usually several hundred nanometers) does not pose a problem.
実施例１
以下１本発明によるバイポーラ・トランジスタのデバイ
ス構造の一実施例を第１図（ａ）〜第１図（ｄ）に示す
。簡単の為、ＧａＡｓを用いたｎｐｎ型トランジスタの
場合について説明するがＩｎＡｓ、ＩｎＧａＡｓ、Ａｌ
ＧａＡｓ等の他の化合物半導体を用いることも可能であ
り、又、ｐｎｐ型とすることも可能である。
第１図（ａ）はエミッタ・トップ構造の場合であり、エ
ピタキシャル成長で形成したｐ型ＧａＡｓのベース層２
の上に、ｎ型Ｇ ａ Ａ ｓからなるホイスカーｌのエ
ミッタを選択成長で形成する。エミッタの寄生抵抗を下
げる為、エミッタのオーミック電極５は、できるだけベ
ース層２に近づけて形成する。本発明では５０ｎ＋ａと
した。
エミッタであるホイスカー１のドナー濃度は５Ｘ１０１
７ｃ−一１で直径０．１μ■である。ベース層２はアク
セプタ濃度がｌＸｌ０”ｃ層−１，厚さは４０ｎ園であ
る。コレクタ層３はドナー濃度が４ Ｘ １０”ｃ＋ｗ
−”厚さは４００ｎ園である。
第１図（ｂ）はコレクタ・トップ構造の場合であり、ｎ
型のＧ ａ Ａ ｓホイスカー１をコレクタとして用い
る。
本デバイス構造ではコレクタ面積が微小な為、コレクタ
容量を減らすことができる。コレクタにはベースからの
空乏層が数百ｎｍ延びてくるので、コレクタのオーミッ
ク電極５はベースＮ２から空乏層幅以上の間隔を設けて
形成する。
第１図（ｃ）はベース層２を選択成長で形成する場合で
ある。コレクタ容量を減らす為、ベース層２を形成する
前にアイソレーション・イオンの打ち込みで不要なコレ
クタ領域７をアイソレーション化してもよい、＠中、コ
レクタのオーミック層４も選択成長で形成しているが、
イオン打ち込みで形成することも可能である。
第１図（ｄ）はベース層２をイオン打ち込みで形成した
場合であり、素子の高集積化に適する。
第２図に、第１図（Ｑ）の場合の製造工程を示す。
簡単の為、アイソレーション・イオンの打ち込みは省略
する。
（ａ）半絶縁性ＧａＡｓ基板１０の上にバッファ層の１
−ＧａＡｓ９を５００ｎ＠、コレクタ層のｎ−ＧａＡｇ
（４Ｘ １ ０”ｃｍ−３）３ を４００ｎｍ、 Ｍ
ＢＥ法で堆積し、エツチングでコレクタを加工後、Ｓｕ
ｎ、膜１１をプラズマＣＶＤ（化学気相堆積）法で３０
ｎ園被看する。
（ｂ）ベース層形成領域でＳｉｎ、膜１１を除去し、Ｐ
−ＧａＡｓ３ （６Ｘ １ ０”ｃ＋ｗ−”）を １１
００ｎ、ＭＯＣＶＤ法で選択成長する。成長温度は７２
０℃である。
（ｃ）再びＳｉｏ、膜１１を３０ｎｍ被覆した後、エミ
ッタ形成領域で５ｕｎ２膜１１を除去し、ｎ−ＧａＡｓ
（４Ｘ １０”ｃｗ＋−”）のホイスカーｌをＭＯＣＶ
Ｄ法で選択成長する。
成長温度は４６０℃であり、この温度では成長速度の結
晶方向依存性が顕著である為、下地結晶の特定方向に優
先的に成長が起こるのでホイスカーが生じる。
ホイスカーの直径は０．１μ履以上で、長さは０．５μ
層である。
（ｄ）平坦化絶縁膜Ｉｆ’ を１ｏｏｎ＋ｓ塗布した後
、コレクタのオーミック電極形成領域でＳｉｎ、膜１１
を除去し、ｎ型のＩ ｎｘＧａｌ−ｘＡｓ（ｘ＝０ 、
８〜１ ：電極側がＩｎＡｓ）４をノンアロイ・オーミ
ック電極としてＭＢＥ法で０．４μ■成畏する。ノンア
ロイ・オーミック層４はホイスカー１の周囲にも被着し
、ホイスカーｌを太らせる。
（ｅ）Ｓｉｎ、膜１１”を３０ｏｎｓ被着した後、ベー
ス電極形成領域でＳ ｉｏ、膜１１〜１１”を除去し、
ベースのオーミック電極（ＡｕＺｎ）５’ をリフトオ
フ法で形成する。
（ｆ）エミッタ（ホイスカー）、ベースのノンアロイ・
オーミック電極４を取り出す領域でＳｉｎ。
膜１１”を除去した後、配線金属（Ａｌ）を１μ鳳被着
し、加工して配線を形成する０以上で本実施例は完成す
る。
実際に回路を作製した場合について以下に示す。
第４図は、第１図（ｂ）の構造のバイポーラトランジス
タを用いて回路を構成した場合の一実施例テアリ、ベー
スのｐ−ＧａＡｓ層２は抵抗素子としても利用する。素
子間分離領域７は、アイソレーション・イオンの打ち込
みで形成するが、エツチングで形成することも可能であ
る。
第５図（ａ）は差動増幅回路を形成した場合であり、第
５図（ｂ）はメモリセルを形成した場合である。
実施例２
以上の実施例は全てホモ接合の場合で説明してきたが、
エミッタを構成するホイスカーの材料にバンドギャップ
の大きい他の化合物半導体を用いることでヘテロ接合の
バイポーラとすることも可能である。
エミッタの材料にバンドギャップが大きい他の化合物半
導体を用いる場合、ベースからの正孔の注入が抑えられ
、電流利得を大きくすることができる。又、ベース不純
物の拡散が抑えられる為、ベース濃度を更に高濃度にで
き、ベース抵抗の低減が可能となる。
ベースからエミッタへの正孔の注入を減らす為、ベース
層の上にベース層と逆の導電型をもち且つバンドギャッ
プがベース層より大きい他の化合物半導体を薄く被着し
て、その上にエミッタのホイスカー１を成長することも
可能である。この場合の一実施例を第６図に示す。
ｐ−ＧａＡｓのベース層２にｎ−ＡｌＧａＡｓ層１６を
数ｎｍ被覆し、その上にｎ−ＧａＡｓのホイスカー１を
成長する。
ｎ−ＡｌＧａＡｓ層１６は傾斜組成層とすることも可能
である。
同様の目的で、ベース層２を傾斜組成層とすることも可
能である。
実施例３
本発明のバイポーラトランジスタは他の能動素子と複合
化することが可能であり、その場合の一実施例を第７図
に示す。
第７図（、）はＭ Ｅ Ｓ （Ｍｅｔａｌ Ｓｅｍ１ｃ
ｏｎｄｕｃｔｏｒ）ＦＥＴと複合化した場合であり、エ
ミッタのｎ−ＧａＡｓ層３をＭＥＳＦＥＴの能動層とし
ても利用する。ＭＥＳＦＥＴ以外に、ゲート電極の下に
絶縁膜を設けたＭ Ｉ Ｓ （Ｍｅｔａｌ Ｉｎｓｕｌ
ａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ） Ｆ Ｅ Ｔや
、ゲート電極の下にｐ型環電層を設けたＪ （Ｊｕｎｃ
ｔｉｏｎ） Ｆ Ｅ Ｔを用いることも可能である。
第７図（ｂ）は通常構造のバイポーラ素子と複合化した
場合であり、通常構造のバイポーラ素子はへテロ接合バ
イポーラ（ＨＢＴ）であってもよい。
ｎｐｎ型のバイポーラトランジスタに、本発明のバイポ
ーラトランジスタをｐｎｐ型で複合化し。
相補型の回路を構成することも可能である。
第８図はベース層をイオン打ち込みで形成した場合の本
発明のバイポーラトランジスタをイオン打ち込みで形成
したＭＥＳＦＥＴと複合化した場合の一実施例であり、
抵抗素子もイオン打ち込みで形成する。打ち込みのドー
ズ量を変えるだけで様々な不純物濃度の導電層が得られ
る為、回路設計の自由度が高く、高集積化に適している
。
実施例４
本発明は光集積回路に適用することも可能であり、その
一実施例として半導体レーザ（ＬＤ）とその駆動用のバ
イポーラトランジスタとを複合化した場合を第９図に示
す。
ｎ型のＧ ａ Ａ ｓ基板上にｎ −Ａ Ｉ Ｇ ａ
Ａ ｓ層、ｐ−ＧａＡｓ層、ｎ−ＡｌＧａＡｓ層を順次
成長し、保護膜（Ｓｉｎ、）１１を被着した後、基板の
裏面にオーミック電極（ＡｕＧｅ）１５を蒸着する。ベ
ース、或いはレーザのＰ側領域への取り出し部分１４を
イオン打ち込みで形成し、素子分離を行なった後、オー
ミック電極５′を設けることで半導体レーザは完成する
。バイポーラトランジスタはエミッタとなるホイスカー
１を形成し、オーミック電極５を設けることで完成する
。
本実施例では、半導体レーザは簡単なＰＩＮフォト・ダ
イオード構造の場合について説明したが、他の構造を用
いることは可能である。Embodiment 1 An embodiment of the device structure of a bipolar transistor according to the present invention is shown in FIGS. 1(a) to 1(d). For simplicity, we will explain the case of an npn type transistor using GaAs, but InAs, InGaAs, Al
It is also possible to use other compound semiconductors such as GaAs, and it is also possible to use a pnp type. FIG. 1(a) shows the case of an emitter top structure, in which a base layer 2 of p-type GaAs is formed by epitaxial growth.
A whisker l emitter made of n-type GaAs is formed on the substrate by selective growth. In order to reduce the parasitic resistance of the emitter, the ohmic electrode 5 of the emitter is formed as close to the base layer 2 as possible. In the present invention, it is set to 50n+a. The donor concentration of whisker 1, which is the emitter, is 5X101
It is 7c-1 and has a diameter of 0.1μ. The base layer 2 has an acceptor concentration of 1X10"c layer-1 and a thickness of 40n. The collector layer 3 has a donor concentration of 4X10"c+w.
-"The thickness is 400n. Figure 1(b) shows the case of the collector top structure, and the thickness is 400n.
A type G a As whisker 1 is used as a collector. In this device structure, since the collector area is minute, the collector capacitance can be reduced. Since the depletion layer extends from the base to the collector by several hundred nm, the ohmic electrode 5 of the collector is formed with a distance from the base N2 equal to or longer than the width of the depletion layer. FIG. 1(c) shows the case where the base layer 2 is formed by selective growth. In order to reduce the collector capacitance, the unnecessary collector region 7 may be isolated by implanting isolation ions before forming the base layer 2. @In the middle, the ohmic layer 4 of the collector is also formed by selective growth. but,
It is also possible to form by ion implantation. FIG. 1(d) shows the case where the base layer 2 is formed by ion implantation, which is suitable for high integration of elements. FIG. 2 shows the manufacturing process in the case of FIG. 1 (Q). For simplicity, implantation of isolation ions is omitted. (a) A buffer layer 1 on a semi-insulating GaAs substrate 10.
-GaAs9 at 500n@, collector layer n-GaAg
(4X 10"cm-3)3 at 400nm, M
After depositing by BE method and processing the collector by etching, Su
n, film 11 was deposited by plasma CVD (chemical vapor deposition) at 30°C.
n Nursery school. (b) Remove Sin and film 11 in the base layer formation region, and remove P.
-GaAs3 (6X 10"c+w-") 11
00n, selectively grown by MOCVD method. Growth temperature is 72
It is 0°C. (c) After covering the Sio film 11 with a thickness of 30 nm again, the 5un2 film 11 is removed in the emitter formation region, and the n-GaAs
(4X 10”cw+-”) whisker l MOCV
Selective growth using method D. The growth temperature is 460° C., and since the dependence of the growth rate on the crystal direction is significant at this temperature, growth occurs preferentially in a specific direction of the underlying crystal, resulting in whiskers. The diameter of the whisker is 0.1μ or more, and the length is 0.5μ.
It is a layer. (d) After applying the flattening insulating film If' for 1oon+s, the film 11 is coated with Sin in the ohmic electrode formation area of the collector.
is removed, and n-type InxGal-xAs (x=0,
8-1: InAs (electrode side) 4 was used as a non-alloy ohmic electrode and 0.4 μm was formed using the MBE method. The non-alloy ohmic layer 4 also adheres around the whisker 1, making the whisker l thicker. (e) After depositing the Sin film 11'' for 30 ounces, removing the Sio film 11 to 11'' in the base electrode formation area,
A base ohmic electrode (AuZn) 5' is formed by a lift-off method. (f) Emitter (whisker), non-alloy base
Sin in the area where the ohmic electrode 4 is taken out. After removing the film 11'', a wiring metal (Al) of 1 μm is deposited and processed to form a wiring. This example is completed after 0 or more steps. The case where a circuit is actually fabricated will be described below. FIG. 4 shows an example of a circuit constructed using bipolar transistors having the structure shown in FIG. 1(b). The base p-GaAs layer 2 is also used as a resistance element. , is formed by implanting isolation ions, but it is also possible to form by etching. Figure 5(a) shows the case where a differential amplifier circuit is formed, and Figure 5(b) shows the case where a memory cell is formed. Example 2 The above examples have all been explained using homozygous cases.
It is also possible to create a heterojunction bipolar structure by using another compound semiconductor with a large band gap as the material of the whiskers constituting the emitter. If another compound semiconductor with a large band gap is used as the material for the emitter, injection of holes from the base can be suppressed and the current gain can be increased. Furthermore, since the diffusion of base impurities is suppressed, the base concentration can be made even higher and the base resistance can be reduced. In order to reduce the injection of holes from the base to the emitter, another compound semiconductor having a conductivity type opposite to that of the base layer and a band gap larger than that of the base layer is thinly deposited on the base layer, and the emitter is formed on top of the base layer. It is also possible to grow whiskers 1. An example of this case is shown in FIG. A p-GaAs base layer 2 is coated with an n-AlGaAs layer 16 of several nm thickness, and an n-GaAs whisker 1 is grown thereon. The n-AlGaAs layer 16 can also be a graded composition layer. For the same purpose, it is also possible to make the base layer 2 a graded composition layer. Embodiment 3 The bipolar transistor of the present invention can be combined with other active elements, and one embodiment in this case is shown in FIG. Figure 7 (,) shows MES (Metal Sem1c
In this case, the n-GaAs layer 3 of the emitter is also used as the active layer of the MESFET. In addition to MESFETs, there are metal insulators (MIS) that have an insulating film under the gate electrode.
ator Semiconductor) FET, and J (Junc
It is also possible to use FET. FIG. 7(b) shows a case where it is combined with a bipolar element having a normal structure, and the bipolar element having a normal structure may be a heterojunction bipolar element (HBT). The bipolar transistor of the present invention is combined into a pnp type bipolar transistor and an npn type bipolar transistor. It is also possible to configure a complementary circuit. FIG. 8 shows an example in which a bipolar transistor of the present invention whose base layer is formed by ion implantation is combined with a MESFET formed by ion implantation.
Resistance elements are also formed by ion implantation. Because conductive layers with various impurity concentrations can be obtained simply by changing the implantation dose, there is a high degree of freedom in circuit design and is suitable for high integration. Embodiment 4 The present invention can also be applied to an optical integrated circuit, and as an embodiment thereof, a case where a semiconductor laser (LD) and a bipolar transistor for driving the same are combined is shown in FIG. n-A I Ga on an n-type Ga As substrate
After sequentially growing an As layer, a p-GaAs layer, and an n-AlGaAs layer and depositing a protective film (Sin) 11, an ohmic electrode (AuGe) 15 is deposited on the back surface of the substrate. After forming a base or an extraction portion 14 to the P side region of the laser by ion implantation and performing element isolation, an ohmic electrode 5' is provided to complete the semiconductor laser. The bipolar transistor is completed by forming a whisker 1 as an emitter and providing an ohmic electrode 5. In this embodiment, the case where the semiconductor laser has a simple PIN photodiode structure has been described, but it is possible to use other structures.
化合物半導体バイポーラトランジスタのエミッタ、或い
はコレクタに化合物半導体ホイスカーを用いることで、
微小なバイポーラトランジスタを作製することができ、
回路の高集積化が可能となる効果がある。
素子面積が微小になるのに伴って、エミッタ電極とコレ
クタ電極との高低差を小さくすることが容易となり、回
路の高集積化と配線設計の容易化が可能となる。
コレクタ・トップ構造の場合は、コレクタ面積を微小に
できる為、コレクタ容量を低減できる効果がある。
エミッタ・トップ構造の場合は、ホイスカーのエミッタ
を選択成長で形成するので回路設計の自由度が大きい効
果がある。
エミッタ、或いはコレクタを選択成長で形成する為、他
の能動素子との複合化が容易となり、ＦＥＴ、ＨＢＴ、
発光・受光素子等と複合化ができる効果がある。By using a compound semiconductor whisker as the emitter or collector of a compound semiconductor bipolar transistor,
It is possible to create minute bipolar transistors,
This has the effect of allowing higher integration of circuits. As the element area becomes smaller, it becomes easier to reduce the height difference between the emitter electrode and the collector electrode, making it possible to increase the degree of integration of circuits and simplify wiring design. In the case of the collector top structure, the collector area can be made very small, which has the effect of reducing the collector capacitance. In the case of the emitter-top structure, the emitter of the whisker is formed by selective growth, which has the effect of increasing the degree of freedom in circuit design. Since the emitter or collector is formed by selective growth, it is easy to combine with other active elements, such as FET, HBT, etc.
It has the effect of being able to be combined with light emitting/light receiving elements, etc.
第１図（ａ）〜第１図（ｄ）は本発明の種々の具体的バ
イポーラトランジスタの断面図、第２図（ａ）〜第２図
（ｆ）は第１図（Ｃ）の製造工程図、第３図（ａ）およ
び第３図（ｂ）は従来のバイポーラトランジスタの断面
図、第４図は本発明の集積回路の一実施例の断面図、第
５図（ａ）は本発明の差動幅回路の一実施例の断面図お
よび回路図、第５図（ｂ）は本発明のメモリセルの一実
施例の断面図および回路図、第６図は本発明のへテロ接
合バイポーラトランジスタの一実施例の断面図、第７図
（ａ）は本発明のバイポーラトランジスタとＭＥＳＦＥ
Ｔを複合化した一実施例の断面図、第７図（ｂ）は本発
明のバイポーラトランジスタを複合化した一実施例の断
面図、第８図は本発明のバイポーラ素子とＭＥＳＦＥＴ
を複合化した他の実施例の断面図、第９図は本発明のバ
イポーラトランジスタと半導体レーザを複合化した一実
施例の断面図である。
符号の説明
１、ホイスカー ２．ｐ型半導体層 ３．ｎ型半導体
層 ４．高濃度導電層、或いはノンアロイ・オーミッ
ク層 ５．５’、オーミック電極６、ｎ型半導体層
７．アイソレーション領域８、ゲート電極 ９．緩
衝層 １０．半導体基或いは、ガラス基板 １１．
１１’。
１２、配線金属 １３．活性層
Ｐ”ＧａＡｓ １５．裏面電極
ｎ −Ａ Ｉ Ｇ ａ Ａ ｓ層。
１１”。
＃！縁FIGS. 1(a) to 1(d) are cross-sectional views of various specific bipolar transistors of the present invention, and FIGS. 2(a) to 2(f) are the manufacturing steps of FIG. 1(C). 3(a) and 3(b) are cross-sectional views of a conventional bipolar transistor, FIG. 4 is a cross-sectional view of an embodiment of the integrated circuit of the present invention, and FIG. 5(a) is a cross-sectional view of an embodiment of the integrated circuit of the present invention. FIG. 5(b) is a cross-sectional view and circuit diagram of an embodiment of the differential width circuit of the present invention, FIG. 6 is a cross-sectional diagram and circuit diagram of an embodiment of the memory cell of the present invention, A cross-sectional view of one embodiment of the transistor, FIG. 7(a) shows the bipolar transistor and MESFE of the present invention.
FIG. 7(b) is a cross-sectional view of an example of combining the bipolar transistor of the present invention, and FIG. 8 is a cross-sectional view of an example of combining the bipolar transistor of the present invention and MESFET.
FIG. 9 is a sectional view of an embodiment in which the bipolar transistor and semiconductor laser of the present invention are combined. Explanation of symbols 1. Whisker 2. p-type semiconductor layer 3. N-type semiconductor layer 4. High concentration conductive layer or non-alloy ohmic layer 5.5', ohmic electrode 6, n-type semiconductor layer
7. Isolation region 8, gate electrode 9. Buffer layer 10. Semiconductor base or glass substrate 11.
11'. 12. Wiring metal 13. Active layer P"GaAs 15. Back electrode n-A I Ga As layer. 11". #! edge
Claims (1)
上記半導体層の両端の層がオーミック性電極と接続して
いる半導体装置において、上記両端の層の一方は化合物
半導体から成るホイスカーであることを特徴とする半導
体装置。 ２、第１の導電型を有する第１の化合物半導体層上に、
該第１の導電型と逆の導電型を有する第２の化合物半導
体層を設け、該第２の化合物半導体層上に該第１の導電
型と同じ導電型を有する化合物半導体からなるホイスカ
ーを設けてバイポーラトランジスタを構成することを特
徴とする半導体装置。 ３、上記ホイスカーが上記第２の化合物半導体層を構成
する化合物半導体よりもバンドギャップの大きい化合物
半導体からなる請求項２記載の半導体装置。 ４、上記第２の化合物半導体層上に、上記第１の化合物
半導体と同じ導電型を有する第３の化合物半導体層を設
け、該第３の化合物半導体層上に上記化合物半導体ホイ
スカーを設ける請求項２又は３記載の半導体装置。 ５、上記第３の化合物半導体層、或いは第２の化合物半
導体層が傾斜組成型の３元系化合物半導体からなる請求
項４記載の半導体装置。 ６、上記第１の化合物半導体層と上記第２の化合物半導
体層とで構成された発光素子が複合化されている請求項
５記載の半導体装置。[Claims] In a semiconductor device in which one or more semiconductor layers of different conductivity types are bonded, and layers at both ends of the semiconductor layer are connected to ohmic electrodes, one of the layers at both ends is connected to an ohmic electrode. A semiconductor device characterized by being a whisker made of a compound semiconductor. 2. On the first compound semiconductor layer having the first conductivity type,
A second compound semiconductor layer having a conductivity type opposite to the first conductivity type is provided, and a whisker made of a compound semiconductor having the same conductivity type as the first conductivity type is provided on the second compound semiconductor layer. A semiconductor device comprising a bipolar transistor. 3. The semiconductor device according to claim 2, wherein the whisker is made of a compound semiconductor having a larger band gap than the compound semiconductor constituting the second compound semiconductor layer. 4. A third compound semiconductor layer having the same conductivity type as the first compound semiconductor is provided on the second compound semiconductor layer, and the compound semiconductor whisker is provided on the third compound semiconductor layer. 3. The semiconductor device according to 2 or 3. 5. The semiconductor device according to claim 4, wherein the third compound semiconductor layer or the second compound semiconductor layer is made of a graded composition type ternary compound semiconductor. 6. The semiconductor device according to claim 5, wherein the light emitting element constituted by the first compound semiconductor layer and the second compound semiconductor layer is combined.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2250264A JPH04130733A (en) | 1990-09-21 | 1990-09-21 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2250264A JPH04130733A (en) | 1990-09-21 | 1990-09-21 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130733A true JPH04130733A (en) | 1992-05-01 |
Family
ID=17205305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2250264A Pending JPH04130733A (en) | 1990-09-21 | 1990-09-21 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130733A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381753A (en) * | 1992-04-30 | 1995-01-17 | Matsushita Electric Industrial Co., Ltd. | Fabrication method of fine structures |
-
1990
- 1990-09-21 JP JP2250264A patent/JPH04130733A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381753A (en) * | 1992-04-30 | 1995-01-17 | Matsushita Electric Industrial Co., Ltd. | Fabrication method of fine structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890003379B1 (en) | Compound semiconductor intergrated circuit device | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP2000332233A (en) | Semiconductor device and manufacture thereof | |
| JPH04278545A (en) | Semiconductor device and manufacture thereof | |
| US4644381A (en) | I2 L heterostructure bipolar transistors and method of making the same | |
| US6919590B2 (en) | Heterojunction bipolar transistor with monolithically integrated junction field effect transistor and method of manufacturing same | |
| JPS6095966A (en) | Hetero-junction bipolar transistor and manufacture thereof | |
| JPS607771A (en) | Semiconductor device | |
| JP3874919B2 (en) | Compound semiconductor device | |
| JPH04130733A (en) | Semiconductor device | |
| US4745085A (en) | Method of making I2 L heterostructure bipolar transistors | |
| JP2000349244A (en) | Semiconductor device and manufacture thereof | |
| JP2745624B2 (en) | Method for manufacturing field effect transistor | |
| JP2001298031A (en) | Junction-type bipolar transistor, its manufacturing method, and semiconductor integrated circuit device | |
| JP2841380B2 (en) | Heterojunction bipolar transistor | |
| JP2592929B2 (en) | Optoelectronic integrated circuit manufacturing method | |
| JPS63122171A (en) | Semiconductor device and its manufacture | |
| JP2518347B2 (en) | Method for manufacturing bipolar transistor | |
| JPS63157467A (en) | Hetero junction bipolar transistor | |
| JPS6343370A (en) | Semiconductor device and manufacture thereof | |
| JPS63250174A (en) | Hetero-junction type bipolar transistor | |
| JPS635564A (en) | Hetero junction bipolar transistor | |
| JPS61189663A (en) | Semiconductor ic and manufacture thereof | |
| JPS63318774A (en) | Semiconductor device |