JPH0412792Y2 - - Google Patents

Info

Publication number
JPH0412792Y2
JPH0412792Y2 JP1981122567U JP12256781U JPH0412792Y2 JP H0412792 Y2 JPH0412792 Y2 JP H0412792Y2 JP 1981122567 U JP1981122567 U JP 1981122567U JP 12256781 U JP12256781 U JP 12256781U JP H0412792 Y2 JPH0412792 Y2 JP H0412792Y2
Authority
JP
Japan
Prior art keywords
transistor
pulse
circuit
capacitor
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981122567U
Other languages
Japanese (ja)
Other versions
JPS5844614U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12256781U priority Critical patent/JPS5844614U/en
Publication of JPS5844614U publication Critical patent/JPS5844614U/en
Application granted granted Critical
Publication of JPH0412792Y2 publication Critical patent/JPH0412792Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は電流帰還型トランジスタスイツチング
回路即ちCTドライブ型トランジスタスイツチン
グ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current feedback type transistor switching circuit, that is, a CT drive type transistor switching circuit.

従来の一石式の電流帰還型トランジスタ直流安
定化電源装置を示す第1図に於いては、直流電源
1に出力トランス2の一次巻線3と電流帰還型ト
ランス4即ちCTの帰還巻線5とを介してスイツ
チングトランジスタ6が接続され、出力トランス
2の2次巻線7には整流回路8を介して負荷9が
接続され、帰還トランス4のベース駆動巻線10
はトランジスタ6のベース・エミツタ間に接続さ
れ、帰還トランス4のオンオフ制御巻線11には
コンデンサ12が直列に接続され、更に巻線11
とコンデンサ12との直列回路に電源ライン+V
の電圧を選択的に印加するためにトランジスタ1
3が接続され、またコンデンサ12の放電回路を
選択的に形成するために巻線11とコンデンサ1
2に並列にトランジスタ14が接続されている。
尚、15は制御パルス発生回路であり、直流出力
電圧の検出に応答して、トランジスタ13にオン
駆動パルスを与え、トランジスタ14にオフ駆動
パルスを与えるものである。16はトランス2の
リセツト回路である。
In FIG. 1, which shows a conventional single-stone current feedback transistor DC stabilized power supply device, a DC power supply 1 includes a primary winding 3 of an output transformer 2, a feedback winding 5 of a current feedback transformer 4, that is, a CT. A switching transistor 6 is connected to the secondary winding 7 of the output transformer 2 through a rectifier circuit 8, and a load 9 is connected to the secondary winding 7 of the output transformer 2 through a rectifier circuit 8.
is connected between the base and emitter of the transistor 6, a capacitor 12 is connected in series with the on/off control winding 11 of the feedback transformer 4, and the winding 11
Power supply line +V is connected to the series circuit with capacitor 12 and capacitor 12.
Transistor 1 to selectively apply a voltage of
3 is connected to the winding 11 and the capacitor 1 to selectively form a discharge circuit for the capacitor 12.
A transistor 14 is connected in parallel to 2.
Reference numeral 15 denotes a control pulse generation circuit, which applies an on-drive pulse to the transistor 13 and an off-drive pulse to the transistor 14 in response to detection of the DC output voltage. 16 is a reset circuit for the transformer 2.

このように構成された電源回路に於いて、トラ
ンジスタ13をオンにすれば、巻線11を介して
コンデンサ12を充電する電流が流れ、ベース駆
動巻線10に誘起する電圧でスイツチングトラン
ジスタ6がオンになる。スイツチングトランジス
タ6がオン状態になると、コレクタ電流が流れる
ため、これがトランス4によつてベースに帰還さ
れ、トランジスタ6の導通が維持される。トラン
ジスタ6をオフに転換させる場合には、一方のト
ランジスタ13をオフに保つた状態で他方のトラ
ンジスタ14をオンにし、コンデンサ12の放電
回路を形成することによつて今迄と逆の方向の電
流を流し、ベース駆動巻線10に逆方向の電圧を
発生させてトランジスタ6をオフに導く。
In the power supply circuit configured in this way, when the transistor 13 is turned on, a current flows through the winding 11 to charge the capacitor 12, and the voltage induced in the base drive winding 10 causes the switching transistor 6 to Turns on. When the switching transistor 6 is turned on, a collector current flows, which is fed back to the base by the transformer 4, thereby maintaining the conduction of the transistor 6. When turning off the transistor 6, one transistor 13 is kept off while the other transistor 14 is turned on to form a discharge circuit for the capacitor 12, thereby causing a current in the opposite direction. flows, generating a reverse voltage in the base drive winding 10 and turning off the transistor 6.

ところで、トランジスタ6をオンにするために
は、立上り時間trだけを考慮して巻線11にオン
パルスを加えればよい。一方、トランジスタ6を
オフにするためには、蓄積時間tstgと下降時間tf
を考慮して巻線11にオフパルスを加えなければ
ならない。ところはが、共通のコンデンサ12の
充電と放電とでトランジスタ6のオン・オフを制
御するので、オフパルス幅を大きくするためにコ
ンデンサ12の容量を大きく設定すれば、必然的
にオンパルス幅の大きくなり、オン制御のドライ
ブ電力が無駄になるという欠点があつた。また、
巻線11に直列にコンデンサを接続するめに、ト
ランジスタ6をオンにするための急峻な立上りの
パルスを得ることが難しいという問題があつた。
By the way, in order to turn on the transistor 6, it is sufficient to apply an on-pulse to the winding 11, taking only the rise time tr into consideration. On the other hand, in order to turn off the transistor 6, an off pulse must be applied to the winding 11 in consideration of the accumulation time tstg and the falling time tf . However, since the on/off of the transistor 6 is controlled by charging and discharging the common capacitor 12, if the capacitance of the capacitor 12 is set large in order to increase the off-pulse width, the on-pulse width will inevitably increase. However, the disadvantage was that the drive power for on-control was wasted. Also,
Since the capacitor is connected in series with the winding 11, there is a problem in that it is difficult to obtain a steep rising pulse for turning on the transistor 6.

そこで、本考案の目的は、駆動電力損失を低減
することが可能な電流帰還型トランジスタスイツ
チング回路を提供することにある。
Therefore, an object of the present invention is to provide a current feedback transistor switching circuit that can reduce drive power loss.

上記目的を達成するための本考案は、スイツチ
ングトランジスタと前記トランジスタに直列に接
続された電流帰還用トランスの帰還巻線と、前記
帰還巻線にトランス結合され且つ前記トランジス
タのベース・エミツタ間に接続されたベース駆動
巻線と、前記ベース駆動巻線にトランス結合され
たオン駆動巻線及びオフ駆動巻線と、前記スイツ
チングトランジスタのオン期間に対応する幅を有
するオン制御パルス、及び前記スイツチングトラ
ンジスタのオフ期間に対応する幅を有するオフ制
御パルスを発生する制御パルス発生回路と、前記
スイツチングトランジスタをオンにするためのオ
ンパルスを前記オン駆動巻線に供給するために前
記オン駆動巻線と電源端子との間に接続されたオ
ンパルス供給用トランジスタと、前記スイツチン
グトランジスタをオフにするためのオフパルスを
前記オフ駆動巻線に供給するために前記オフ駆動
巻線と電源端子との間に接続されたオフパルス供
給用トランジスタと、コンデンサと抵抗から成る
微分回路であり、前記制御パルス発生回路の前記
オン制御パルスを出力する端子と前記オンパルス
供給用トランジスタのベースとの間に接続され、
前記オン期間よりも短い幅のパルスを前記オン制
御パルスに同期して発生するように設定されてい
るオンパルス幅設定回路と、コンデンサと抵抗と
から成る微分回路であり、前記制御パルス発生回
路の前記オフ制御パルスを出力する端子と前記オ
フパルス供給用トランジスタのベースとの間に接
続され、前記オフ期間よりも短い幅のパルスを前
記オフ制御パルスに同期して発生するように設定
されているオフパルス幅設定回路とから成る電流
帰還型トランジスタスイツチング回路に係わるも
のである。
To achieve the above object, the present invention includes a switching transistor, a feedback winding of a current feedback transformer connected in series with the transistor, and a transformer coupled to the feedback winding and between the base and emitter of the transistor. a connected base drive winding; an on-drive winding and an off-drive winding transformer-coupled to the base drive winding; an on-control pulse having a width corresponding to the on-period of the switching transistor; a control pulse generation circuit that generates an off control pulse having a width corresponding to the off period of the switching transistor; and a control pulse generation circuit that supplies the on drive winding with an on pulse for turning on the switching transistor. and a power supply terminal between the off-drive winding and the power supply terminal for supplying the off-drive winding with an off-pulse for turning off the switching transistor. a differential circuit including a connected off-pulse supplying transistor, a capacitor, and a resistor, and connected between a terminal for outputting the on-control pulse of the control pulse generation circuit and a base of the on-pulse supplying transistor;
an on-pulse width setting circuit configured to generate a pulse having a width shorter than the on-period in synchronization with the on-control pulse; and a differentiating circuit comprising a capacitor and a resistor, an off-pulse width that is connected between a terminal that outputs an off-control pulse and the base of the off-pulse supply transistor and is set to generate a pulse having a width shorter than the off-period in synchronization with the off-control pulse; The present invention relates to a current feedback transistor switching circuit consisting of a setting circuit and a setting circuit.

本考案は次の作用効果を有する。 The present invention has the following effects.

(イ) オンパルス幅設定回路とオフパルス幅設定回
路とを独立に設けたのでオンパルスの幅及びオ
フパルスの幅を最適値に設定し、駆動回路の電
力損失を小さくすることができる。
(a) Since the on-pulse width setting circuit and the off-pulse width setting circuit are provided independently, the on-pulse width and the off-pulse width can be set to optimal values, and power loss in the drive circuit can be reduced.

(ロ) オンパルス幅設定回路及びオフパルス幅設定
回路はコンデンサと抵抗とからなる微分回路構
成であるので、オンパルス供給用トランジスタ
及びオフパルス供給用トランジスタを十分に駆
動してオン期間の始まり及びオフ期間の始まり
にオン駆動巻線及びオフ駆動巻線に十分な電流
を流すことができる。これにより、スイツチン
グトランジスタのスイツチング損失を低減させ
ることができる。
(b) Since the on-pulse width setting circuit and the off-pulse width setting circuit have a differential circuit configuration consisting of a capacitor and a resistor, the on-pulse supply transistor and the off-pulse supply transistor are sufficiently driven to determine the start of the on-period and the beginning of the off-period. A sufficient current can flow through the on-drive winding and the off-drive winding. Thereby, switching loss of the switching transistor can be reduced.

(ハ) 帰還巻線を有するので、オン期間の全部に対
応する幅のオンパルスをオン駆動巻線に与える
ことは不要であり、オン期間の始まりの区間で
オンパルスを与えるのみであるから、オン駆動
するための回路の電力損失を低減させることが
できる。
(c) Since it has a feedback winding, it is not necessary to apply an on-drive winding with a width corresponding to the entire on-period; it is only necessary to apply an on-pulse to the on-drive winding at the beginning of the on-period; It is possible to reduce the power loss of the circuit for

以下、第2図〜第4図を参照して本考案の実施
例について述べる。但し、第2図に於いて、符号
1〜10及び16で示すものは第1図で同一符号
で示すものと実質的に同一であるので、その説明
を省略する。
Embodiments of the present invention will be described below with reference to FIGS. 2 to 4. However, in FIG. 2, the parts indicated by numerals 1 to 10 and 16 are substantially the same as those indicated by the same numerals in FIG. 1, so their explanation will be omitted.

第2図に於いては、電圧検出用の誤差増幅器1
7の一方の入力端子に電圧検出ライン18が結合
され、他方の入力端子に基準電圧源19が接続さ
れている。従つて、その出力端子に接続されたラ
イン20には、第1の制御信号として出力電圧と
基準電圧との差に対応した電圧が得られる。点線
で囲んで示す制御パルス発生回路21にはライン
20から第1の制御信号が入力する外に、入力電
圧検出回路22の出力ライン23から入力電圧に
対応した第2の制御信号が入力する。
In Figure 2, the error amplifier 1 for voltage detection
A voltage detection line 18 is coupled to one input terminal of 7, and a reference voltage source 19 is connected to the other input terminal. Therefore, a voltage corresponding to the difference between the output voltage and the reference voltage is obtained as a first control signal on the line 20 connected to the output terminal. In addition to the first control signal input from line 20 to the control pulse generation circuit 21 shown surrounded by a dotted line, a second control signal corresponding to the input voltage is input from the output line 23 of the input voltage detection circuit 22.

出力電圧に比例した第2の制御信号が入力する
ライン20には直列に充電時定数決定用の入力抵
抗24が接続され、この抵抗24の出力端と接地
ラインとの間には三角波発生用コンデンサ25が
接続されている。また、コンデンサ25の上端は
点線で囲んで示すヒステリシスを有する電圧比較
器26の入力ラインと出力ラインとの両方に接続
されている。比較器26は演算増幅器即ちオペア
ンプ27と抵抗28,29,30,31,32と
で構成されている。そして、オペアンプ27の反
転入力端子には入力抵抗24の出力端即ちコンデ
ンサ25の上端が接続され、オペアンプ27の出
力端子が抵抗31を介してコンデンサ25の上端
に接続されている。従つて、コンデンサ25と比
較器26とで無安定マルチバイブレータが形成さ
れ、コンデンサ25の上端に接続された三角波出
力ライン33に第3図A及び第4図Aで説明的に
示すような三角波が得られる。
An input resistor 24 for determining the charging time constant is connected in series to the line 20 into which the second control signal proportional to the output voltage is input, and a triangular wave generating capacitor is connected between the output end of this resistor 24 and the ground line. 25 are connected. Further, the upper end of the capacitor 25 is connected to both the input line and the output line of a voltage comparator 26 having hysteresis, which is shown surrounded by a dotted line. Comparator 26 is comprised of an operational amplifier 27 and resistors 28, 29, 30, 31, and 32. The output terminal of the input resistor 24, that is, the upper end of the capacitor 25 is connected to the inverting input terminal of the operational amplifier 27, and the output terminal of the operational amplifier 27 is connected to the upper end of the capacitor 25 via the resistor 31. Therefore, an astable multivibrator is formed by the capacitor 25 and the comparator 26, and a triangular wave as illustrated in FIGS. 3A and 4A is generated on the triangular wave output line 33 connected to the upper end of the capacitor 25. can get.

34はオペアンプで構成されたオン駆動用電圧
比較器であり、その非反転入力端子は抵抗35と
抵抗36とによる電圧分割点に接続されていると
共に、抵抗37を介して入力電圧検出回路22に
接続されている。また比較器34の反転入力端子
は三角波出力ライン33に結合されている。38
はオペアンプで構成されたオフ駆動用電圧比較器
であり、その非反転入力端子が三角波出力ライン
33に結合され、その反転入力端子が抵抗35と
抵抗36との電圧分割点に接続されていると共
に、抵抗37を介して入力電圧検出回路22に接
続されている。
34 is an on-drive voltage comparator composed of an operational amplifier, and its non-inverting input terminal is connected to a voltage dividing point formed by a resistor 35 and a resistor 36, and is also connected to the input voltage detection circuit 22 via a resistor 37. It is connected. Further, the inverting input terminal of the comparator 34 is coupled to the triangular wave output line 33. 38
is an off-drive voltage comparator composed of an operational amplifier, whose non-inverting input terminal is coupled to the triangular wave output line 33, and whose inverting input terminal is connected to the voltage dividing point between the resistors 35 and 36. , are connected to the input voltage detection circuit 22 via a resistor 37.

39はオンパルス幅設定回路であり、前段の比
較器34の出力ライン40に直列に接続されたコ
ンデンサ41と、出力ライン40と電源ライン+
Vとの間に接続された放電用抵抗42,43とか
ら成る。尚コンデンサ41の出力端はオン駆動用
トランジスタ13のベースに結合されている。4
4はオフパルス幅設定回路であり、前段の比較器
38の出力ライン45に直列に接続されたコンデ
ンサ46と、出力ライン45と電源ライン+Vと
の間に接続された放電用抵抗47,48とから成
る。尚、コンデンサ46の出力端はトランジスタ
49のベースに結合されている。またトランジス
タ49は次段の第2の駆動用トランジスタ14に
ダーリントン接続されている。即ち、そのエミツ
タが次段のトランジスタ14のベースに結合さ
れ、そのコレクタが次段のコレクタに共通接続さ
れている。また、そのエミツタと電源ライン+V
との間に抵抗50が接続されている。
39 is an on-pulse width setting circuit, which includes a capacitor 41 connected in series to the output line 40 of the comparator 34 in the previous stage, and the output line 40 and the power supply line +
It consists of discharge resistors 42 and 43 connected between V and V. Note that the output terminal of the capacitor 41 is coupled to the base of the on-drive transistor 13. 4
4 is an off-pulse width setting circuit, which consists of a capacitor 46 connected in series to the output line 45 of the comparator 38 in the previous stage, and discharge resistors 47 and 48 connected between the output line 45 and the power supply line +V. Become. Note that the output terminal of the capacitor 46 is coupled to the base of the transistor 49. Further, the transistor 49 is Darlington connected to the second driving transistor 14 at the next stage. That is, its emitter is coupled to the base of the next stage transistor 14, and its collector is commonly connected to the next stage's collector. Also, its emitter and power line +V
A resistor 50 is connected between them.

オンオフ制御巻線11はセンタタツプ形成に構
成され、下半分がオン駆動巻線11a、上半分が
オフ駆動巻線11bとして使用され、そのセンタ
タツプが接地されている。オン駆動巻線11aの
一端と正の電源ライン+Vとの間にオン駆動用ト
ランジスタ13が接続され、オフ駆動巻線11b
の一端と正の電源ライン+Vとの間にオフ駆動用
トランジスタ14が接続されている。
The on/off control winding 11 is configured with a center tap, and the lower half is used as the on drive winding 11a and the upper half as the off drive winding 11b, and the center tap is grounded. An on-drive transistor 13 is connected between one end of the on-drive winding 11a and the positive power supply line +V, and an on-drive transistor 13 is connected between one end of the on-drive winding 11a and the positive power line +V.
An off-drive transistor 14 is connected between one end of the power supply line and the positive power supply line +V.

次に、第2図の回路の動作を第3図及び第4図
の波形を参照して説明する。
Next, the operation of the circuit shown in FIG. 2 will be explained with reference to the waveforms shown in FIGS. 3 and 4.

今、第2図の回路に於いて、出力電圧即ち第1
の制御信号が一定に保たれていると仮定すれば、
三角波出力ライン33に周期即ち周波数の一定の
三角波Aが第3図Aに示すように得られ、これが
比較器34,38の一方の入力となる。比較器3
4,38には入力電圧検出回路22から与えられ
る電圧と、電源電圧+Vを抵抗35と抵抗36と
で分割した電圧とを合成することによつて得られ
る入力電圧に比例した第2の制御信号が入力す
る。入力電圧に比例するこの第2の制御信号の電
圧レベルが第3図の実線23aであるとすれば、
第1の比較器34にて三角波Aと第2の制御信号
電圧とが比較され、第1の比較器34から第3図
Bに示すオン時間TONのパルス幅を有する低レベ
ルのパルス幅制御信号が得られる。また第2の比
較器38からは、第1の比較器34の出力と180
度位相差を有して、オフ時間TOFFのパルス幅を有
する低レベルの信号が第3図Cに示すように得ら
れる。
Now, in the circuit of Fig. 2, the output voltage, that is, the first
Assuming that the control signal of is kept constant,
A triangular wave A having a constant period or frequency is obtained on the triangular wave output line 33 as shown in FIG. 3A, and this becomes one input of the comparators 34 and 38. Comparator 3
4 and 38, a second control signal proportional to the input voltage obtained by combining the voltage applied from the input voltage detection circuit 22 and the voltage obtained by dividing the power supply voltage +V by the resistor 35 and the resistor 36. enters. If the voltage level of this second control signal, which is proportional to the input voltage, is the solid line 23a in FIG.
The first comparator 34 compares the triangular wave A and the second control signal voltage, and the first comparator 34 outputs a low-level pulse width control having a pulse width of the on time T ON shown in FIG. 3B. I get a signal. Also, from the second comparator 38, the output of the first comparator 34 and 180
A low level signal having a pulse width of off time T OFF with a degree phase difference is obtained as shown in FIG. 3C.

一方、入力電圧が第3図Aの点線23bで示す
ように変化すれば、比較器34,38の出力も第
3図B,Cの点線で示す如く変化する。もし、ス
イツチング回路が電流帰還型でなければ、第3図
Bに示す低レベルのパルス幅制御信号を例えばス
イツチングトランジスタのベース信号として使用
しても差支えない。しかし、本実施例のスイツチ
ング回路は電流帰還型に構成されているので、オ
ンパルス幅設定回路39と駆動トランジスタ13
とによつて、第3図Bのパルスの立上り時点で第
3図Dに示すオンパルスを作り、一方、オフパル
ス設定回路39とトランジスタ14とによつて、
第3図Cのパルスの立上り時点で第3図Eのオフ
パルスを作つている。
On the other hand, if the input voltage changes as shown by the dotted line 23b in FIG. 3A, the outputs of the comparators 34 and 38 also change as shown by the dotted lines in FIGS. 3B and 3C. If the switching circuit is not of the current feedback type, the low level pulse width control signal shown in FIG. 3B may be used, for example, as the base signal of the switching transistor. However, since the switching circuit of this embodiment is configured as a current feedback type, the on-pulse width setting circuit 39 and the drive transistor 13
Accordingly, the on-pulse shown in FIG. 3D is generated at the rising edge of the pulse shown in FIG. 3B, while the off-pulse setting circuit 39 and the transistor 14
The off-pulse shown in FIG. 3E is generated at the rising edge of the pulse shown in FIG. 3C.

オンパルス幅設定回路39はパルスを決定する
ためのコンデンサ41とその放電回路を形成する
抵抗42,43とから成り、コンデンサ41の容
量の調整によつてスイツチングトランジスタ6の
立上り時間trよりも長いオンパルス幅t1〜t2のオ
ンパルスを得るように設定されている。一方、オ
フパルス幅設定回路44はパルス幅を決定するコ
ンデンサ46とこの放電回路を形成する抵抗4
7,48とから成り、コンデンサ46の容量の調
整により、スイツチングトランジスタ6の蓄積時
間tstgと下降時間tfとの和よりも少し長いオフパル
ス幅t5〜t6のオフパルスを得るように設定されて
いる。
The on-pulse width setting circuit 39 consists of a capacitor 41 for determining the pulse and resistors 42 and 43 forming a discharge circuit for the capacitor 41. By adjusting the capacitance of the capacitor 41, the on-pulse width setting circuit 39 is set to be longer than the rise time t r of the switching transistor 6. It is set to obtain an on-pulse with an on-pulse width of t 1 to t 2 . On the other hand, the off-pulse width setting circuit 44 includes a capacitor 46 that determines the pulse width and a resistor 4 that forms this discharge circuit.
7 and 48, and is set to obtain an off-pulse with an off-pulse width t5 to t6 that is slightly longer than the sum of the accumulation time tstg and fall time tf of the switching transistor 6 by adjusting the capacitance of the capacitor 46. has been done.

比較器34の出力が第3図Bのt1〜t5の期間で
示すように低レベルとなると、比較器34は定電
流吸引型に構成されているので、電源ライン+V
とトランジスタ13のエミツタ・ベースと、コン
デンサ41とを介してコンデンサ41の充電電流
が流れ、トランジスタ13がオンになり、コンデ
ンサ41の容量C1で決定されたオンパルスがト
ランス4のオン駆動巻線11aに印加され、スイ
ツチングトランジスタ6がオン駆動される。一
方、第3図のt5〜t7期間に於いて、第2の比較器
38の出力が低レベルになり、逆に第1の比較器
34の出力が高レベルになると、上側の第1のオ
ンパルス幅設定回路39のコンデンサ41の充電
電荷は抵抗42,43の回路によつて放電され
る。また、第2の比較器38の低レベル出力に応
答して電源ライン+Vと、トランジスタ14のエ
ミツタ・ベースと、トランジスタ49のエミツ
タ・ベースと、コンデンサ46と、比較器38と
の回路によつてコンデンサ46の充電が行われ
る。この際、比較器38は定電流吸引型に構成さ
れているので、コンデンサ46は定電流充電さ
れ、オンパルスの幅はコンデンサ46の容量C2
によつて決定される。尚、2つのトランジスタ1
4,49がダーリントン接続されて電流増幅率が
大きくなつているので、コンデンサ46の充電波
形に応答して十分なオフパルスを得ることが出来
る。オフパルスがトランス4のオフ駆動巻線11
bに印加されると、トランジスタ6が逆バイアス
駆動され、オフに転換される。
When the output of the comparator 34 becomes low level as shown in the period t 1 to t 5 in FIG. 3B, since the comparator 34 is configured as a constant current drawing type,
The charging current of the capacitor 41 flows through the emitter/base of the transistor 13 and the capacitor 41, the transistor 13 is turned on, and the on-pulse determined by the capacitance C1 of the capacitor 41 is applied to the on-drive winding 11a of the transformer 4. is applied to turn on the switching transistor 6. On the other hand, in the period t5 to t7 in FIG. 3, when the output of the second comparator 38 becomes low level and conversely, the output of the first comparator 34 becomes high level, The charge in the capacitor 41 of the on-pulse width setting circuit 39 is discharged by a circuit including resistors 42 and 43. In addition, in response to the low level output of the second comparator 38, a circuit including the power supply line +V, the emitter-base of the transistor 14, the emitter-base of the transistor 49, the capacitor 46, and the comparator 38 The capacitor 46 is charged. At this time, since the comparator 38 is configured as a constant current drawing type, the capacitor 46 is charged with a constant current, and the width of the on-pulse is determined by the capacitance C 2 of the capacitor 46.
determined by. In addition, two transistors 1
4 and 49 are connected in a Darlington manner to increase the current amplification factor, it is possible to obtain a sufficient off-pulse in response to the charging waveform of the capacitor 46. The off pulse is the off drive winding 11 of the transformer 4.
When applied to b, transistor 6 is reverse biased and turned off.

次に、入力電圧が一定で出力電圧のみが変化し
た場合に於いてに、第4図Aに示す如く第2の制
御信号の電圧レベルは実線23aで示すように一
定に保たれ、出力電圧に対応する第1の制御信号
に応対して三角波Aのみが変化する。即ち、コン
デンサ25と比較器26とから成る無安定マルチ
バイブレータの三角波の周期が第4図の点線とで
示すように変化する。これを更に詳しく説明する
と、出力電圧の上昇に応じてライン20に於ける
第1の制御信号の電圧が高くなると、コンデンサ
25の充電電圧の立上りが速くなる。そして、こ
の電圧がオペアンプ27の基準電圧よりも高くな
ると、オペアンプ27の出力が低レベルに反転
し、コンデンサ25の放電回路がコンデンサ25
と抵抗31とオペアンプ27とから成る回路で形
成される。ところで、オペアンプ27は定電流吸
引型に構成されているので、出力が低レベルに反
転した際に、一定電流の流れ込みのみを許容す
る。コンデンサ25の放電期間に於いてコンデン
サ25のみが接続されていれば、コンデンサ25
は常に定電流放電されることになるが、オペアン
プ27の出力端子には、第1の制御信号ライン2
0が接続され、このライン20の電圧が出力電圧
に応じて変化するので、第1の制御信号とコンデ
ンサ25の充電電圧との合成電流がオペアンプ2
7の出力端子に流れ込むことになり、第1の制御
信号即ち出力電圧が高い場合には、これに基づく
電流成分が必然的に多くなり、逆にコンデンサ2
5の放電電流が少なくなり、比較器26のヒステ
リシスの低レベルトリガポイントに達するまでの
時間が長くなる。従つて、三角波Aの発生周期が
長くなり、スイツチングトランジスタ6のオン・
オフ周期もT1〜T2に変化する。尚、三角波Aと
実線23aで示す第2の制御信号との交差点は三
角波Aの比較的上に設定されているので、三角波
Aの周期が出力電圧に応答して変化しても、オン
時間Tpoは殆んど変化せず、オフ時間Tpffが主と
して変化する。上述から明らかなように、出力電
圧が変化した場合には、スイツチングトランジス
タ6のスイツチングの周波数がオフ時間Tpffの変
化に基づいて変化し、出力電圧を一定に保つよう
な制御となる。
Next, when the input voltage is constant and only the output voltage changes, as shown in FIG. 4A, the voltage level of the second control signal is kept constant as shown by the solid line 23a, and the output voltage Only the triangular wave A changes in response to the corresponding first control signal. That is, the period of the triangular wave of the astable multivibrator composed of the capacitor 25 and the comparator 26 changes as shown by the dotted line in FIG. To explain this in more detail, as the voltage of the first control signal on the line 20 increases in response to an increase in the output voltage, the charging voltage of the capacitor 25 rises faster. When this voltage becomes higher than the reference voltage of the operational amplifier 27, the output of the operational amplifier 27 is inverted to a low level, and the discharge circuit of the capacitor 25 is activated.
It is formed by a circuit consisting of a resistor 31 and an operational amplifier 27. By the way, since the operational amplifier 27 is configured as a constant current attraction type, it only allows a constant current to flow in when the output is reversed to a low level. If only the capacitor 25 is connected during the discharge period of the capacitor 25, the capacitor 25
is always discharged at a constant current, but the first control signal line 2 is connected to the output terminal of the operational amplifier 27.
0 is connected, and the voltage of this line 20 changes according to the output voltage, so that the combined current of the first control signal and the charging voltage of the capacitor 25 flows through the operational amplifier 2.
If the first control signal, that is, the output voltage is high, the current component based on this will inevitably increase, and conversely, the current component will flow into the output terminal of capacitor 2.
5 will be discharged less and the time taken to reach the low level trigger point of the hysteresis of comparator 26 will be longer. Therefore, the generation period of the triangular wave A becomes longer, and the switching transistor 6 is turned on/off.
The off period also changes from T 1 to T 2 . Note that since the intersection point between the triangular wave A and the second control signal indicated by the solid line 23a is set relatively above the triangular wave A, even if the period of the triangular wave A changes in response to the output voltage, the on-time T po hardly changes, and off time T pff changes mainly. As is clear from the above, when the output voltage changes, the switching frequency of the switching transistor 6 changes based on the change in the off time T pff , resulting in control to keep the output voltage constant.

入力電圧と出力電圧との両方が同時に変化した
場合には、第3図と第4図との合成の制御とな
る。
When both the input voltage and the output voltage change simultaneously, the control is a combination of those shown in FIGS. 3 and 4.

上述から明らかなように本実施例の装置には次
の利点がある。
As is clear from the above, the apparatus of this embodiment has the following advantages.

(a) オンパルス幅設定回路39とオフパルス幅設
定回路40とを設け、オンパルス幅よりもオフ
パルスの幅を大きく設定したので、スイツチン
グトランジスタ6をオン駆動する時に必要以上
に駆動電流が流れ続けることが制御され、駆動
電力の損失を小さくすることが出来る。
(a) Since the on-pulse width setting circuit 39 and the off-pulse width setting circuit 40 are provided, and the width of the off-pulse is set larger than the on-pulse width, the drive current does not continue to flow more than necessary when turning on the switching transistor 6. control, and drive power loss can be reduced.

(b) コンデンサ41,46と巻線11a,11b
との間にトランジスタ13,14を介在させ、
且つトランジスタ13,14の電流増加率に余
裕を持たせてあるので、コンデンサの充電波形
を無視することが出来るような急峻な波形を得
ることが可能となり、スイツチング速度を早め
ることが可能になる。
(b) Capacitors 41, 46 and windings 11a, 11b
Transistors 13 and 14 are interposed between the
Further, since a margin is provided for the current increase rate of the transistors 13 and 14, it is possible to obtain a steep waveform that allows the charging waveform of the capacitor to be ignored, and it is possible to increase the switching speed.

(c) 入力電圧が変化した場合にはオン時間Tpo
変化で電圧を調整するので、スイツチング周波
数が変化しない。従つて、周波数の変化が少な
くなり、動作周波数の整数倍のノイズによる電
子機器の誤動作の可能性が少なくなる。尚、負
荷9の変動によつて出力電圧が変動し、スイツ
チングの周波数が変化するが、軽負荷になるこ
とによつてスイツチングの周波数が変化した場
合には、電源装置の主回路の電流が小さいの
で、雑音のレベルが低く、誤動作の可能性は少
ない。また垂下過電流保護動作時は異常事態で
あるため、雑音障害となる可能性は少ない。
(c) When the input voltage changes, the voltage is adjusted by changing the on-time T po , so the switching frequency does not change. Therefore, frequency changes are reduced, and the possibility of electronic equipment malfunctioning due to noise that is an integral multiple of the operating frequency is reduced. Note that the output voltage fluctuates due to fluctuations in the load 9, and the switching frequency changes, but if the switching frequency changes due to a light load, the current in the main circuit of the power supply device will be small. Therefore, the noise level is low and the possibility of malfunction is low. Furthermore, since it is an abnormal situation when the drooping overcurrent protection is activated, there is little possibility that it will cause a noise disturbance.

(d) コンデンサ25と比較器26とから成る無安
定マルチバイブレータで可変周波数発振器を構
成しているので、三角波の周波数を出力電圧に
対応させて比較的容易に変化させることが出来
る。
(d) Since the variable frequency oscillator is constituted by the astable multivibrator consisting of the capacitor 25 and the comparator 26, the frequency of the triangular wave can be relatively easily changed in accordance with the output voltage.

以上、実施例について述べたが、本考案はこれ
に限定されるものではなく、更に変形可能なもの
である。例えば、一石式トランジスタ直流電源装
置に限ることなく、センタタツプを有するトラン
スの両端にスイツチングトランジスタを夫々接続
した並列インバータ方式の回路、又はブリツジイ
ンバータ回路等にも適用可能である。また、一対
の比較器34,38を設けずに、例えば一方の比
較器34の反転信号を形成し、これによつてオフ
パルスを作るようにしてもよい。また、一方の比
較器34の高レベル期間に応答してオフパルスを
作るようにしてもよい。また、比較器34,38
の低レベル出力をパルス幅制御信号として利用し
ているが、トランジスタ13,14を高レベルの
ベース信号に応答する形式として比較器34,3
8から高レベル出力を発生するようにしてもよ
い。また、第1及び第2の制御信号は、出力電圧
及び入力電圧と等しいか又は比例するようなもの
であれば、どのような信号でもよい。また巻線1
1a,11bをセンタタツプ形式にせずの独立さ
せてもよい。
Although the embodiments have been described above, the present invention is not limited thereto and can be further modified. For example, the present invention is not limited to a single-transistor DC power supply, but can also be applied to a parallel inverter circuit in which switching transistors are connected to both ends of a transformer having a center tap, or a bridge inverter circuit. Furthermore, instead of providing the pair of comparators 34 and 38, for example, an inverted signal from one of the comparators 34 may be formed, thereby creating an off pulse. Alternatively, an off pulse may be generated in response to the high level period of one of the comparators 34. In addition, comparators 34 and 38
The low level output of the transistors 13 and 14 is used as a pulse width control signal, and the comparators 34 and 3 are configured to respond to the high level base signal.
8 to generate a high level output. Further, the first and second control signals may be any signals as long as they are equal to or proportional to the output voltage and the input voltage. Also, winding 1
1a and 11b may be independent instead of being in a center tap type.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の電流帰還型トランジスタ直流安
定化電源装置の回路図、第2図は本考案の実施例
に係わる電源装置の回路図、第3図及び第4図は
第2図のA〜F点の状態を示す波形図である。 尚図面に用いられている符号に於いて、4は電
流帰還トランス、5は電流帰還巻線、6はスイツ
チングトランジスタ、10はベース駆動巻線、1
1はオンオフ制御巻線、11aはオン駆動巻線、
11bはオフ駆動巻線、13,14はトランジス
タ、21は制御パルス発生回路、34,38は電
圧比較器、39はオンパルス幅設定回路、41は
コンデンサ、44はオフパルス設定回路である。
Fig. 1 is a circuit diagram of a conventional current feedback transistor DC stabilized power supply device, Fig. 2 is a circuit diagram of a power supply device according to an embodiment of the present invention, and Figs. 3 and 4 are A to A in Fig. 2. FIG. 3 is a waveform diagram showing the state of point F. FIG. In the symbols used in the drawings, 4 is a current feedback transformer, 5 is a current feedback winding, 6 is a switching transistor, 10 is a base drive winding, and 1 is a current feedback transformer.
1 is an on-off control winding, 11a is an on-drive winding,
11b is an off-drive winding, 13 and 14 are transistors, 21 is a control pulse generation circuit, 34 and 38 are voltage comparators, 39 is an on-pulse width setting circuit, 41 is a capacitor, and 44 is an off-pulse setting circuit.

Claims (1)

【実用新案登録請求の範囲】 スイツチングトランジスタと、 前記トランジスタに直列に接続された電流帰還
用トランスの帰還巻線と、 前記帰還巻線にトランス結合され且つ前記トラ
ンジスタのベース・エミツタ間に接続されたベー
ス駆動巻線と、 前記ベース駆動巻線にトランス結合されたオン
駆動巻線及びオフ駆動巻線と、 前記スイツチングトランジスタのオン期間に対
応する幅を有するオン制御パルス、及び前記スイ
ツチングトランジスタのオフ期間に対応する幅を
有するオフ制御パルスを発生する制御パルス発生
回路と、 前記スイツチングトランジスタをオンにするた
めのオンパルスを前記オン駆動巻線に供給するた
めに前記オン駆動巻線と電源端子との間に接続さ
れたオンパルス供給用トランジスタと、 前記スイツチングトランジスタをオフにするた
めのオフパルスを前記オフ駆動巻線に供給するた
めに前記オフ駆動巻線と電源端子との間に接続さ
れたオフパルス供給用トランジスタと、 コンデンサと抵抗から成る微分回路であり、前
記制御パルス発生回路の前記オン制御パルスを出
力する端子と前記オンパルス供給用トランジスタ
のベースとの間に接続され、前記オン期間よりも
短い幅のパルスを前記オン制御パルスに同期して
発生するように設定されているオンパルス幅設定
回路と コンデンサと抵抗とから成る微分回路であり、
前記制御パルス発生回路の前記オフ制御パルスを
出力する端子と前記オフパルス供給用トランジス
タのベースとの間に接続され、前記オフ期間より
も短い幅のパルスを前記オフ制御パルスに同期し
て発生するように設定されているオフパルス幅設
定回路と、 から成る電流帰還型トランジスタスイツチング回
路。
[Claims for Utility Model Registration] A switching transistor, a feedback winding of a current feedback transformer connected in series to the transistor, and a transformer coupled to the feedback winding and connected between the base and emitter of the transistor. a base drive winding; an on-drive winding and an off-drive winding transformer-coupled to the base drive winding; an on-control pulse having a width corresponding to the on-period of the switching transistor; a control pulse generation circuit that generates an OFF control pulse having a width corresponding to the OFF period of the switching transistor; an on-pulse supply transistor connected between the switching transistor and the switching transistor; and an on-pulse supply transistor connected between the off-drive winding and the power supply terminal for supplying the off-drive winding with an off-pulse for turning off the switching transistor. a differentiator circuit consisting of a transistor for supplying an off-pulse, a capacitor, and a resistor, which is connected between a terminal for outputting the on-control pulse of the control pulse generating circuit and a base of the transistor for supplying an on-pulse; The on-pulse width setting circuit is set to generate short-width pulses in synchronization with the on-control pulse, and the differentiating circuit includes a capacitor and a resistor.
connected between a terminal for outputting the OFF control pulse of the control pulse generation circuit and a base of the OFF pulse supply transistor, and configured to generate a pulse having a width shorter than the OFF period in synchronization with the OFF control pulse. A current feedback transistor switching circuit consisting of an off-pulse width setting circuit set to , and a current feedback transistor switching circuit.
JP12256781U 1981-08-19 1981-08-19 Current feedback transistor switching circuit Granted JPS5844614U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12256781U JPS5844614U (en) 1981-08-19 1981-08-19 Current feedback transistor switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12256781U JPS5844614U (en) 1981-08-19 1981-08-19 Current feedback transistor switching circuit

Publications (2)

Publication Number Publication Date
JPS5844614U JPS5844614U (en) 1983-03-25
JPH0412792Y2 true JPH0412792Y2 (en) 1992-03-26

Family

ID=29916488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12256781U Granted JPS5844614U (en) 1981-08-19 1981-08-19 Current feedback transistor switching circuit

Country Status (1)

Country Link
JP (1) JPS5844614U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4947147B2 (en) * 2007-07-18 2012-06-06 株式会社村田製作所 Isolated DC-DC converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108270A (en) * 1977-03-02 1978-09-20 Sharp Corp Transistor switching circuit
JPS5656173A (en) * 1979-10-15 1981-05-18 Sony Corp Stabilized switching power source circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108270A (en) * 1977-03-02 1978-09-20 Sharp Corp Transistor switching circuit
JPS5656173A (en) * 1979-10-15 1981-05-18 Sony Corp Stabilized switching power source circuit

Also Published As

Publication number Publication date
JPS5844614U (en) 1983-03-25

Similar Documents

Publication Publication Date Title
US4346332A (en) Frequency shift inverter for variable power control
US4493017A (en) Single drive transformer with regenerative winding for p.w.m. supply having alternately conducting power devices
JP3623046B2 (en) Switching power supply for standby operation
JPS5926193B2 (en) Switch mode power supply circuit
JPS6042519Y2 (en) integral circuit
US4607320A (en) Power supply device having a switched primary power supply and control means for maintaining a constant off period and a variable on period
JPH0412792Y2 (en)
JPH02254969A (en) Switch mode power source circuit
JPS6227624B2 (en)
US4412279A (en) Switching regulator with transient reduction circuit
EP0156586B1 (en) Switching power supply
JPH0422670B2 (en)
JPH0132754B2 (en)
JPS635436Y2 (en)
JPH0640471Y2 (en) Power supply
JPS6161508B2 (en)
JPH0715213Y2 (en) Switching transistor drive circuit
JPH0373191B2 (en)
JPS63129863A (en) Switching power device
JP2589820Y2 (en) Switching power supply
JPH0713435Y2 (en) Inverter device
JPS605756Y2 (en) DC stabilized power supply
JPS6149657A (en) Power unit
JPS62178171A (en) High-voltage power unit
EP0457807B1 (en) Waveform generation and control