JPH04127831A - Snubber circuit - Google Patents

Snubber circuit

Info

Publication number
JPH04127831A
JPH04127831A JP24621690A JP24621690A JPH04127831A JP H04127831 A JPH04127831 A JP H04127831A JP 24621690 A JP24621690 A JP 24621690A JP 24621690 A JP24621690 A JP 24621690A JP H04127831 A JPH04127831 A JP H04127831A
Authority
JP
Japan
Prior art keywords
semiconductor element
capacitor
transformer
auxiliary
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24621690A
Other languages
Japanese (ja)
Inventor
Hideo Okayama
秀夫 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24621690A priority Critical patent/JPH04127831A/en
Publication of JPH04127831A publication Critical patent/JPH04127831A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To regenerate the energy, too, being accumulated not only in a capacitor but also in an anode reactor by providing a series circuit composed of an auxiliary semiconductor element, which is controlled synchronously with a semiconductor element, an auxiliary reactor for protecting this auxiliary semiconductor element, and the primary winding of a transformer, in the path for discharging the energy of an anode reactor. CONSTITUTION:When the voltage of a capacitor 1A is charged over the specified voltage at a time t2, by the energy accumulated in an anode reactor 8A, a regenerated current I9 begins to flow to the energy discharge path comprised of an anode reactor 8B, an auxiliary reactor 10, the primary winding of a transformer 3, an auxiliary semiconductor element 9, and an anode reactor 8A. By this regenerated current I9, the energy accumulated in the anode reactor 8A is regenerated into a DC current through a transformer 3 and a diode 7. Hereby, the energy accumulated in a series snubber circuit, that is, the anode reactor can also be regenerated.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、電力変換装置の半導体素子に印加される過
電圧や電圧の上昇率(dv/dt)及び電流の上昇率(
di/dt)を抑制するためのスナバ回路に関し、特に
変成器を介してアノ7ドリアクトルに蓄覆されたエネル
ギの回生を行い電力変換装置の高効率化を実現すると共
に、変成器のリセットを確実に行うことにより半導体素
子の高速切換を可能にしたスナバ回路に関するものであ
る。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to overvoltage applied to semiconductor elements of a power converter, rate of increase in voltage (dv/dt), and rate of increase in current (dv/dt).
Regarding the snubber circuit for suppressing (di/dt), we aim to regenerate the energy stored in the Anno 7 reactor via the transformer, achieve high efficiency of the power conversion device, and reset the transformer. The present invention relates to a snubber circuit that enables high-speed switching of semiconductor elements by performing reliable switching.

[従来の技術] 一般に、GTO等の半導体素子を用いた電力変換装置に
おいては、過電圧や立ち上がりの早い電圧によって半導
体素子が破壊されるのを防ぐため保護回路としてスナバ
回路が設けられている。
[Prior Art] Generally, in a power conversion device using a semiconductor element such as a GTO, a snubber circuit is provided as a protection circuit to prevent the semiconductor element from being destroyed by overvoltage or a voltage that rises quickly.

この種のスナバ回路には、半導体素子に印加される電圧
の上昇率(dv/dt)を抑制する並列スナバ回路(ダ
イオード及びコンデンサからなる)と、半導体素子に供
給される電流の上昇率(di/clt>を抑制する直列
スナバ回路(アノードリアクトルからなる)とがある。
This type of snubber circuit includes a parallel snubber circuit (consisting of a diode and a capacitor) that suppresses the rate of increase (dv/dt) of the voltage applied to the semiconductor element, and a parallel snubber circuit (consisting of a diode and a capacitor) that suppresses the rate of increase (dv/dt) of the voltage applied to the semiconductor element. There is a series snubber circuit (consisting of an anode reactor) that suppresses /clt>.

従来より、電力変換袋Wの大容量化に伴い、効率向上を
目的として、並列スナバ回路の構成要素であるコンデン
サに蓄積されたエネルギを、変成器を介して電源等に回
生ずる技術が提案されている。
Conventionally, with the increase in the capacity of power conversion bags W, a technology has been proposed in which energy stored in a capacitor, which is a component of a parallel snubber circuit, is regenerated into a power supply etc. via a transformer, with the aim of improving efficiency. ing.

第7図は、例えば特開昭63−213411号公報に記
載された、従来のスナバ回路を用いた電力変換装置(例
えば、インバータの1ア一ム分)を示す回路図である。
FIG. 7 is a circuit diagram showing a power conversion device (for example, for one arm of an inverter) using a conventional snubber circuit, as described in, for example, Japanese Patent Laid-Open No. 63-213411.

図において、コンデンサ(1^)、ダイオード(2^)
及び変成器(3^)は並列スナバ回路Aを構成し、コン
デンサ(IB)、ダイオード(2B)及び変成器(3B
)は並列スナバ回路Bを構成している。並列スナバ回路
A及びBは、それぞれ同一構成からなり、電力変換装置
の直流母線間に直列接続されて挿入された一対の半導体
素子(4^)及び(4B)に対し、それぞれ並列接続さ
れている。
In the figure, a capacitor (1^) and a diode (2^)
and transformer (3^) constitute a parallel snubber circuit A, and the capacitor (IB), diode (2B) and transformer (3B
) constitutes a parallel snubber circuit B. The parallel snubber circuits A and B each have the same configuration, and are connected in parallel to a pair of semiconductor elements (4^) and (4B) inserted in series between the DC bus bars of the power converter. .

この場合、半導体素子(4^)及び(4B)は、GTO
(ゲートターンオフサイリスタ)であり、電力変換装置
を構成するハーフブリッジとなっている。
In this case, the semiconductor elements (4^) and (4B) are GTO
(gate turn-off thyristor), and is a half-bridge that constitutes a power conversion device.

並列スナバ回路Aにおいて、ダイオード(2^)はコン
デンサ(1^)の充電方向に接続されており、回生用の
変成器(3^)の−次巻線は、コンデンサ(1^)の放
電経路即ちダイオード(2^)の両端間に接続され、変
成器(3^)の二次巻線は電力変換装置の直流母線間に
挿入されている。並列スナバ回路Bについても、同様の
構成からなっている。
In the parallel snubber circuit A, the diode (2^) is connected in the charging direction of the capacitor (1^), and the negative winding of the regenerative transformer (3^) is the discharge path of the capacitor (1^). That is, it is connected between both ends of the diode (2^), and the secondary winding of the transformer (3^) is inserted between the DC bus bars of the power converter. The parallel snubber circuit B also has a similar configuration.

半導体素子(4^)及び(4B)にはそれぞれダイオー
ド(5^)及び(5B)が並列接続されている。又、直
流電源(6)は直流母線間に電源電圧Eを供給しており
、変成器(3八)及び(3B)の各二次巻線には、それ
ぞれダイオード(7^)及び(7B)が挿入されている
Diodes (5^) and (5B) are connected in parallel to the semiconductor elements (4^) and (4B), respectively. In addition, the DC power supply (6) supplies a power supply voltage E between the DC buses, and the secondary windings of the transformers (38) and (3B) are equipped with diodes (7^) and (7B), respectively. is inserted.

以上のように構成された電力変換装置においては、半導
体素子(4^)及び(4B)が交互にオンオフを繰り返
すことにより、出力端子Tに接続された負荷(図示せず
)に対して、交流の負荷電流Iを供給するようになって
いる。この負荷は、通常、誘導性負荷であり、大きなイ
ンダクタンス成分を有している。
In the power converter configured as described above, the semiconductor elements (4^) and (4B) alternately turn on and off, thereby generating an AC current to the load (not shown) connected to the output terminal T. It is designed to supply a load current I of . This load is usually an inductive load and has a large inductance component.

次に、第7図に示した従来のスナバ回路の動作について
説明する。
Next, the operation of the conventional snubber circuit shown in FIG. 7 will be explained.

ここでは、負荷が誘導性負荷であり、負荷電流工が図中
の矢印方向に流れているものとし、半導体素子(4^)
及び(4B)のスイッチング動作時に、負荷電流Iの大
きさ及び向きが一定であると仮定する。
Here, it is assumed that the load is an inductive load, the load current is flowing in the direction of the arrow in the figure, and the semiconductor element (4^)
It is assumed that the magnitude and direction of the load current I are constant during the switching operations of (4B) and (4B).

まず、半導体素子(4^)からダイオード(5B)への
負荷電流■の転流について説明する。
First, the commutation of the load current ■ from the semiconductor element (4^) to the diode (5B) will be explained.

いま、半導体素子(4^)がオン、半導体素子(4B)
がオフの状態を想定すると、半導体素子(4^)を介し
て出力端子Tに負荷電流■が流れており、コンデンサ(
1^)の電圧は0、コンデンサ(IB)の電圧は電源電
圧Eに充電されている。
Now, semiconductor element (4^) is on, semiconductor element (4B)
Assuming that is off, a load current ■ is flowing to the output terminal T via the semiconductor element (4^), and the capacitor (
The voltage of 1^) is 0, and the voltage of the capacitor (IB) is charged to the power supply voltage E.

この状態で、半導体素子(4^)をオフにすると、負荷
電流■がダイオード(2^)及びコンデンサ(1^)に
バイパスされ、コンデンサ(1^)は負荷電流Iにより
充電される。
In this state, when the semiconductor element (4^) is turned off, the load current (2) is bypassed to the diode (2^) and the capacitor (1^), and the capacitor (1^) is charged by the load current I.

ここで、変成器(3^)及び(3B)の二次巻線と一次
巻線との巻線比をそれぞれnとすると、コンデンサ(1
^)の電圧がE / n以上に充電された時点で、コン
デンサ(IB)は放電を開始する。又、コンデンサ(1
^)の電圧が電源電圧E以上に充電された時点で、ダイ
オード(5B)は導通し始める。そして、コンデンサ(
IB)の放電が完了し、コンデンサ(1Δ)の電圧がE
 + E / nに充電された時点で、ダイオード(5
B)に負荷電流Iが流れ、転流が完了する。
Here, if the winding ratio between the secondary winding and the primary winding of the transformers (3^) and (3B) is respectively n, then the capacitor (1
When the voltage of ^) is charged to E/n or more, the capacitor (IB) starts discharging. Also, a capacitor (1
The diode (5B) begins to conduct when the voltage of ^) is charged above the power supply voltage E. And the capacitor (
The discharge of IB) is completed, and the voltage of the capacitor (1Δ) becomes E
When charged to +E/n, the diode (5
Load current I flows through B) and commutation is completed.

このとき、コンデンサ(IB)の放電電流が変成器(3
B)の−次巻線を流れ、変成器(3B)の二次巻線及び
ダイオード(7B)を介して直流電源(6)に回生され
る。
At this time, the discharge current of the capacitor (IB) is transferred to the transformer (3
B), and is regenerated to the DC power supply (6) via the secondary winding of the transformer (3B) and the diode (7B).

又、コンデンサ(1八)に過充電されていたE / n
の電圧分は放電され、電源電圧Eで定常状態となるが、
このとき、コンデンサ(1^)に過充電骨として蓄積さ
れていたエネルギは、放電電流となって変成器(3^)
の−次巻線を流れ、変成器(3^)の二次巻線及びダイ
オード(7^)を介して直流電源(6)に回生される。
Also, the E/n that was overcharged in the capacitor (18)
The voltage of E is discharged and becomes steady state at power supply voltage E,
At this time, the energy stored in the capacitor (1^) as an overcharge becomes a discharge current and is transferred to the transformer (3^).
The current flows through the secondary winding of the transformer (3^) and is regenerated to the DC power supply (6) via the diode (7^).

尚、以上の転流期間中は、半導体素子(4B)はオフさ
れており、転流期間終了後に半導体素子(4B)をオン
しても、冒頭の仮定が成立している限りにおいて定常状
態は維持される。
Note that during the above commutation period, the semiconductor element (4B) is turned off, and even if the semiconductor element (4B) is turned on after the commutation period ends, the steady state remains as long as the assumption at the beginning holds true. maintained.

次に、ダイオード(5B)から半導体素子(4^)への
負荷電流Iの転流について説明する。
Next, commutation of the load current I from the diode (5B) to the semiconductor element (4^) will be explained.

まず、半導体素子(4^)がオフで、負荷電流工がダイ
オード(5B)を介して流れており、コンデンサ(IB
)の電圧がO、コンデンサ(1^)の電圧が電源電圧E
に充電されている状態で、半導体素子(4^)をオンす
ると、半導体素子(4^)に流れる電流は、負荷電流I
に達し、ダイオード(5B)に流れる電流はOになる。
First, the semiconductor element (4^) is off, the load current is flowing through the diode (5B), and the capacitor (IB
) voltage is O, and the voltage of capacitor (1^) is power supply voltage E
When the semiconductor element (4^) is turned on in a state where it is charged, the current flowing through the semiconductor element (4^) is equal to the load current I.
The current flowing through the diode (5B) becomes O.

更に、半導体素子(4^)に流れる電流は増加し、負荷
電流1以上の電流はダイオード(2B)及びコンデンサ
(IB)にバイパスされ、コンデンサ(IB)は充電さ
れる。
Further, the current flowing through the semiconductor element (4^) increases, and the current equal to or higher than the load current is bypassed to the diode (2B) and the capacitor (IB), and the capacitor (IB) is charged.

そして、コンデンサ(IB)の電圧がE / n以上に
充電された時点で、コンデンサ(1^)が放電を開始す
る。コンデンサ(1^)が放電を完了し、コンデンサ(
IB)の電圧がE + E / nに充電された時点で
、半導体素子(4^)に流れる電流は負荷電流Iとなる
Then, when the voltage of the capacitor (IB) is charged to E/n or more, the capacitor (1^) starts discharging. The capacitor (1^) has completed discharging and the capacitor (
When the voltage of IB) is charged to E + E / n, the current flowing through the semiconductor element (4^) becomes load current I.

このとき、コンデンサ(1^)の放電電流が変成器(3
八)の−次巻線に流れることにより、コンデンサ(1^
)に蓄積されたエネルギは、変成器(3^)の二次巻線
及びダイオード(7^)を介して直流電源(6)に回生
される。又、コンデンサ(IB)に過充電されていたE
 / nの電圧分は放電され、電源電圧Eで定常状態と
なる。コンデンサ(IB)に過充電骨として蓄積されて
いたエネルギは、放電電流となって変成器(3B)の−
次巻線に流れ、変成器(3B)の二次巻線及びダイオー
ド(7B)を介して直流電源(6)に回生される。この
期間中及びその後も、半導体素子(4B)はオフされた
ままの状態である。
At this time, the discharge current of the capacitor (1^) is transferred to the transformer (3)
By flowing to the negative winding of 8), the capacitor (1^
) is regenerated to the DC power supply (6) via the secondary winding of the transformer (3^) and the diode (7^). Also, the E that was overcharged in the capacitor (IB)
/n voltage is discharged, and a steady state is reached at the power supply voltage E. The energy stored in the capacitor (IB) as an overcharge becomes a discharge current and flows through the transformer (3B).
It flows to the next winding and is regenerated to the DC power supply (6) via the secondary winding of the transformer (3B) and the diode (7B). During and after this period, the semiconductor element (4B) remains turned off.

一方、負荷電流■が矢印とは反対方向に流れている場合
において、半導体素子(4B)からダイオード(5^)
への転流動作、並びに、ダイオード(5^)から半導体
素子(4B)への転流動作は、上述した半導体素子(4
^)のオフ時及びオン時の動作と全く対称となる。
On the other hand, when the load current ■ is flowing in the opposite direction to the arrow, the diode (5^) from the semiconductor element (4B)
The commutation operation from the diode (5^) to the semiconductor element (4B) is performed by the above-mentioned semiconductor element (4B).
The operation is completely symmetrical to the OFF and ON operations of ^).

このように、従来のスナバ回路においては、並列スナバ
回路内のコンデンサ(1^)及び(IB)に蓄積された
エネルギのみを回生じており、直列スナバ回路即ちアノ
ードリアクトル(図示せず)に蓄積されたエネルギは、
抵抗器等を介して無駄に消費されている。
In this way, in the conventional snubber circuit, only the energy stored in the capacitors (1^) and (IB) in the parallel snubber circuit is recovered, and the energy is stored in the series snubber circuit, that is, the anode reactor (not shown). The energy produced is
It is wasted through resistors, etc.

又、回生用の変成器(3^)及び(3B)に対するリセ
ットに対しては自己リセットに頼っているため、変成器
(3^)及び(3B)の鉄心が確実にリセットされずに
飽和し易い、従って、変成器(3^)及び(3B)の飽
和を防止しようとすると、リセット時間が延び、電力変
換装置の高周波化が困難になる。更に、変成器(3^)
及び(3B)の鉄心を有効に利用することができないた
め、飽和磁束密度の大きい鉄心を用いる必要があり、装
Wが大形化してしまう。
In addition, since the regeneration transformers (3^) and (3B) rely on self-resetting, the iron cores of the transformers (3^) and (3B) are not reset reliably and may become saturated. Therefore, if an attempt is made to prevent the saturation of the transformers (3^) and (3B), the reset time will be extended and it will be difficult to increase the frequency of the power converter. Furthermore, transformer (3^)
Since the iron cores of (3B) and (3B) cannot be used effectively, it is necessary to use an iron core with a large saturation magnetic flux density, which results in an increase in the size of the housing W.

[発明が解決しようとする課題] 従来のスナバ回路は以上のように、アノードリアクトル
に蓄積されたエネルギの回生を考慮していないため、電
力変換装置の高効率化を実現することができないという
問題点があった。
[Problems to be Solved by the Invention] As described above, the conventional snubber circuit does not take into consideration the regeneration of the energy stored in the anode reactor, so there is a problem in that it is not possible to achieve high efficiency in the power conversion device. There was a point.

又、変成器(3^)及び(3B)の鉄心を速やかにリセ
ットすることができないため、半導体素子(4^)及び
(4B)の最小オン時間が長くなり、電力変換装置の高
周波化を実現することができないという問題点があった
In addition, since the iron cores of the transformers (3^) and (3B) cannot be reset quickly, the minimum on-time of the semiconductor elements (4^) and (4B) becomes longer, realizing a higher frequency of the power converter. The problem was that it could not be done.

この発明は上記のような問題点を解決するためになされ
たもので、コンデンサのみならずアノードリアクトルに
蓄えられるエネルギも回生すると共に、変成器のリセッ
トを速やかに且つ確実に行い、電力変換装置の高効率化
及び高周波化を実現したスナバ回路を得ることを目的と
する。
This invention was made to solve the above-mentioned problems, and it not only regenerates the energy stored in the anode reactor as well as the capacitor, but also resets the transformer quickly and reliably, and improves the efficiency of the power converter. The purpose of this invention is to obtain a snubber circuit that achieves high efficiency and high frequency.

[課題を解決するための手段] この発明に係るスナバ回路は、コンデンサの放電経路に
、半導体素子に同期して制御される補助半導体素子と、
この補助半導体素子を保護し且つコンデンサと共振させ
るための補助リアクトルと、変成器の一次巻線とからな
る直列回路を設けると共に、アノードリアクトルのエネ
ルギ放出経路に、半導体素子に同期して制御される補助
半導体素子と、この補助半導体素子を保護するための補
助リアクトルと、変成器の一次巻線とからなる直列回路
を設け、各変成器の二次巻線をそれぞれ直流母線間に挿
入し、各変成器に対して個別に磁気結合された複数のリ
セット巻線と、二次巻線の磁束を相殺する方向に各リセ
ット巻線を励磁するための複数のリセット回路とを設け
たものである。
[Means for Solving the Problems] A snubber circuit according to the present invention includes, in a discharge path of a capacitor, an auxiliary semiconductor element that is controlled in synchronization with a semiconductor element;
A series circuit consisting of an auxiliary reactor and the primary winding of the transformer is provided to protect this auxiliary semiconductor element and resonate with the capacitor, and the energy release path of the anode reactor is controlled in synchronization with the semiconductor element. A series circuit consisting of an auxiliary semiconductor element, an auxiliary reactor for protecting the auxiliary semiconductor element, and the primary winding of the transformer is provided, and the secondary winding of each transformer is inserted between the DC buses, and each A plurality of reset windings are individually magnetically coupled to the transformer, and a plurality of reset circuits are provided for exciting each reset winding in a direction that cancels out the magnetic flux of the secondary winding.

[作用] この発明においては、並列スナバ回路内のコンデンサの
みならず直列スナバ即ちアノードリアクトルに蓄えられ
たエネルギをも回生じ、電力変換装置の高効率化を実現
する。又、リセット巻線の励磁により変成器の二次巻線
側の磁束を相殺して鉄心の飽和を防止することにより、
変成器の信頼性を向上させると共に、変成器のリセ・ン
ト時間を短縮し、電力変換装置の高周波化を可能にする
[Function] In the present invention, the energy stored not only in the capacitor in the parallel snubber circuit but also in the series snubber, that is, the anode reactor, is recovered, thereby realizing high efficiency of the power conversion device. In addition, the excitation of the reset winding cancels out the magnetic flux on the secondary winding side of the transformer and prevents saturation of the iron core.
This improves the reliability of the transformer, shortens the reset time of the transformer, and enables higher frequency power conversion equipment.

更に、複数対の半導体素子を直列接続した電力変換装置
に適用することにより、大容量化を可能にする。
Furthermore, by applying the present invention to a power conversion device in which multiple pairs of semiconductor elements are connected in series, it is possible to increase the capacity.

[実施例] 以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例が適用された電力変換装置を示
す回路図であり、(1^)〜(4^)、(IB)〜(4
B)、(5^)、(5B)、(6)、(7^)、(7B
)、T及び工は前述と同様のものである。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1st
The figure is a circuit diagram showing a power converter to which an embodiment of the present invention is applied.
B), (5^), (5B), (6), (7^), (7B
), T and engineering are the same as above.

半導体素子(4^)及び(4B)には、それぞれ、直列
スナバ回路としてのアノードリアクトル(8^)及び(
8B)が直列接続されている。ここでは、アノードリア
クトル(8^)及び(8B)が出力端子Tを中心に隣接
して設けられた場合を示している。
The semiconductor elements (4^) and (4B) are provided with an anode reactor (8^) and (8^) as series snubber circuits, respectively.
8B) are connected in series. Here, a case is shown in which the anode reactors (8^) and (8B) are provided adjacent to each other with the output terminal T at the center.

並列スナバ回路A内のコンデンサ(1^)の放電経路(
例えば、コンデンサ(1^)の両端間)には、半導体素
子(4^)又は(4B)に同期して制御される補助半導
体素子(9^)と、変成器(3^)の−次巻線と、補助
半導体素子(9^)を保護し且つコンデンサ(1^)と
共振させるための補助リアクトル(IOA>とからなる
回生用の直列回路が設けられている。
Discharge path of capacitor (1^) in parallel snubber circuit A (
For example, between the two ends of the capacitor (1^), there is an auxiliary semiconductor element (9^) controlled in synchronization with the semiconductor element (4^) or (4B), and a second winding of the transformer (3^). A series circuit for regeneration is provided, which includes a line and an auxiliary reactor (IOA) for protecting the auxiliary semiconductor element (9^) and making it resonate with the capacitor (1^).

補助半導体素子(9^)は、例えば半導体素子(4^)
のオン動作に同期してオンされ、且つ、回生動作終了後
にオフされるようになっている。又、補助リアクトル(
10^)のインダクタンスは、変成器(3^)の−次巻
線と比較して非常に大きく、自己インダクタンス、漏洩
インダクタンス、又は、配線インダクタンスをも含んで
いる。
The auxiliary semiconductor element (9^) is, for example, a semiconductor element (4^)
It is turned on in synchronization with the on operation of , and is turned off after the regeneration operation is completed. Also, auxiliary reactor (
The inductance of 10^) is very large compared to the -order winding of transformer (3^) and also includes self-inductance, leakage inductance, or wiring inductance.

又、並列スナバ回路Aには、変成器(3^)に対して磁
気結合されたリセット巻線(11^)と、リセット巻線
(11^)を励磁するためのリセット回路(12^)と
が設けられている。リセット回路(12八)は、ブリ・
ンジ構成のトランジスタ(13Δ)及び(14^)並び
にダイオード(15^)及び(16^)からなり、リセ
・ント回路駆動用の電源即ちリセ・ント電源(17)に
接続されて0る。
Further, the parallel snubber circuit A includes a reset winding (11^) magnetically coupled to the transformer (3^), and a reset circuit (12^) for exciting the reset winding (11^). is provided. The reset circuit (128) is
It consists of transistors (13Δ) and (14^) and diodes (15^) and (16^) of a double configuration, and is connected to a power supply for driving the reset circuit, that is, a reset power supply (17).

同様に、並列スナバ回路B内のコンデンサ(IB)の放
電経路には、半導体素子(4^)又は(4B)の動作に
同期して制御される補助半導体素子(9B)と、変成器
(3B)の−次巻線と、補助半導体素子(9B)を保護
し、且つ、コンデンサ(IB)と共振させるための補助
リアクトル(10B)とからなる回生用の直列回路が設
けられている。補助半導体素子(9B)は、例えば半導
体素子(4^)のオフ動作に同期してオンされ、且つ、
回生終了後にオフされるようになっている。
Similarly, the discharge path of the capacitor (IB) in the parallel snubber circuit B includes an auxiliary semiconductor element (9B) that is controlled in synchronization with the operation of the semiconductor element (4^) or (4B), and a transformer (3B). ) and an auxiliary reactor (10B) for protecting the auxiliary semiconductor element (9B) and causing resonance with the capacitor (IB). The auxiliary semiconductor element (9B) is turned on, for example, in synchronization with the off operation of the semiconductor element (4^), and
It is designed to be turned off after regeneration ends.

又、並列スナバ回路Bには、変成器(3B)に対して磁
気結合されたリセット巻線(IIB)と、リセ・ント巻
線(11B)を励磁するためのリセット回路(12B)
とが設けられている。リセット回路(12B)は、ブリ
ッジ構成のトランジスタ(13B)及び(14B)並び
にダイオード(15B)及び(16B)か′らなり、リ
セ・yト電源(17)に接続されている。
The parallel snubber circuit B also includes a reset winding (IIB) magnetically coupled to the transformer (3B) and a reset circuit (12B) for exciting the reset winding (11B).
and is provided. The reset circuit (12B) consists of transistors (13B) and (14B) and diodes (15B) and (16B) in a bridge configuration, and is connected to the reset power supply (17).

更に、アノードリアクトル(8^)及び(8B)のエネ
ルギ放出経路(両端間)には、半導体素子(4^)の動
作に同期して制御される補助半導体素子(9)と、変成
器(3)の−次巻線と、補助半導体素子(9)を保護す
るための補助リアクトル(10)とからなる回生用の直
列回路が設けられている。補助半導体素子(9)は、半
導体素子(4^)又は(4B)の動作毎に同期してオン
オフ制御されるようになっている。
Furthermore, an auxiliary semiconductor element (9) controlled in synchronization with the operation of the semiconductor element (4^) and a transformer (3 ) and an auxiliary reactor (10) for protecting the auxiliary semiconductor element (9). The auxiliary semiconductor element (9) is controlled to be turned on and off in synchronization with each operation of the semiconductor element (4^) or (4B).

変成器(3)の二次巻線は、他の変成器(3^)及び(
3B)の二次巻線と同様に電力変換装置の直流母線間に
挿入されており、二次巻線には回生用のダイオード(7
)が挿入されている。
The secondary winding of transformer (3) is connected to other transformers (3^) and (
Similar to the secondary winding of 3B), it is inserted between the DC bus bars of the power converter, and the secondary winding has a regenerative diode (7B).
) has been inserted.

又、アノードリアクトル(8^)及び(8B)並びに補
助半導体素子(9)及び補助リアクトル(10)を含む
直列スナバ回路には、変成器(3)に対して磁気結合さ
れたリセット巻線(11)と、変成器(3)の二次巻線
の磁束を相殺する方向にリセット巻線(11)を励磁す
るためのリセット回路(12)とが設けられている。リ
セット回路(12)は、ブリッジ構成のトランジスタ(
13)及び(14)並びにダイオード(15)及び(1
6)からなり、リセット電源け7)に接続されている。
Further, the series snubber circuit including the anode reactors (8^) and (8B), the auxiliary semiconductor element (9) and the auxiliary reactor (10) includes a reset winding (11) magnetically coupled to the transformer (3). ) and a reset circuit (12) for exciting the reset winding (11) in a direction that cancels the magnetic flux of the secondary winding of the transformer (3). The reset circuit (12) has a bridge configuration transistor (
13) and (14) and diodes (15) and (1
6) and is connected to the reset power supply 7).

尚、各リセット回路(12^)、(12B)及び(12
)内のダイオード(15^)、(15B)、(15)、
(16^)、(16B)及び(16)は、トランジスタ
で構成することもできる。
In addition, each reset circuit (12^), (12B) and (12
) in the diode (15^), (15B), (15),
(16^), (16B), and (16) can also be configured with transistors.

又、ここでは、アノードリアクトル(8^)及び(8B
)に対して、補助半導体素子(9)及び補助リアクトル
(10)を含む直列回路を共通に設けたが、それぞれに
対して個別に設けてもよい。
Also, here, the anode reactor (8^) and (8B
), the series circuit including the auxiliary semiconductor element (9) and the auxiliary reactor (10) is provided in common, but it may be provided separately for each.

次に、第1図に示したこの発明の一実施例の動作につい
て説明する。この場合、前述と同様に、半導体素子(4
^)及び(4B)、並びに、補助半導体素子(9^)、
(9B)及び(9)はGTOであり、出力端子Tに接続
される負荷は誘導性負荷であり、負荷電流Iは矢印方向
に流れているものとする。又、半導体素子(4^)及び
(4B)のスイッチング動作時において負荷電流Iの大
きさ及び向きは一定であるものとする。
Next, the operation of the embodiment of the present invention shown in FIG. 1 will be explained. In this case, the semiconductor element (4
^) and (4B), and auxiliary semiconductor element (9^),
It is assumed that (9B) and (9) are GTOs, the load connected to the output terminal T is an inductive load, and the load current I is flowing in the direction of the arrow. It is also assumed that the magnitude and direction of the load current I are constant during the switching operations of the semiconductor elements (4^) and (4B).

まず、第2図の波形図を参照しながら、半導体素子(4
^)をオフした場合の、アノードリアクトル(8^)か
ら(8B)への負荷電流Iの転流動作、並びに、コンデ
ンサ(IB)及びアノードリアクトル(8^)のエネル
ギ回生動作について説明する。
First, while referring to the waveform diagram in FIG.
The commutation operation of the load current I from the anode reactor (8^) to (8B) and the energy regeneration operation of the capacitor (IB) and the anode reactor (8^) when the anode reactor (8^) is turned off will be explained.

半導体素子(4^)がオン、半導体素子(4B)、(9
)、(9^)、(9B)がオフの状態であって、負荷電
流■が、直流電源(6)から、アノードリアクトル(8
^)、半導体素子(4^)及び出力端子Tを介して、ア
ノードリアクトル(8^)の電M I *AC= I 
)として流れている場合、コンデンサ(1^)の電圧V
 1 aは0である。
Semiconductor element (4^) is on, semiconductor element (4B), (9
), (9^), and (9B) are off, and the load current ■ is flowing from the DC power supply (6) to the anode reactor (8
^), the electric current of the anode reactor (8^) via the semiconductor element (4^) and the output terminal T.
), the voltage V of the capacitor (1^)
1 a is 0.

又、変成器(3)の二次巻線と一次巻線との比をnとす
ると、コンデンサ(IB>の電圧VBは、電源電圧Eよ
りE / nだけ高い電圧E + E / nに充電さ
れ、更に、補助リアクトル(10)が無視できないイン
ダクタンス値であれば、E + E / nより少し高
い電圧(第2図参照)に充電されている。
Also, if the ratio between the secondary winding and the primary winding of the transformer (3) is n, then the voltage VB of the capacitor (IB>) is charged to a voltage E + E / n higher than the power supply voltage E by E / n. Furthermore, if the auxiliary reactor (10) has a non-negligible inductance value, it is charged to a voltage slightly higher than E + E/n (see FIG. 2).

ここで、時刻t0において、リセット回路(12)、(
12^)及び(12B)が作動していない状態で、半導
体素子(4^)をオフすると同時に補助半導体素子(9
B)及び(9)をオンすると、負荷電流Iがダイオード
(2^)及びコンデンサ(1^)にバイパスされる。従
って、コンデンサ(1^)の電圧V I Aは、負荷電
流Iによって電圧E + E / nまで充電される。
Here, at time t0, the reset circuit (12), (
12^) and (12B) are not operating, turn off the semiconductor element (4^) and at the same time turn off the auxiliary semiconductor element (9).
When B) and (9) are turned on, the load current I is bypassed to the diode (2^) and capacitor (1^). Therefore, the voltage V I A of the capacitor (1^) is charged by the load current I to the voltage E + E / n.

このとき、コンデンサ(IB)及び補助リアクトル(I
OB)が共振することにより、コンデンサ(IB)に蓄
えられていたエネルギは、補助半導体素子(9B)に流
れる回生電流1gmとなり、変成器(3B)及びダイオ
ード(7B)を介して直流電源(6)に回生される6第
2図において、回生電流I□は負の値として表されてい
る。
At this time, the capacitor (IB) and the auxiliary reactor (I
OB) resonates, the energy stored in the capacitor (IB) becomes a regenerative current of 1 gm flowing to the auxiliary semiconductor element (9B), and is transferred to the DC power supply (6) via the transformer (3B) and diode (7B). ) In FIG. 2, the regenerative current I□ is expressed as a negative value.

この回生電流Illは、コンデンサ(IB)が放電を完
了して電圧V1.が0となったとき、即ち、時刻t1の
近傍において極小となる。その後、補助リアクトル(I
OB)に蓄えられたエネルギにより、回生電流■1.は
流れ続け、補助リアクトル(IOB)のエネルギ回生が
完了した時点で0となる。
This regenerative current Ill is generated when the capacitor (IB) completes discharging and the voltage V1. When becomes 0, that is, it becomes a minimum near time t1. After that, the auxiliary reactor (I
Due to the energy stored in OB), regenerative current ■1. continues to flow and becomes 0 when the energy regeneration of the auxiliary reactor (IOB) is completed.

一方、時刻t、において、コンデンサ(1^)の電圧■
1^が電源電圧E以上に充電されると、アノードリアク
トル(8B)に電流I。が流れ始める。
On the other hand, at time t, the voltage of capacitor (1^) ■
When 1^ is charged above the power supply voltage E, a current I flows through the anode reactor (8B). begins to flow.

続いて、時刻t2において、コンデンサ(1^)の電F
E v +^がE十E/n以上に充;されると、アノ−
トリアクドル(8^)に蓄えられたエネルギにより、ア
ノードリアクトル(8B)、補助リアクトル(10)、
変成器(3)の−次巻線、補助半導体素子(9)及びア
ノードリアクトル(8^)からなるエネルギ放出経路に
回生電流I9が流れ始める。
Subsequently, at time t2, the electric current F of the capacitor (1^)
When E v +^ is filled to more than E0E/n, anno-
The energy stored in the triacdle (8^) causes the anode reactor (8B), auxiliary reactor (10),
A regenerative current I9 begins to flow in the energy release path consisting of the negative winding of the transformer (3), the auxiliary semiconductor element (9), and the anode reactor (8^).

補助リアクトル(9)に流れるこの回生電流■。This regenerative current ■ flows through the auxiliary reactor (9).

により、アノードリアクトル(8^)に蓄えられていた
エネルギは、変成器(3)及びダイオード(7)を介I
、て直流電源(6)に回生される。
As a result, the energy stored in the anode reactor (8^) is transferred to I via the transformer (3) and diode (7).
, and is regenerated to the DC power supply (6).

回生電流■、は時刻t、において最大となり、時刻t、
以降の回生電流I、の値は、アノードリアクトル(8^
)に流れる電流1.Aの値と等しくなる。又、時刻t2
からt、において、コンデンサ(1^)の電圧V I 
Aは、回生電流■、の上昇率及び補助リアクトル(10
)によって決定される電圧だけ更に充電される。
The regenerative current ■, reaches its maximum at time t, and at time t,
The value of the regenerative current I after that is the anode reactor (8^
) Current flowing through 1. It becomes equal to the value of A. Also, time t2
From t, the voltage V I of the capacitor (1^)
A is the rate of increase of the regenerative current ■, and the auxiliary reactor (10
) is further charged by a voltage determined by

こうして、時刻t、において、アノードリアクトル(8
^)のエネルギの回生が終了すると、アノードリアクト
ル(8^)の電流I IAの値はO、アノードリアクト
ル(8B)の電流Issの値は負荷電流Iとなり、アノ
ードリアクトル(8^)から(8B)への負荷電流Iの
転流が完了する。
In this way, at time t, the anode reactor (8
When the energy regeneration of ^) is completed, the value of the current IIA of the anode reactor (8^) becomes O, the value of the current Iss of the anode reactor (8B) becomes the load current I, and the value of the current Iss of the anode reactor (8^) becomes the load current I, and the value of the current I ) is completed.

尚、回生電流I 9mによるコンデンサ(IB)のエネ
ルギ回生、並びに、回生;流I、によるアノードリアク
トル(8A)のエネルギ回生の間、即ち、各変成器(3
B)及び(3)の−次巻線に電流が流れている期間中、
各変成器(3B)及び(3)の二次巻線の電圧極性は、
それぞれ第1図中の点を付した側が正となる。
Note that during the energy regeneration of the capacitor (IB) by the regeneration current I 9m and the energy regeneration of the anode reactor (8A) by the regeneration flow I, that is, each transformer (3
B) and (3) - During the period when current is flowing through the secondary winding,
The voltage polarity of the secondary winding of each transformer (3B) and (3) is
The side marked with a dot in FIG. 1 is positive.

コンデンサ(IB)及びアノードリアクトル(8^)の
エネルギ回生が終了すると、各直列回路内の補助半導体
素子(9B)及び(9)はオフされる。又、トランジス
タ(13B)、(14B)、(13)及び(14)をオ
ンすることにより、リセット回路(12B)及び(12
)からリセット巻!! (11B )及び(11)に対
し、それぞれ点を付していない側が正となる極性の電圧
を印加する。
When the energy regeneration of the capacitor (IB) and the anode reactor (8^) is completed, the auxiliary semiconductor elements (9B) and (9) in each series circuit are turned off. Also, by turning on the transistors (13B), (14B), (13) and (14), the reset circuits (12B) and (12
) to reset volume! ! (11B) and (11), voltages of polarity such that the side without a dot is positive are applied, respectively.

このとき、リセット回路(12B)及び(12)は、回
生時に発生した変成器(3B)及び(3)の二次巻線の
磁束を相殺するようにリセット巻線(11B)及び(1
1)を励磁する。
At this time, the reset circuits (12B) and (12) operate the reset windings (11B) and (12) so as to cancel the magnetic flux of the secondary windings of the transformers (3B) and (3) generated during regeneration.
1) Excite.

これにより、各変成器(3B)及び(3)の二次巻線に
対して、点を付していない側が正となる極性のリセット
電圧を誘起させる。このリセット電圧は、それぞれ、リ
セット巻!1(IIB)及び(11)と変成器(3B)
及び(3)の二次巻線比とにより決定されるため、各変
成器(3B)及び(3)の鉄心を、自己リセットよりも
高速にリセットすることができる。
This induces in the secondary windings of each transformer (3B) and (3) a reset voltage with a positive polarity on the side without a dot. This reset voltage is the reset voltage, respectively! 1 (IIB) and (11) and transformer (3B)
and (3), the iron cores of each transformer (3B) and (3) can be reset faster than self-resetting.

尚、リセットを流の大きさは励磁電流分で十分であり、
消費電力は極めて小さくて済む、又、補助半導体素子(
9B)及び(9)がオフされているので、変成器(3B
)及び(3)の−次巻線側に電圧が誘起されることはな
く、コンデンサ(IB)への充電経路は形成されない、
又、ダイオード(7B)及び(7)でブロックされてい
るので、変成器(3B)及び(3)の二次巻線側に電流
が流れることもない6 更に、変成器(3B)及び(3)を介したエネルギ回生
中において、リセット巻!(IIB)及び(11)にも
ドツト方向に誘起電流が流れようとするが、リセット回
路(12B)及び(12)内の各トランジスタがオフさ
れているため、リセット回路内のダイオードによりブロ
ックされ、リセット巻II (IIB)及び(11)の
誘起電流は阻止される。
In addition, the magnitude of the reset current is sufficient for the excitation current,
Power consumption is extremely small, and auxiliary semiconductor elements (
Since transformer (3B) and (9) are turned off, transformer (3B
) and (3), no voltage is induced on the − secondary winding side, and no charging path to the capacitor (IB) is formed.
Furthermore, since the diodes (7B) and (7) block the current, no current flows to the secondary windings of the transformers (3B) and (3). ) during energy regeneration via reset winding! An induced current also tries to flow in the dot direction in (IIB) and (11), but since each transistor in the reset circuit (12B) and (12) is turned off, it is blocked by the diode in the reset circuit. The induced current in reset windings II (IIB) and (11) is blocked.

各変成器(3B)及び(3)のリセットが完了すると、
トランジスタ(13B)、(14B)、(13)及び(
14)をオフすることにより、リセット回路(12B)
及び(12)は、各リセット巻線(IIB)及び(11
)に対する電圧の印加を停止する。以上のリセット動作
により、回生用の変成器(3B)及び(3)を常に一定
の磁束レベル戻すことができる。こうして、半導体素子
(4^)をオフにした場合のアノードリアクトル(8^
)からアノードリアクトル(8B)への転流が完了する
When the reset of each transformer (3B) and (3) is completed,
Transistors (13B), (14B), (13) and (
14) by turning off the reset circuit (12B).
and (12) are each reset winding (IIB) and (11
). The above reset operation allows the regenerative transformers (3B) and (3) to always return to a constant magnetic flux level. In this way, the anode reactor (8^) when the semiconductor element (4^) is turned off
) to the anode reactor (8B) is completed.

次に、第3図の波形図を参照しながら、半導体素子(4
^)をオンした場合の、アノードリアクトル(8B)か
ら(8^)への負荷電流Iの転流動作、並びに、コンデ
ンサ(IA)及びアノードリアクトル(8B)のエネル
ギ回生動作について説明する。
Next, while referring to the waveform diagram in FIG.
The commutation operation of the load current I from the anode reactor (8B) to (8^) and the energy regeneration operation of the capacitor (IA) and the anode reactor (8B) when the anode reactor (8B) is turned on will be described.

この場合、上述のように半導体素子(4^)をオフした
ときにアノードリアクトル(8^)から(8B)への転
流が完了した状態を初期状態とする。このとき、負荷電
流工は、ダイオード(5B)及びアノードリアクトル(
8B)を介して、アノードリアクトル(8B)の電流I
 smとして流れている。
In this case, the initial state is the state in which commutation from the anode reactor (8^) to (8B) is completed when the semiconductor element (4^) is turned off as described above. At this time, the load current is a diode (5B) and an anode reactor (
8B), the current I of the anode reactor (8B)
It is flowing as sm.

いま、時刻t、。において、半導体素子(4^)をオン
すると同時に、補助半導体素子(9)及び(9^)をオ
ンすると、コンデンサ(1^)に蓄えられていたエネル
ギは、補助リアクトル(IOA)に移行する。
Now, time t. When the semiconductor element (4^) is turned on and the auxiliary semiconductor elements (9) and (9^) are turned on at the same time, the energy stored in the capacitor (1^) is transferred to the auxiliary reactor (IOA).

このとき、コンデンサ(1^)の放電電流は、補助リア
クトル(9^)に流れる回生電流I9Aとして、変成器
(3^)の−次巻線に流れる。これにより、コンデンサ
(1^)に蓄えられていたエネルギは、変成器(3^)
の二次巻線及びダイオード(7^)を介して直流電源(
6)に回生される。
At this time, the discharge current of the capacitor (1^) flows to the negative winding of the transformer (3^) as a regenerative current I9A flowing to the auxiliary reactor (9^). As a result, the energy stored in the capacitor (1^) is transferred to the transformer (3^).
DC power supply (
6) is regenerated.

時刻1+□において、コンデンサ(1^)の電圧V I
 Aが0となってコンデンサ(1^)の放電が完了して
も、補助リアクトル(IOA)は、ダイオード(5^)
、(2^)、補助半導体素子(9^)及び変成器(3^
)の−次巻線からなる経路で回生を漆工いを流し続ける
。これにより、補助リアクトル(IOA)に蓄えられた
エネルギは、変成器(3^)の二次巻線及びダイオード
(7^)を介して直流電源(6)に回生される。即ち、
コンデンサ(1^)に蓄えられていた全エネルギが回生
されることになる。
At time 1+□, the voltage V I of the capacitor (1^)
Even if A becomes 0 and the discharge of the capacitor (1^) is completed, the auxiliary reactor (IOA) is connected to the diode (5^).
, (2^), auxiliary semiconductor element (9^) and transformer (3^
) Continue to flow the regeneration through the path consisting of the next winding. Thereby, the energy stored in the auxiliary reactor (IOA) is regenerated to the DC power supply (6) via the secondary winding of the transformer (3^) and the diode (7^). That is,
All the energy stored in the capacitor (1^) will be regenerated.

又、時刻tl+において、半導体素子(4^)に流れる
電流、即ちアノードリアクトル(8^)の電流I@・は
負荷電漆工に達し、ダイオード(5B)の;流、即ちア
ノードリアクトル(8B)の電流1@llはOとなる。
Also, at time tl+, the current flowing through the semiconductor element (4^), that is, the current I@ of the anode reactor (8^) reaches the load electric lacquer, and the current flowing through the diode (5B), that is, the current of the anode reactor (8B). The current 1@ll becomes O.

その後、半導体素子(4^)に流れる電流■8Aは更に
増大し、負荷電流1以上の電流が並列スナバ回路B側の
ダイオード(2B)及びコンデンサ(IB)にバイパス
され、コンデンサ(IB)の;圧V 1 llは充電さ
れ始める。
After that, the current ■8A flowing through the semiconductor element (4^) further increases, and the current of load current 1 or more is bypassed to the diode (2B) and capacitor (IB) on the parallel snubber circuit B side, and the capacitor (IB); The voltage V 1 ll begins to be charged.

又、時刻1目以降、アノードリアクトル(8B)に流れ
る電流Ismは、アノードリアクトル(8^)の電流1
1Aと対称的に負の方向に増大する0時刻tにおいてコ
ンデンサ(IB)の電圧V 1 Bが電源電圧Eに達す
ると=t′Firい及び工8.は共に極値となって減少
し始める。
Moreover, after time 1, the current Ism flowing through the anode reactor (8B) is equal to the current 1 of the anode reactor (8^).
When the voltage V 1 B of the capacitor (IB) reaches the power supply voltage E at time 0 t, which increases in the negative direction symmetrically with 1A, = t'Fir and 8. Both reach extreme values and begin to decrease.

時刻t14において、コンデンサ(IB)の電圧Vが電
圧E + E / n以上に充電されると、アノードリ
アクトル(8^)及び(8B)に蓄えられているエネル
ギにより、アノードリアクトル(8B)、補助リアクト
ル(10)、変成器(3)の−次巻線、補助半導体素子
(9)及びアノードリアクトル(9^)からなる経路に
回生電漆工、が流れる。これにより、アノードリアクト
ル(8^)及び(8B)に蓄えられていたエネルギは、
変成器(3)の二次巻線及びダイオード(7)を介して
直流電源(6)に回生される。
At time t14, when the voltage V of the capacitor (IB) is charged to the voltage E + E / n or more, the energy stored in the anode reactor (8^) and (8B) causes the anode reactor (8B) and the auxiliary The regenerative electric lacquer flows through a path consisting of the reactor (10), the secondary winding of the transformer (3), the auxiliary semiconductor element (9), and the anode reactor (9^). As a result, the energy stored in the anode reactor (8^) and (8B) is
It is regenerated to the DC power supply (6) via the secondary winding of the transformer (3) and the diode (7).

回生電流I、は時刻t15において最大となり、時刻t
15以降の回生電流I、の値は、アノードリアクトル(
8^)に流れる電流■。の値と等しくなる。又、時刻t
、からt’sにおいて、コンデンサ(IB)の電流V 
I Bは、回生電漆工、の上昇率及び補助リアクトル(
10)によって決定する電圧だけ更に充電される。
The regenerative current I, reaches its maximum at time t15, and at time t
The value of the regenerative current I after 15 is the anode reactor (
8^) Current flowing through■. is equal to the value of Also, time t
, at t's, the current V in the capacitor (IB)
IB is the rate of increase of regenerative electric lacquer work and the auxiliary reactor (
10) is further charged by the voltage determined by 10).

時刻t4において、アノードリアクトル(8^)及び(
8B)の回生が終了すると、アノードリアクトル(8B
)から(8^)への負荷電流Iの転流は終了する。
At time t4, the anode reactor (8^) and (
When the regeneration of the anode reactor (8B) is completed, the anode reactor (8B)
) to (8^) is completed.

尚、回生tfCI−Aによるコンデンサ(1^)のエネ
ルギ回生、並びに、回生電漆工、によるアノードリアク
トル(8^)及び(8B)のエネルギ回生が行われてい
る間、即ち、回生用の変成器(3A)及び(3)の−次
巻線に電流が流れている期間は、各変成器(3^)及び
(3)の二次巻線の電圧極性は、第1図中の点を付した
側が正となる。
In addition, while the energy regeneration of the capacitor (1^) by the regenerative tfCI-A and the energy regeneration of the anode reactor (8^) and (8B) by the regenerative electric lacquer work are being performed, that is, the regeneration transformer During the period when current is flowing through the secondary windings of (3A) and (3), the voltage polarity of the secondary winding of each transformer (3^) and (3) is indicated by the dot in Figure 1. The side that did so is correct.

コンデンサ(1^)、アノードリアクトル(8^)及び
(8B)のエネルギ回生が終了すると、各補助半導体素
子(9^)及び(9)をオフにすると共に、トランジス
タ(13^)、(14^)、(13)及び(14)をオ
ンして、リセット回路(12^)及び(12)からリセ
ット巻l1(11^)及び(11)に対し、点を付して
いない側が正となる極性の電圧を印加する。これにより
、変成器(3八)及び(3)の二次巻線に対して、それ
ぞれ点を付していない側が正となる極性のリセット電圧
を誘起させる。
When the energy regeneration of the capacitor (1^), anode reactor (8^) and (8B) is completed, each auxiliary semiconductor element (9^) and (9) is turned off, and the transistors (13^) and (14^) are turned off. ), (13) and (14), and from the reset circuits (12^) and (12) to the reset windings l1 (11^) and (11), set the polarity such that the side without a dot is positive. Apply a voltage of This induces a reset voltage in the secondary windings of the transformers (38) and (3), each of which has a positive polarity on the side without a dot.

このリセット電圧は、各リセット巻線(IIA)及び(
11)並びに各変成器(3^)及び(3)の二次巻線の
比により決定されるため、変成器(3^)及び(3)の
鉄心を、自己リセットする場合よりも高速にリセットす
ることができる。各変成器(3^)及び(3)のリセッ
トが完了すると、トランジスタ(13^)、(14^)
、(13)及び(14)をオフして、リセット回路(1
2A)及び(12)からリセット巻線(11A)及び(
11)への電圧印加を停止する0以上のリセット動作に
より、変成器(3^)及び(3)の磁束レベルを常に一
定レベルに戻すことができる。こうして、アノードリア
クトル(8B)から(8^)への負荷電流■の転流が完
了する。
This reset voltage is applied to each reset winding (IIA) and (
11) and the ratio of the secondary windings of each transformer (3^) and (3), so the iron cores of transformers (3^) and (3) can be reset faster than when self-resetting. can do. When the reset of each transformer (3^) and (3) is completed, the transistors (13^) and (14^)
, (13) and (14) are turned off, and the reset circuit (1
2A) and (12) to the reset winding (11A) and (
The magnetic flux level of the transformer (3^) and (3) can always be returned to a constant level by a reset operation of 0 or more that stops the voltage application to the transformer (3^) and (3). In this way, the commutation of the load current ■ from the anode reactor (8B) to (8^) is completed.

尚、負荷を流■が矢印とは反対方向に流れている場合は
、上述と全く対称となる。即ち、半導体素子(4B)を
オフにすることにより、アノードリアクトル(8B)か
ら(8^)への転流が行われ、半導体素子(4B)をオ
ンすることにより、アノードリアクトル(8^)から(
8B)への転流が行われる。
Incidentally, if the load flow (2) is flowing in the opposite direction to the arrow, the situation is completely symmetrical to that described above. That is, by turning off the semiconductor element (4B), commutation is performed from the anode reactor (8B) to (8^), and by turning on the semiconductor element (4B), the commutation is performed from the anode reactor (8^). (
8B) is carried out.

このように、各並列スナバ回路内のコンデンサ(1^)
及び(IB)並びにアノードリアクトル(8^)及び(
8B)に蓄えられた全エネルギを回生ずることにより、
電力変換装置の高効率化が実現する。又、リセット巻線
(11A)、(11B)及び(11)を励磁して変成器
(3^)、(3B)及び(3)を短時間に且つ確実にリ
セットすることにより、信頼性が向上すると共に電力変
換装置の高周波化が可能となる 尚、上記実施例では、各並列スナバ回路内のコンデンサ
(1^)及び(IB)のエネルギ回生用の直列回路をコ
ンデンサ(1^)及び(IB)の両端間に接続したが、
エネルギ回生用の直列回路はコンデンサ(1^)及び(
IB)の放電経路に設けられていれば他の箇所に接続さ
れてもよい。
In this way, the capacitor (1^) in each parallel snubber circuit
and (IB) and anode reactor (8^) and (
By regenerating all the energy stored in 8B),
Achieves higher efficiency in power conversion equipment. In addition, reliability is improved by energizing the reset windings (11A), (11B), and (11) to reset the transformers (3^), (3B), and (3) quickly and reliably. In addition, in the above embodiment, the series circuit for energy regeneration of the capacitor (1^) and (IB) in each parallel snubber circuit is replaced by the capacitor (1^) and (IB). ), but
The series circuit for energy regeneration consists of a capacitor (1^) and (
It may be connected to other locations as long as it is provided in the discharge path of IB).

第4図は1つの並列スナバ回路の他の構成例を代表的に
示す回路図で、あり、コンデンサ(1^)の放電経路を
ダイオード(2Δ)と並列に形成した場合を示している
。この場合、変成器(3^)の−次巻線、補助半導体素
子(9^)及び補助リアクトル(IOA)からなる直列
回路は、ダイオード(2^)の両端間に接続される。
FIG. 4 is a circuit diagram representatively showing another configuration example of one parallel snubber circuit, and shows a case where the discharge path of the capacitor (1^) is formed in parallel with the diode (2Δ). In this case, a series circuit consisting of the negative winding of the transformer (3^), the auxiliary semiconductor element (9^) and the auxiliary reactor (IOA) is connected across the diode (2^).

又、アノードリアクトル(8^)及び(8B)を出力端
子Tの両側に接続した場合を示したが、例えば、直流母
線の正側又は負側等、任意の位置に挿入してもよい、こ
の場合、各アノードリアクトル(8^)及び(8B)の
エネルギ回生用の直列回路は個別に設けられることにな
る。
Also, although the case where the anode reactors (8^) and (8B) are connected to both sides of the output terminal T is shown, they may be inserted at any position, such as the positive side or the negative side of the DC bus. In this case, a series circuit for energy regeneration of each anode reactor (8^) and (8B) will be provided individually.

又、変成器(3^)及び(3B)をリセットするために
、個別のリセット巻線(11^)及び(IIB>並びに
リセット回路(12^)及び(12B)を設けたが、変
成器(3^)及び(3B)の二次巻線を共用とし、それ
ぞれ1つのリセット巻線及びリセット回路を設けてもよ
い、この場合、変成器、リセット巻線及びリセット回路
と共に、ダイオード(7^)及び(7B)も1つのダイ
オードで共用することができるため、更に小形化が可能
となる。
Also, in order to reset the transformers (3^) and (3B), separate reset windings (11^) and (IIB> and reset circuits (12^) and (12B) were provided, but the transformers ( The secondary windings of 3^) and (3B) may be shared, and one reset winding and reset circuit may be provided for each. In this case, together with the transformer, reset winding, and reset circuit, the diode (7^) and (7B) can also be shared by one diode, making it possible to further reduce the size.

又、各リセット回路(12A)、(12B)及び(12
)に対するリセット電源(17)を共用としたが、個別
のリセット電源を設けてもよい6 又、各変成器(3)、(3八)及び(3B)の飽和を確
実に防止することができるので、リニアモータ用等に適
した大容量の電力変換装置にも容易に適用することがで
きる。
In addition, each reset circuit (12A), (12B) and (12
), the reset power supply (17) for the transformers (3), (38), and (3B) can be reliably prevented from saturation. Therefore, it can be easily applied to large-capacity power converters suitable for linear motors and the like.

第5図は大容量の電力変換装置に適用した場合の他の実
施例を示す回路図であり、直流母線間には、それぞれ複
数の半導体素子(4^)及び(4B)が直列接続されて
挿入されている。この場合、それぞ九一対の変成器(3
^)及び(38)に対応するリセット巻! (11A 
)及び(11B>が、各アーム毎に共通に直列接続され
る。
FIG. 5 is a circuit diagram showing another embodiment when applied to a large-capacity power conversion device, in which a plurality of semiconductor elements (4^) and (4B) are connected in series between the DC buses, respectively. It has been inserted. In this case, there are nine pairs of transformers (3
Reset volume corresponding to ^) and (38)! (11A
) and (11B> are commonly connected in series for each arm.

更に、第6図のように、スルーレベルインバータ等の電
力変換装置にも適用することができる。
Furthermore, as shown in FIG. 6, it can also be applied to power converters such as through-level inverters.

ここでは、大容量化した場合の電力変換装置の直流母線
の正側の1ア一ム分のみを代表的に示している。この場
合、直列スナバ回路、即ちアノードリアクトル(8八)
が分割されているが、リセット巻!! (11)を直列
接続してリセット回路(12)を共用することにより、
装置の大形化を防止することができる。
Here, only one unit on the positive side of the DC bus of the power converter when the capacity is increased is representatively shown. In this case, the series snubber circuit, i.e. the anode reactor (88)
is divided, but reset volume! ! By connecting (11) in series and sharing the reset circuit (12),
It is possible to prevent the device from increasing in size.

[発明の効果] 以上のようにこの発明によれば、コンデンサの放電経路
に、半導体素子に同期して制御される補助半導体素子と
、この補助半導体素子を保護し且つコンデンサと共振さ
せるための補助リアクトルと、変成器の一次巻線とから
なる直列回路を設けると共に、アノードリアクトルのエ
ネルギ放出経路に、半導体素子に同期して制御される補
助半導体素子と、この補助半導体素子を保護するための
補助リアクトルと、変成器の一次巻線とからなる直列回
路を設け、各変成器の二次巻線をそれぞれ直流母線間に
挿入し、各変成器に対して個別に磁気結合された複数の
リセット巻線と、二次巻線の磁束を相殺する方向に各リ
セット巻線を励磁するための複数のリセット回路とを設
け、並列スナバ回路内のコンデンサのみならず直列スナ
バ即ちアノードリアクトルに蓄えられたエネルギをも回
生するようにしたので、電力変換装置の高効率化を実現
したスナバ回路が得られる効果がある。
[Effects of the Invention] As described above, according to the present invention, the discharge path of the capacitor includes an auxiliary semiconductor element that is controlled in synchronization with the semiconductor element, and an auxiliary semiconductor element that protects the auxiliary semiconductor element and makes it resonate with the capacitor. A series circuit consisting of the reactor and the primary winding of the transformer is provided, and an auxiliary semiconductor element controlled in synchronization with the semiconductor element and an auxiliary semiconductor element for protecting the auxiliary semiconductor element are provided in the energy release path of the anode reactor. A series circuit consisting of a reactor and the primary winding of the transformer is provided, the secondary winding of each transformer is inserted between the DC buses, and a plurality of reset windings are individually magnetically coupled to each transformer. wire and a plurality of reset circuits for energizing each reset winding in a direction that cancels out the magnetic flux of the secondary windings, so that the energy stored in the series snubber or anode reactor as well as the capacitor in the parallel snubber circuit is Since the snubber circuit is also regenerated, it is possible to obtain a snubber circuit that realizes high efficiency of the power conversion device.

又、リセット巻線の励磁により変成器の二次巻線側の磁
束を相殺して鉄心の飽和を防止することにより、変成器
のリセット時間を短縮し且つ信頼性を向上させたので、
電力変換装置の高周波化を実現したスナバ回路が得られ
る効果がある更に、複数対の半導体素子を直列接続して
直流母線間に挿入した電力変換装置に適用することによ
り、大容量化を実現したスナバ回路が得られる効果があ
る。
In addition, the excitation of the reset winding cancels out the magnetic flux on the secondary winding side of the transformer and prevents saturation of the iron core, reducing the reset time of the transformer and improving reliability.
It has the effect of providing a snubber circuit that realizes higher frequencies in power converters.Furthermore, by applying it to power converters in which multiple pairs of semiconductor elements are connected in series and inserted between DC busbars, large capacity has been achieved. This has the effect of providing a snubber circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を電力変換装置と共に示す
回路図、第2図及び第3図は第1図のエネルギ回生動作
を説明するための波形図、第4図はこの発明に適用され
る並列スナバ回路の他の構成例を示す回路図、第5図は
大容量の電力変換装置に適用した場合のこの発明の実施
例を示す回路図、第6図はスルーレベルインバータに適
用した場合のこの発明の実施例を示す回路図、第7図は
従来のスナバ回路を電力変換装置と共に示す回路図であ
る。 A、B・・・並列スナバ回路 (1人)、(IB)・・・コンデンサ (2^)、(2B)・・・ダイオード (3^)、(3B)、(3)・・・変成器(4^)、(
4B)・・・半導体素子 (8^)、(8B)・・・アノードリアクトル(9^)
、(9B)、(9)・・・補助半導体素子(10^)、
(IOB)、(10)・・・補助リアクトル(11^)
、(IIB)、(11)・・・リセット巻線(12^)
、(12B) 、(12)・・・リセット回路内、図中
、同一符号は同−又は相当部分を示す。
Fig. 1 is a circuit diagram showing an embodiment of the present invention together with a power conversion device, Figs. 2 and 3 are waveform diagrams for explaining the energy regeneration operation of Fig. 1, and Fig. 4 is applied to the present invention. Fig. 5 is a circuit diagram showing an embodiment of the present invention applied to a large-capacity power converter, and Fig. 6 is a circuit diagram showing another example of the configuration of a parallel snubber circuit applied to a through-level inverter. FIG. 7 is a circuit diagram showing a conventional snubber circuit together with a power conversion device. A, B...Parallel snubber circuit (1 person), (IB)...Capacitor (2^), (2B)...Diode (3^), (3B), (3)...Transformer (4^), (
4B)...Semiconductor element (8^), (8B)...Anode reactor (9^)
, (9B), (9)...auxiliary semiconductor element (10^),
(IOB), (10)...Auxiliary reactor (11^)
, (IIB), (11)...Reset winding (12^)
, (12B), (12)...In the reset circuit, the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】 電力変換装置の直流母線間に挿入された複数対の半導体
素子に対して設けられたスナバ回路であって、 前記半導体素子のそれぞれに並列接続されたコンデンサ
及びこのコンデンサの充電方向に接続されたダイオード
を含み、前記半導体素子に印加される電圧の上昇率を抑
制するための並列スナバ回路と、 前記半導体素子の各対に直列接続されたアノードリアク
トルからなり、前記半導体素子に供給される電流の上昇
率を抑制する直列スナバ回路とを備えたスナバ回路にお
いて、 前記コンデンサの放電経路に、前記半導体素子に同期し
て制御される補助半導体素子と、この補助半導体素子を
保護し且つ前記コンデンサと共振させるための補助リア
クトルと、変成器の一次巻線とからなる直列回路を設け
ると共に、 前記アノードリアクトルのエネルギ放出経路に、前記半
導体素子に同期して制御される補助半導体素子と、この
補助半導体素子を保護するための補助リアクトルと、変
成器の一次巻線とからなる直列回路を設け、 前記各変成器の二次巻線をそれぞれ前記直流母線間に挿
入し、 前記各変成器に対して個別に磁気結合された複数のリセ
ット巻線と、 前記二次巻線の磁束を相殺する方向に前記各リセット巻
線を励磁するための複数のリセット回路と、 を設けたことを特徴とするスナバ回路。
[Scope of Claims] A snubber circuit provided for multiple pairs of semiconductor elements inserted between DC buses of a power converter, comprising: a capacitor connected in parallel to each of the semiconductor elements, and charging of the capacitor. a parallel snubber circuit including a diode connected in the direction of the semiconductor element for suppressing a rate of increase in the voltage applied to the semiconductor element; and an anode reactor connected in series to each pair of the semiconductor elements, the circuit comprising: A snubber circuit comprising a series snubber circuit that suppresses the rate of increase in the supplied current, wherein the discharge path of the capacitor includes an auxiliary semiconductor element that is controlled in synchronization with the semiconductor element, and a series snubber circuit that protects the auxiliary semiconductor element. Further, a series circuit consisting of an auxiliary reactor for resonance with the capacitor and a primary winding of the transformer is provided, and an auxiliary semiconductor element controlled in synchronization with the semiconductor element is provided in the energy release path of the anode reactor. , a series circuit consisting of an auxiliary reactor for protecting this auxiliary semiconductor element and a primary winding of a transformer is provided, a secondary winding of each of the transformers is inserted between the DC buses, and each of the transformers a plurality of reset windings individually magnetically coupled to the device; and a plurality of reset circuits for exciting each of the reset windings in a direction that cancels the magnetic flux of the secondary winding. Features a snubber circuit.
JP24621690A 1990-09-18 1990-09-18 Snubber circuit Pending JPH04127831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24621690A JPH04127831A (en) 1990-09-18 1990-09-18 Snubber circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24621690A JPH04127831A (en) 1990-09-18 1990-09-18 Snubber circuit

Publications (1)

Publication Number Publication Date
JPH04127831A true JPH04127831A (en) 1992-04-28

Family

ID=17145244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24621690A Pending JPH04127831A (en) 1990-09-18 1990-09-18 Snubber circuit

Country Status (1)

Country Link
JP (1) JPH04127831A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3748830B1 (en) * 2019-06-06 2023-02-22 Hamilton Sundstrand Corporation Power converter with snubber circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3748830B1 (en) * 2019-06-06 2023-02-22 Hamilton Sundstrand Corporation Power converter with snubber circuit

Similar Documents

Publication Publication Date Title
JP3745561B2 (en) Multi-level neutral point potential fixed power converter
McMurray Efficient snubbers for voltage-source GTO inverters
US4922401A (en) Inverter circuit utilizing the reverse voltage capabilities of symmetrical gate turn off thyristors
US3495149A (en) Commutating inductor for use in silicon controlled rectifier power controllers
JP3211071B2 (en) Power converter
JP2521698B2 (en) Snubber energy regeneration circuit
JPH0435994B2 (en)
JPH04127831A (en) Snubber circuit
JP3070964B2 (en) Inverter device
JPS6343969B2 (en)
JPS6127989B2 (en)
JPH0731158A (en) Snubber energy recovery circuit for power converter
JP3687424B2 (en) Pulse power supply
JPH03243116A (en) Snubber circuit
JPH06339280A (en) Low-loss snubber circuit for power converter
JP2555621B2 (en) Inverter energy recovery circuit
JPH06113559A (en) Gto inverter circuit
JP2900322B2 (en) Snubber circuit of self-extinguishing element in power converter
JPH0284018A (en) Snubber circuit provided with power regenerative circuit
JPS6116794Y2 (en)
JPH06189563A (en) Inverter
JPS5838075B2 (en) high frequency inverter
JPS63213411A (en) Snubber circuit
JPH11262278A (en) Pulse power supply
JPH06106022B2 (en) Inverter device