JPH04124667A - Manufacture of semiconductor - Google Patents

Manufacture of semiconductor

Info

Publication number
JPH04124667A
JPH04124667A JP24540690A JP24540690A JPH04124667A JP H04124667 A JPH04124667 A JP H04124667A JP 24540690 A JP24540690 A JP 24540690A JP 24540690 A JP24540690 A JP 24540690A JP H04124667 A JPH04124667 A JP H04124667A
Authority
JP
Japan
Prior art keywords
resist film
exposed
resist
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24540690A
Other languages
Japanese (ja)
Inventor
Hiroyuki Tanaka
裕之 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24540690A priority Critical patent/JPH04124667A/en
Publication of JPH04124667A publication Critical patent/JPH04124667A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To improve the selectivity of silylizing of a resist film and to reduce variance in the line width of a resist pattern after dry development by bringing an alkali solution into contact with the resist film prior to an exposing process. CONSTITUTION:The resist film 2 is exposed selectively, silylizing agent is brought into contact with the exposed resist film for the selective silylizing 4 of the surface of the exposed resist film corresponding to an exposed and an unexposed area, and oxygen plasma is brought into contact with the resist film, which is developed. Prior to the exposing process, the alkali solution is brought into contact with the resist film to attain the diazo-bonding of resin in the resist with a sensitizer, thereby improving the selectivity of the silylizing corresponding to the exposed and unexposed areas. Consequently, the dry development is performed by using only oxygen and the variance in the line with of the formed resist pattern is reducible.

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、特に、半導体装置の製造工程に
おいて使用されるレジストマスクのバターニング方法に
関し、 レジスト膜のシリル化の選択性を向上し、ドライ現像後
のレジストパターンの線幅のばらつきを小さくすること
のできるレジストマスクのパターニング方法を提供する
ことを目的とし、レジスト膜を選択的に露光し、この露
光されたレジスト膜にシリル化剤を接触させて前記の露
光されたレジスト膜の表面を露光・未露光領域に対応し
て選択的にシリル化し、このレジスト膜に酸素プラズマ
を接触させて現像する工程を有する半導体装置の製造方
法において、前記の露光工程に先立ち、前記のレジスト
膜にアルカリ溶液を接触するように構成する。
[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device, in particular, a method for patterning a resist mask used in the manufacturing process of a semiconductor device, the present invention improves the selectivity of silylation of a resist film, and improves the selectivity of silylation of a resist film after dry development. The purpose of the present invention is to provide a patterning method for a resist mask that can reduce the variation in line width of a resist pattern. A method for manufacturing a semiconductor device comprising the steps of selectively silylating the surface of the exposed resist film corresponding to exposed and unexposed areas, and developing the resist film by bringing it into contact with oxygen plasma. Prior to the process, the resist film is configured to be brought into contact with an alkaline solution.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体装置の製造方法、特に、半導体装置の
製造工程において使用されるレジストマスクのバターニ
ング方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for patterning a resist mask used in the manufacturing process of a semiconductor device.

〔従来の技術] 半導体集積回路の高集積化には、回路パターンの微細化
が欠かせない1回路パターンの微細化には、まず露光装
置の解像度を高めることが必要である。解像度はλ/N
A (但し、λは露光光の波長であり、NAはレンズの
開口数である。)に比例するので、露光光の波長を短(
し、レンズの開口数を大きくして解像度を高めている。
[Prior Art] In order to increase the degree of integration of semiconductor integrated circuits, miniaturization of circuit patterns is essential.In order to miniaturize a single circuit pattern, it is first necessary to increase the resolution of an exposure device. Resolution is λ/N
A (where λ is the wavelength of the exposure light and NA is the numerical aperture of the lens), so if the wavelength of the exposure light is shortened (
However, the numerical aperture of the lens is increased to improve resolution.

一方、露光装置の焦点深度はλ/ (NA)”に比例す
るので、解像度を高めると必然的に焦点深度は浅くな段
差を有する下地層上にレジスト膜を形成する場合には、
レジスト膜の厚さは不均一になるので、例えば薄いレジ
スト膜に焦点を合わせると、焦点深度が浅い場合には厚
いレジスト膜における解像度は低下する。この欠点を解
消するために開発されたのが多層レジスト法である。こ
の方法は、写像と平滑化とをそれぞれ別の膜に受は持た
せることによって解像度の低下を防いでいるが、工程数
が多(なり、経済的負担が増大するという欠点を伴う、
そこで、単層でしかも二層レジスト法の効果が得られる
選択的シリル化法を使用するレジスト、マスクのバター
ニング方法が注目されるようになった。
On the other hand, since the depth of focus of an exposure device is proportional to λ/(NA), increasing the resolution inevitably results in a shallower depth of focus.When forming a resist film on a base layer with steps,
Since the thickness of the resist film is non-uniform, for example, when focusing on a thin resist film, if the depth of focus is shallow, the resolution in the thick resist film will decrease. A multilayer resist method was developed to overcome this drawback. This method prevents a decrease in resolution by having separate films for mapping and smoothing, but it has the disadvantage of increasing the number of steps and increasing the economic burden.
Therefore, a patterning method for resists and masks using a selective silylation method that can obtain the effects of a single-layer resist and a two-layer resist method has attracted attention.

シリル化とは、(1)に示す構造式のようにOH基を有
する樹脂に、シリル化剤として例えば(2)に示す構造
式を有するヘキサメチルジシラザンを接触させて(3)
に示すように反応させ、樹脂にシリコンとアルキル基と
からなるシリル基を結合させることを云う。
Silylation refers to contacting a resin having an OH group as shown in the structural formula (1) with hexamethyldisilazane having the structural formula shown in (2) as a silylating agent (3).
This refers to bonding a silyl group consisting of silicon and an alkyl group to a resin by reacting as shown in the figure below.

(Ctrs )。(Ctrs ).

5t−N−3j (CH。5t-N-3j (CH.

) 。).

S r  (CHs  ) s ・ ・ ・ (3) 樹脂に(4)に示す構造式を存する5位のナフトキノン
ジアジド基または(5)に示す構造式を有する4位のナ
フトキノンジアジド基を含む感光剤が混入されていると
、理由は必ずしも明らかでないが、未露光領域はシリル
化され難く、1光領域はシリル化され易いという選択性
を有する。
S r (CHs ) s ・ ・ ・ (3) A photosensitizer containing a 5-position naphthoquinonediazide group having the structural formula shown in (4) or a 4-position naphthoquinonediazide group having the structural formula shown in (5) in the resin. When mixed, the unexposed area has a selectivity that is difficult to be silylated and the one-light area is easily silylated, although the reason is not necessarily clear.

上記のシリル化の選択性を利用する従来のレジストマス
クのバターニング方法を以下に説明する。
A conventional resist mask patterning method that utilizes the above-mentioned silylation selectivity will be described below.

OH基を有する樹脂に(4)または(5)に示すナフト
キノンジアジド基を含む感光剤が混入されているレジス
トを被加工物に塗布し、マスクを使用して露光した後、
(2)に示すヘキサメチルジシラザンを接触させて露光
領域を選択的にシリル化し、次いで、プラズマエツチン
グ装置を使用してドライ現像をなし、未露光領域のシリ
ル化されていないレジスト膜を除去してレジストマスク
を形成する。
A resist in which a photosensitive agent containing a naphthoquinone diazide group shown in (4) or (5) as shown in (4) or (5) is mixed into a resin having an OH group is applied to the workpiece, and after exposure using a mask,
The exposed areas are selectively silylated by contacting with hexamethyldisilazane shown in (2), and then dry development is performed using a plasma etching device to remove the non-silylated resist film in the unexposed areas. to form a resist mask.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、露光後にヘキサメチルジシラザンを接触させ
たときの露光領域と未露光領域とにおけるシリル化の選
択性が不十分であるため、未露光領域も第2図に示すよ
うに浅くシリル化される。
However, when contacting hexamethyldisilazane after exposure, the selectivity of silylation between the exposed and unexposed areas is insufficient, so the unexposed areas are also shallowly silylated as shown in Figure 2. .

第2図において、1は基板であり、2は基板上に塗布さ
れたレジスト膜であり、3ば露光用マスクである。4は
シリル化された領域を示し、未露光領域も浅くシリル化
されている。したがって、酸素プラズマのみを使用して
ドライ現像すると、シリル化された領域のシリコンと酸
素とが反応して二酸化シリコン層が全面に形成されて現
像が不可能になるため、二酸化シリコン層もエツチング
できるように四フッ化炭素等を酸素に混入してドライ現
像をしなければならない、そのため現像後のレジストパ
ターンの線幅が不安定になり、ばらつきが発生する。
In FIG. 2, 1 is a substrate, 2 is a resist film coated on the substrate, and 3 is an exposure mask. 4 indicates a silylated region, and the unexposed region is also shallowly silylated. Therefore, dry development using only oxygen plasma can also etch the silicon dioxide layer because the silicon in the silylated areas reacts with oxygen and forms a silicon dioxide layer over the entire surface, making development impossible. In this way, dry development must be performed by mixing carbon tetrafluoride or the like with oxygen, which causes the line width of the resist pattern after development to become unstable and cause variations.

本発明の目的は、この欠点を解消することにあり、レジ
スト膜のシリル化の選択性を向上し、ドライ現像後のレ
ジストパターンの線幅のばらつきを小さ(することので
きるレジストマスクのバターニング方法を提供すること
にある。
The purpose of the present invention is to eliminate this drawback, and to improve the selectivity of silylation of a resist film, and to reduce variations in the line width of a resist pattern after dry development, it is possible to pattern a resist mask. The purpose is to provide a method.

(課題を解決するための手段〕 上記の目的は、レジスト膜を選択的に露光し、この露光
されたレジスト膜にシリル化剤を接触させて前記の露光
されたレジスト膜の表面を露光・未露光領域に対応して
選択的にシリル化した後、このレジスト膜に酸素プラズ
マを接触させて現像する工程を有する半導体¥itfの
製造方法において、前記の露光工程に先立ち、前記のレ
ジスト膜にアルカリ溶液を接触する工程を有する半導体
装置の製造方法によって達成される。なお、前記のレジ
ストはフェノール・ノボラック系樹脂とナフトキノンジ
アジド基を含む感光剤との混合物であることが好ましく
、また、前記のシリル化剤はクロロシランとシラザンと
の群から選択され、前記のアルカリ溶液は、テトラメチ
ルアンモニウムハイドロオキサイドとコリンと苛性ソー
ダと苛性カリとの群から選択されることが好ましい。
(Means for Solving the Problems) The above object is to selectively expose a resist film, bring a silylation agent into contact with the exposed resist film, and then change the exposed/unexposed surface of the exposed resist film. In a method for manufacturing a semiconductor ITF, which includes a step of selectively silylating the resist film corresponding to the exposed area and then developing the resist film by bringing it into contact with oxygen plasma, the resist film is exposed to an alkali prior to the exposure step. This is achieved by a method for manufacturing a semiconductor device that includes a step of contacting a solution.The resist is preferably a mixture of a phenol-novolac resin and a photosensitizer containing a naphthoquinone diazide group, and Preferably, the curing agent is selected from the group of chlorosilanes and silazane, and said alkaline solution is selected from the group of tetramethylammonium hydroxide, choline, caustic soda and caustic potash.

なお、代表的なりロロシランとシラザンとを下記に表記
する。
In addition, typical rolosilane and silazane are described below.

第1表 クロロシラン トリメチルクロロシラン(CHs >25iCfジメチ
ルジクロロシラン(CHz ) t S i Clxメ
チルトリクロロシラン CHsSjCIlzメチルジク
ロロシラン  CHs HS i C1tジメチルクロ
ロシラン (CH,) l HS i Cm!ジメチル
ビニルクロロシラン CCHs ) z V f S i Clメチルビニル
ジクロロシラン CHs V j S i C1m メチルクロロジシラン(CHI ) a S i! C
a6−s(n−2〜3) メチルジフェニルクロロシラン CHs  (Ca Hs )i 5iCj!ジフエニル
ジクロロシラン (Ca Ha )t SiCff1g メチルフエニルジクロロシラン CHs Ca Ha S r Cl1zフエニルトリク
ロロシランCh Hs S i Cj!3クロロメチル
ジメチルクロロシラン Cj! CH*  (CHs  ) z  S i C
j!第2表 シラザン ヘキサメチルジシラザン (CHg ) s  S 1NH3i  (CHs )
 sサイクリックシラザン混合物 ((CHs )m S 1Nu)−(n=3〜4)N、
N’−ビス (トリメチルシリル) トリフロ ロアセトアミド ジメチルトリメチルシリルアミン CCHs ) m NS 1 ジエチルトリメチルシリルアミン (Cm Hs ) * NS 1 (CI(s)s (CHs)* トリメチルシリルイミダゾール 〔作用〕 レジスト膜にアルカリ溶液を接触させると、樹脂と感光
剤との間に(6)に示すようにジアゾ結合が発生し、樹
脂のOH基が減少する。
Table 1 Chlorosilane trimethylchlorosilane (CHs >25iCfDimethyldichlorosilane (CHz) t S i Clx Methyltrichlorosilane CHsSjCIlz Methyldichlorosilane CHs HS i C1tDimethylchlorosilane (CH,) l HS i Cm!Dimethylvinylchlorosilane CCHs ) z V f S i Cl Methylvinyldichlorosilane CHs V j S i C1m Methylchlorodisilane (CHI ) a S i! C
a6-s(n-2-3) Methyldiphenylchlorosilane CHs (Ca Hs )i 5iCj! Diphenyldichlorosilane (Ca Ha ) t SiCff1g Methylphenyldichlorosilane CHs Ca Ha S r Cl1z Phenyltrichlorosilane Ch Hs Si Cj! 3Chloromethyldimethylchlorosilane Cj! CH* (CHs) z S i C
j! Table 2 Silazane hexamethyldisilazane (CHg) s S 1NH3i (CHs)
s cyclic silazane mixture ((CHs)mS1Nu)-(n=3-4)N,
N'-bis(trimethylsilyl) trifluoroacetamide dimethyltrimethylsilylamine CCHs) m NS 1 diethyltrimethylsilylamine (Cm Hs) * NS 1 (CI(s)s (CHs)* trimethylsilylimidazole [action] Contacting the resist film with an alkaline solution As a result, a diazo bond is generated between the resin and the photosensitizer as shown in (6), and the number of OH groups in the resin is reduced.

工 呻 シリル基は樹脂のOH基につき易い性質を有しているの
で、上記のようにOH基の減少しているレジスト膜にシ
リル化剤を接触させてもシリル化されにくい。
Since the silyl group has a property of being easily attached to the OH group of the resin, it is difficult to be silylated even if a silylating agent is brought into contact with a resist film having a reduced number of OH groups as described above.

ところが、この状態のレジスト膜を露光すると、(6)
に示す結合がくずれて、 とに分解するため、樹脂のOH基は元どおりの量に戻り
、シリル化され易くなる。
However, when the resist film in this state is exposed, (6)
The bonds shown in are broken and decomposed into , and the OH groups in the resin return to their original amount, making them more likely to be silylated.

このように、アルカリ溶液を接触させることによって、
露光領域と未露光領域とのシリル化の選択性が向上し、
レジスト膜中のシリル化された領域は第1図に4をもっ
て示すように露光領域のみに形成されるので、酸素プラ
ズマのみを使用してドライ現像することが可能になり、
形成されたレジストパターンの線幅のばらつきは小さく
なる。
In this way, by contacting the alkaline solution,
The selectivity of silylation between exposed and unexposed areas is improved,
Since the silylated region in the resist film is formed only in the exposed region as shown by 4 in FIG. 1, dry development can be performed using only oxygen plasma.
The variation in line width of the formed resist pattern is reduced.

なお、第1図において、1は基板であり、2はレジスト
膜であり、3は露光用マスクである。
In FIG. 1, 1 is a substrate, 2 is a resist film, and 3 is an exposure mask.

〔実施例〕〔Example〕

以下、本発明の一実施例に係るレジストマスクのバター
ニング方法について説明する。
A resist mask patterning method according to an embodiment of the present invention will be described below.

フェノール・ノボラック系樹脂とナフトキノンジアジド
基を含む感光剤とを溶媒に混合したレジストをウェーハ
上に1〜2a厚に塗布し、ホットプレートで90℃の温
度において90秒間ベーキングする。
A resist prepared by mixing a phenol-novolak resin and a photosensitizer containing a naphthoquinone diazide group in a solvent is applied to a thickness of 1 to 2 mm on a wafer, and baked on a hot plate at a temperature of 90° C. for 90 seconds.

次に、(7)に示す構造式を有するテトラメチルアンモ
ニウムハイドロオキサイドを1.5〜2.5重置%水に
溶解したアルカリ溶液を、レジスト膜の表面上に盛り、
約30秒〜2分間静止させておいた後、スピン乾燥させ
るか、または、前記のアルカリ溶液中にウェーハを約3
0秒〜2分間浸漬した後、自然乾燥させる。
Next, an alkaline solution in which 1.5 to 2.5% of tetramethylammonium hydroxide having the structural formula shown in (7) is dissolved in water is placed on the surface of the resist film.
After standing still for about 30 seconds to 2 minutes, spin dry or place the wafer in the alkaline solution for about 3 minutes.
After soaking for 0 seconds to 2 minutes, air dry.

次に、縮小投影型露光装置等を使用してICパターンを
露光(露光量は50〜500 m、J /d)し、次い
で、ホットプレートで約130〜150℃の温度におい
て1分〜20分間ベーキングしながら、シリル化剤であ
るヘキサメチルジシラザンをレジスト膜の表面に接触さ
せる。
Next, the IC pattern is exposed using a reduction projection exposure device or the like (exposure amount is 50 to 500 m, J/d), and then exposed on a hot plate at a temperature of about 130 to 150°C for 1 to 20 minutes. While baking, hexamethyldisilazane, which is a silylating agent, is brought into contact with the surface of the resist film.

上記のウェーハをプラズマエツチング装置の真空容器内
に配置し、酸素を60SCCM供給して真空容器内の圧
力を30 mTorrに保持し、高周波電力を電力密度
が1.57W/dになるように印加して酸素をプラズマ
化し、この酸素プラズマをレジスト膜に接触させて、未
露光領域のシリル化されていないレジスト膜を除去し、
レジストマスクを形成する。
The above wafer was placed in a vacuum chamber of a plasma etching apparatus, oxygen was supplied at 60 SCCM to maintain the pressure inside the vacuum chamber at 30 mTorr, and high frequency power was applied so that the power density was 1.57 W/d. to turn oxygen into plasma, bring this oxygen plasma into contact with the resist film, and remove the unsilylated resist film in the unexposed area,
Form a resist mask.

なお、シリル化剤としては、ヘキサメチルジシラザンの
他に、第1表に示すクロロシラン及び第2表に示すシラ
ザンの中から選択して使用することができ、また、アル
カリ溶液としては、テトラメチルアンモニウムハイドロ
オキサイドの他に、(8)に示す構造式を有するコリン
、苛性ソーダ、苛性カリ等を使用することができる。
In addition, as the silylating agent, in addition to hexamethyldisilazane, the chlorosilane shown in Table 1 and the silazane shown in Table 2 can be used.As the alkaline solution, tetramethyldisilazane can be used. In addition to ammonium hydroxide, choline, caustic soda, caustic potash, etc. having the structural formula (8) can be used.

〔発明の効果〕〔Effect of the invention〕

以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、レジスト膜にアルカリ溶液を接触させる
ことによってレジストに含まれる樹脂と感光剤とをジア
ゾ結合させて、露光領域と未露光領域とに対応するシリ
ル化の選択性を向上させているので、酸素のみを使用し
てドライ現像することが可能になり、形成されるレジス
トパターンの線幅のばらつきが小さくなって半導体集積
回路の高集積化に寄与するところ大である。
As explained above, in the method for manufacturing a semiconductor device according to the present invention, the resist film is brought into contact with an alkaline solution to form a diazo bond between the resin contained in the resist and the photosensitizer, thereby forming an exposed region and an unexposed region. The selectivity of the corresponding silylation has been improved, making it possible to perform dry development using only oxygen, reducing the variation in line width of the formed resist pattern, and enabling higher integration of semiconductor integrated circuits. This is a major contribution.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例に係るレジストパターンの
形成方法におけるシリル化層の形成状態を示す断面図で
ある。 第2図は、従来技術に係るレジストパターンの形成方法
におけるシリル化層の形成状態を示す断面図である。 ・基板、 ・レジスト膜、 ・マスク、 ・シリル化層。
FIG. 1 is a cross-sectional view showing the state of formation of a silylated layer in a resist pattern forming method according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing the state of formation of a silylated layer in a resist pattern forming method according to the prior art.・Substrate, ・Resist film, ・Mask, ・Silylated layer.

Claims (1)

【特許請求の範囲】 [1]レジスト膜を選択的に露光し、 該露光されたレジスト膜にシリル化剤を接触させて前記
露光されたレジスト膜の表面を露光・未露光領域に対応
して選択的にシリル化し、 該レジスト膜に酸素プラズマを接触させて現像する工程
を有する半導体装置の製造方法において、前記露光工程
に先立ち、前記レジスト膜にアルカリ溶液を接触する工
程を有する ことを特徴とする半導体装置の製造方法。 [2]前記レジストはフェノール・ノボラック系樹脂と
ナフトキノンジアジド基を含む感光剤との混合物である
ことを特徴とする請求項[1]記載の半導体装置の製造
方法。 [3]前記シリル化剤はクロロシランとシラザンとの群
から選択されてなることを特徴とする請求項[1]また
は[2]記載の半導体装置の製造方法。 [4]前記アルカリ溶液は、テトラメチルアンモニウム
ハイドロオキサイドとコリンと苛性ソーダと苛性カリと
の群から選択されてなることを特徴とする請求項[1]
、[2]、または、[3]記載の半導体装置の製造方法
[Scope of Claims] [1] Selectively exposing a resist film, bringing a silylating agent into contact with the exposed resist film, and changing the surface of the exposed resist film corresponding to exposed and unexposed areas. A method for manufacturing a semiconductor device comprising a step of selectively silylating and developing the resist film by contacting the resist film with oxygen plasma, the method further comprising the step of contacting the resist film with an alkaline solution prior to the exposure step. A method for manufacturing a semiconductor device. [2] The method for manufacturing a semiconductor device according to claim [1], wherein the resist is a mixture of a phenol-novolac resin and a photosensitizer containing a naphthoquinone diazide group. [3] The method for manufacturing a semiconductor device according to claim 1 or 2, wherein the silylation agent is selected from the group consisting of chlorosilane and silazane. [4] Claim [1] characterized in that the alkaline solution is selected from the group consisting of tetramethylammonium hydroxide, choline, caustic soda, and caustic potash.
, [2] or [3].
JP24540690A 1990-09-14 1990-09-14 Manufacture of semiconductor Pending JPH04124667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24540690A JPH04124667A (en) 1990-09-14 1990-09-14 Manufacture of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24540690A JPH04124667A (en) 1990-09-14 1990-09-14 Manufacture of semiconductor

Publications (1)

Publication Number Publication Date
JPH04124667A true JPH04124667A (en) 1992-04-24

Family

ID=17133180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24540690A Pending JPH04124667A (en) 1990-09-14 1990-09-14 Manufacture of semiconductor

Country Status (1)

Country Link
JP (1) JPH04124667A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219237A (en) * 1994-01-14 1995-08-18 Lg Semicon Co Ltd Formation method of minute resist pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219237A (en) * 1994-01-14 1995-08-18 Lg Semicon Co Ltd Formation method of minute resist pattern
US5525192A (en) * 1994-01-14 1996-06-11 Lg Semicon Co., Ltd. Method for forming a submicron resist pattern

Similar Documents

Publication Publication Date Title
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
JPH0777809A (en) Method for formation of pattern making use of silylation
US5756256A (en) Silylated photo-resist layer and planarizing method
US20220057715A1 (en) Substrate treating composition and method for fabricating a semiconductor device using the same
US5922516A (en) Bi-layer silylation process
KR100415091B1 (en) method for manufacturing fine pattern
KR100192933B1 (en) Method for forming fine resist pattern
JPH04124667A (en) Manufacture of semiconductor
JP2674589B2 (en) Method of forming resist pattern
JP2001135565A (en) Method of fabrication for semiconductor device
JPH11145036A (en) Method of forming resist pattern
JPH01142721A (en) Positive type photosensitive pattern forming material and pattern forming method
JP2000077317A (en) Forming method of resist pattern
JPH0536583A (en) Alignment method and manufacture of semiconductor integrated circuit device
KR20010037049A (en) Lithography method using silylation
JP2932462B1 (en) Surface patterning method for semiconductor manufacturing
JPH01297648A (en) Production of semiconductor device
KR100447974B1 (en) Method for forming photo resist pattrn
KR100919806B1 (en) Method for fabricating in phase shift mask
JPH05142788A (en) Formation of resist pattern
JPH0862860A (en) Forming method of resist pattern
JP2940250B2 (en) Method of forming dry development pattern
JPH06214397A (en) Formation method of minute pattern
JPH0513325A (en) Pattern formation method
JPH058856B2 (en)