JPH04123161A - バスアクセス装置 - Google Patents
バスアクセス装置Info
- Publication number
- JPH04123161A JPH04123161A JP24293290A JP24293290A JPH04123161A JP H04123161 A JPH04123161 A JP H04123161A JP 24293290 A JP24293290 A JP 24293290A JP 24293290 A JP24293290 A JP 24293290A JP H04123161 A JPH04123161 A JP H04123161A
- Authority
- JP
- Japan
- Prior art keywords
- access
- bus
- section
- signal
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数のバスマスタが記憶装置と相互に情報を
転送しながら処理を進めるコンピュータのバスアクセス
装置に関するものである。
転送しながら処理を進めるコンピュータのバスアクセス
装置に関するものである。
従来の技術
近年、コンピュータシステムはマイクロプロセッサの性
能向上に伴い著しく高速化している。また、複数のマイ
クロプロセッサを並列に動作させるマルチプロセッサ方
式でさらに性能を上げているコンピュータシステムもあ
る。このようなコンピュータシステムではアクセスの大
部分がシステムバスへのアクセスであり、パスの転送速
度が直接システムバスの性能に関わってくる。このよう
なシステムではシステムバスの特に主記憶のアクセス時
間を可能な限り短縮する必要がある。以下に従来のバス
アクセス装置について説明する。第３図は従来のバスア
クセス装置の構成を示すものである。
能向上に伴い著しく高速化している。また、複数のマイ
クロプロセッサを並列に動作させるマルチプロセッサ方
式でさらに性能を上げているコンピュータシステムもあ
る。このようなコンピュータシステムではアクセスの大
部分がシステムバスへのアクセスであり、パスの転送速
度が直接システムバスの性能に関わってくる。このよう
なシステムではシステムバスの特に主記憶のアクセス時
間を可能な限り短縮する必要がある。以下に従来のバス
アクセス装置について説明する。第３図は従来のバスア
クセス装置の構成を示すものである。
第３図に示すように、マイクロプロセッサ部６からアク
セス要求が発生したときアドレスデコード部７ではマイ
クロプロセッサ部６からのアクセス要求がローカル記憶
部８に対するものか、グローバル記憶部６に対するもの
かを判定する。判定の結果ローカル記憶部８へのアクセ
スならローカル記憶部８に制御信号を送る。グローバル
記憶部５へのアクセスならバスアクセス部９に制御を渡
す。バスアクセス部９では、アドレスデコード部７から
渡された信号を受けてから、バスの獲得要求をバス調停
部４に要求する。パス調停部４では、複数のバスアクセ
ス部９からのバス獲得要求を調停し、所定のバスアクセ
ス部９にバス使用許可信号を送る。バスアクセス部９は
パス調停部４からバス使用許可信号が返ってくると、グ
ローバル記憶部５に対してアクセス制御信号を送る。ア
クセスが終了すると、バスアクセス部９Ｆｉバス獲得要
求を取り下げる。パス調停部４はパス獲得要求が取り下
げられたので、バスアクセス部９に対してバス使用許可
を取シ下げる。以上の手順に従ってアクセスが実行され
る。次に、上記の内容の各信号を第４図に示し、説明を
行なう。マイクロプロセッサ部６からは、アクセス要求
信号１０とアドレヌヌトローブ信号１１とアドレス信号
１２が出力され、アドレスデコード部７ではアドレス信
号１２をデコードしてこのアクセスがローカル記憶部８
のアクセスであるかまたはグローバル記憶部６のアクセ
スであるかを判別し、ローカルチコード信号１３をアサ
ートするかどうか決定する。そして、バスアクセス部９
はローカルデコード信号がアサートされていないと、バ
スに対するアクセスであると判断し、すぐにパス獲得要
求信号１４をアサ−トスる。パス調停部４はシステムが
７１が他のマスクに使用されていなければ、次のクロッ
クでバス使用許可信号１５をアサートする。他のマスタ
に使用されているときは、他のマスクの使用が終わるま
で待つ。バスアクセス部は、ロカルデコード信号１３が
アサートされている時はローカル記憶部８に対してロー
カルアクセス信号１６をアサートする。ローカル記憶部
８に対するアクセスの場合は、バスを獲得しているがア
クセスはしていない。
セス要求が発生したときアドレスデコード部７ではマイ
クロプロセッサ部６からのアクセス要求がローカル記憶
部８に対するものか、グローバル記憶部６に対するもの
かを判定する。判定の結果ローカル記憶部８へのアクセ
スならローカル記憶部８に制御信号を送る。グローバル
記憶部５へのアクセスならバスアクセス部９に制御を渡
す。バスアクセス部９では、アドレスデコード部７から
渡された信号を受けてから、バスの獲得要求をバス調停
部４に要求する。パス調停部４では、複数のバスアクセ
ス部９からのバス獲得要求を調停し、所定のバスアクセ
ス部９にバス使用許可信号を送る。バスアクセス部９は
パス調停部４からバス使用許可信号が返ってくると、グ
ローバル記憶部５に対してアクセス制御信号を送る。ア
クセスが終了すると、バスアクセス部９Ｆｉバス獲得要
求を取り下げる。パス調停部４はパス獲得要求が取り下
げられたので、バスアクセス部９に対してバス使用許可
を取シ下げる。以上の手順に従ってアクセスが実行され
る。次に、上記の内容の各信号を第４図に示し、説明を
行なう。マイクロプロセッサ部６からは、アクセス要求
信号１０とアドレヌヌトローブ信号１１とアドレス信号
１２が出力され、アドレスデコード部７ではアドレス信
号１２をデコードしてこのアクセスがローカル記憶部８
のアクセスであるかまたはグローバル記憶部６のアクセ
スであるかを判別し、ローカルチコード信号１３をアサ
ートするかどうか決定する。そして、バスアクセス部９
はローカルデコード信号がアサートされていないと、バ
スに対するアクセスであると判断し、すぐにパス獲得要
求信号１４をアサ−トスる。パス調停部４はシステムが
７１が他のマスクに使用されていなければ、次のクロッ
クでバス使用許可信号１５をアサートする。他のマスタ
に使用されているときは、他のマスクの使用が終わるま
で待つ。バスアクセス部は、ロカルデコード信号１３が
アサートされている時はローカル記憶部８に対してロー
カルアクセス信号１６をアサートする。ローカル記憶部
８に対するアクセスの場合は、バスを獲得しているがア
クセスはしていない。
発明が解決しようとする課題
しかしながら上記の従来の構成では、マイクロプロセッ
サ部からのアドレス信号をアドレスデコード部でローカ
ル記憶部に対するものか、グローバル記憶部に対するも
のかを判定し、その後、グローバル記憶部に対するアク
セスであるときだけ、パス獲得要求をしていたので、ア
ドレスを判定するのに時間を要し、その結果グローバル
記憶部に対するアクセス時間が長くかかるという問題点
を有していた。本発明は上記従来の問題点を解決するも
ので、短時間でのバスアクセスが可能なバスアクセス装
置を提供することを目的とする。
サ部からのアドレス信号をアドレスデコード部でローカ
ル記憶部に対するものか、グローバル記憶部に対するも
のかを判定し、その後、グローバル記憶部に対するアク
セスであるときだけ、パス獲得要求をしていたので、ア
ドレスを判定するのに時間を要し、その結果グローバル
記憶部に対するアクセス時間が長くかかるという問題点
を有していた。本発明は上記従来の問題点を解決するも
ので、短時間でのバスアクセスが可能なバスアクセス装
置を提供することを目的とする。
課題を解決するだめの手段
この目的を達成するために本発明のバスアクセス装置は
、マイクロプロセッサ部からのアドレス信号をデコード
してローカル記憶部に対するアクセスであるかグローバ
ル記憶部に対するアクセスであるかを判別するアドレス
デコード部と、前記アドレスデコード部と並行して動作
しマイクロプロセッサ部からのアクセス要求があった場
合は常にシステムバスの使用１１要求ｆる／＜７アクセ
ス部を有している。
、マイクロプロセッサ部からのアドレス信号をデコード
してローカル記憶部に対するアクセスであるかグローバ
ル記憶部に対するアクセスであるかを判別するアドレス
デコード部と、前記アドレスデコード部と並行して動作
しマイクロプロセッサ部からのアクセス要求があった場
合は常にシステムバスの使用１１要求ｆる／＜７アクセ
ス部を有している。
作 用
この構成によってマイクロプロセッサ部からのアクセス
要求信号を直接バスアクセス部が受けて、ローカル記憶
部に対するアクセスであるかグロパル記憶部に対するア
クセスであるかに依存せず、すぐにバス獲得要求信号を
発生し、早期にバスの使用権を獲得することができるの
で、バスアクセスを短時間に行うことができる。
要求信号を直接バスアクセス部が受けて、ローカル記憶
部に対するアクセスであるかグロパル記憶部に対するア
クセスであるかに依存せず、すぐにバス獲得要求信号を
発生し、早期にバスの使用権を獲得することができるの
で、バスアクセスを短時間に行うことができる。
実施例
以下本発明の実施例について、図面を参照しながら説明
する。第１図は本発明の一実施例におけるバスアクセス
装置の構成図を示すものである。
する。第１図は本発明の一実施例におけるバスアクセス
装置の構成図を示すものである。
第１図においてアドレス信号、データ信号、制御信号か
らなるシステムバス１と、そのシステムバス１上に、マ
イクロプロセッサを持つ第１ブロツク２、第２ブロツク
３とパス調停部４とグローパル記憶部５が存在する。第
１ブロツク２、第２ブロツク３（ではそれぞれ、マイク
ロプロセッサ部６アドレヌデコード部ア、ローカル記ｔ
ｉ ｍ ｓ 、バスアクセス部９が存在する。マイクロ
プロセッサ部６からはアドレス信号、データ信号、制御
信号が出力されている。この！（ＪＮ信号の中のアクセ
ス要求信号は直接バスアクセス部９に入力されている。
らなるシステムバス１と、そのシステムバス１上に、マ
イクロプロセッサを持つ第１ブロツク２、第２ブロツク
３とパス調停部４とグローパル記憶部５が存在する。第
１ブロツク２、第２ブロツク３（ではそれぞれ、マイク
ロプロセッサ部６アドレヌデコード部ア、ローカル記ｔ
ｉ ｍ ｓ 、バスアクセス部９が存在する。マイクロ
プロセッサ部６からはアドレス信号、データ信号、制御
信号が出力されている。この！（ＪＮ信号の中のアクセ
ス要求信号は直接バスアクセス部９に入力されている。
アドレスデコード部７にはマイクロ１０セッサ部６から
アドレス信号が入力されている。ローカルＥ ｔｉｔ部
８にはローカルアクセスのための信号が入力されている
。バスアクセス部９には上記のアクセス要求信号と、ア
ドレスデコード部７からロカルデコード信号が入力され
ている。バス調停部４にはシステムバス１を介して第１
ブロツク２と第２ブロツク３のバスアクセス部９からそ
れぞれバス要求信号が入力されている。グローバル記憶
部５には第１ブロツク２と第２ブロツク３のそれツレの
バスアクセス部９からグローバルアクセスのだめの信号
が入力されている。
アドレス信号が入力されている。ローカルＥ ｔｉｔ部
８にはローカルアクセスのための信号が入力されている
。バスアクセス部９には上記のアクセス要求信号と、ア
ドレスデコード部７からロカルデコード信号が入力され
ている。バス調停部４にはシステムバス１を介して第１
ブロツク２と第２ブロツク３のバスアクセス部９からそ
れぞれバス要求信号が入力されている。グローバル記憶
部５には第１ブロツク２と第２ブロツク３のそれツレの
バスアクセス部９からグローバルアクセスのだめの信号
が入力されている。
本実施例の動作の各信号を第２図に示し、説明スル。マ
イクロプロセッサ部６からは、アドレス信号１２とアク
セス要求信号１０が出力され、アドレスデコード部７で
はアドレス信号１２をデコードしてこのアクセスがロー
カル記憶部８のアクセスかまたはグローバル記憶部５の
アクセスかを判別し、ローカルチコード信号１３をアサ
ートするかどうか決定する。これと同時に、バスアクセ
ス部９はアクセス要求信号１０を受けて、すぐにバス獲
得要求信号１４をアサートする。バス調停部４はシステ
ムバス１が他のマスタに使用されていなければ、次のク
ロックでバス使用許可信号１５をアサートする。他のマ
スタに使用されているときは、他のマスタの使用が終わ
るまで待つ。バスアクセス部９はこのバヌ使用記可信号
１５がアサートされ、ローカルチコード信号がネゲート
されていタナラグローバルアクセス信号１７をアサート
し、グローバル記憶部に対してアクセスを行なう。ロー
カルデコード信号１３がアサートきれている時はローカ
ルアクセスを示し、ローカル記憶部８に対してローカル
アクセス信号１６をアサートし、ローカル記憶部に対し
てアクセスを行なう。
イクロプロセッサ部６からは、アドレス信号１２とアク
セス要求信号１０が出力され、アドレスデコード部７で
はアドレス信号１２をデコードしてこのアクセスがロー
カル記憶部８のアクセスかまたはグローバル記憶部５の
アクセスかを判別し、ローカルチコード信号１３をアサ
ートするかどうか決定する。これと同時に、バスアクセ
ス部９はアクセス要求信号１０を受けて、すぐにバス獲
得要求信号１４をアサートする。バス調停部４はシステ
ムバス１が他のマスタに使用されていなければ、次のク
ロックでバス使用許可信号１５をアサートする。他のマ
スタに使用されているときは、他のマスタの使用が終わ
るまで待つ。バスアクセス部９はこのバヌ使用記可信号
１５がアサートされ、ローカルチコード信号がネゲート
されていタナラグローバルアクセス信号１７をアサート
し、グローバル記憶部に対してアクセスを行なう。ロー
カルデコード信号１３がアサートきれている時はローカ
ルアクセスを示し、ローカル記憶部８に対してローカル
アクセス信号１６をアサートし、ローカル記憶部に対し
てアクセスを行なう。
ローカル記憶部８に対するアクセスの場合は、バスを獲
得はしているがアクセスはしていない。
得はしているがアクセスはしていない。
このようにアドレスデコードとは独立にシステムバスを
獲得することによってマイクロプロセッサ部６からのア
クセスの大部分を占めるグローバル記憶部５のアクセス
時間を短くすることができる。
獲得することによってマイクロプロセッサ部６からのア
クセスの大部分を占めるグローバル記憶部５のアクセス
時間を短くすることができる。
なお、本実施例では、マイクロプロセッサ部６を単体の
マイクロプロセッサとしたが、マイクロプロセッサ部は
単体のマイクロプロセッサとキャッシュメモリという構
成にしてもよいことはいうまでもない。
マイクロプロセッサとしたが、マイクロプロセッサ部は
単体のマイクロプロセッサとキャッシュメモリという構
成にしてもよいことはいうまでもない。
発明の効果
以上のように本発明は、アドレス信号とデータ信号と制
御信号から構成されるシステムバスと、アクセスを要求
する複数個のマイクロプロセッサ部と、特定のマイクロ
プロセッサ部しかアクセスできないローカル記憶部と、
システムバス上にあり全てのマイクロプロセッサ部がア
クセスできるグローバル記憶部と、マイクロプロセッサ
部からのアドレスをデコードしてローカル記憶部に対す
るアクセスであるかグローバル記憶部に対するアクセス
であるかを判別するアドレスコード部と、アドレスデコ
ード部とは並行して動作しマイクロプロセッサ部からの
アクセス要求があった場合は常にシステムバスの使用権
を要求するバスアクセス部と、バスアクセスを調停する
バス調停部を備えることにより、アクセスの大部分を占
めるグローパル記憶部に対するアクセス時間を短縮する
ことができ、システム全体の性能を向上することができ
る。
御信号から構成されるシステムバスと、アクセスを要求
する複数個のマイクロプロセッサ部と、特定のマイクロ
プロセッサ部しかアクセスできないローカル記憶部と、
システムバス上にあり全てのマイクロプロセッサ部がア
クセスできるグローバル記憶部と、マイクロプロセッサ
部からのアドレスをデコードしてローカル記憶部に対す
るアクセスであるかグローバル記憶部に対するアクセス
であるかを判別するアドレスコード部と、アドレスデコ
ード部とは並行して動作しマイクロプロセッサ部からの
アクセス要求があった場合は常にシステムバスの使用権
を要求するバスアクセス部と、バスアクセスを調停する
バス調停部を備えることにより、アクセスの大部分を占
めるグローパル記憶部に対するアクセス時間を短縮する
ことができ、システム全体の性能を向上することができ
る。
第１図は本発明の実施例におけるバスアクセス装置の構
成図、第２図は同実施例の動作の遷移を示す信号図、第
３図は従来例におけるバスアクセス装置の構成図、第４
図は従来例の動作の遷移を示す信号図である。 １ ・・・・システムバス、２・・・・・第１ブロツク
、３・・・・第２ブロツク、４・・・・バス調停ｍ、ｓ
−曲グローバル記ｔ＋ｉｉ、ｓ・・・・・マイクロプロ
セッサ部、７・・・・・・アドレスデコード部、８・・
・・・・ローカル記憶部、９・−・・パヌアクセス部、
１ｏ・・・・・アクセス要求信号、１１・・・・・アド
レスヌトローブｉ−ｔ、１２・・・・・・アドレス信号
、１３・・・・・・ローカルデコード信号、１４・・・
・・・バス獲得要求信号、１５・・・・・・パス使用許
可信号、１ｅ・・・・・・ローカルアクセス信号、１７
・・・・グローバルアクセス信号。 代理人の氏名 弁理士 小鍜治 明 ほか２名第 図 箆 図 １０ｙクロス要求信号 Ｈアドレススト０一つ信号 １２アドレス１１号 １３０−１）ルデ］−ト慴号 ｍ−１４バス僧Ｉ’１１要償１号 １５バス便用到り月１号 ノ／）Ｑ−１Ｊ九アフｅ２信号 ｍ＝／７り０−バ九アクＣ２信号
成図、第２図は同実施例の動作の遷移を示す信号図、第
３図は従来例におけるバスアクセス装置の構成図、第４
図は従来例の動作の遷移を示す信号図である。 １ ・・・・システムバス、２・・・・・第１ブロツク
、３・・・・第２ブロツク、４・・・・バス調停ｍ、ｓ
−曲グローバル記ｔ＋ｉｉ、ｓ・・・・・マイクロプロ
セッサ部、７・・・・・・アドレスデコード部、８・・
・・・・ローカル記憶部、９・−・・パヌアクセス部、
１ｏ・・・・・アクセス要求信号、１１・・・・・アド
レスヌトローブｉ−ｔ、１２・・・・・・アドレス信号
、１３・・・・・・ローカルデコード信号、１４・・・
・・・バス獲得要求信号、１５・・・・・・パス使用許
可信号、１ｅ・・・・・・ローカルアクセス信号、１７
・・・・グローバルアクセス信号。 代理人の氏名 弁理士 小鍜治 明 ほか２名第 図 箆 図 １０ｙクロス要求信号 Ｈアドレススト０一つ信号 １２アドレス１１号 １３０−１）ルデ］−ト慴号 ｍ−１４バス僧Ｉ’１１要償１号 １５バス便用到り月１号 ノ／）Ｑ−１Ｊ九アフｅ２信号 ｍ＝／７り０−バ九アクＣ２信号
Claims (1)
- アドレス信号とデータ信号と制御信号とから構成される
システムバスと、前記システムバスに接続された複数個
のマイクロプロセッサ部と、前記マイクロプロセッサ部
に併設され前記マイクロプロセッサ部が前記システムバ
スを経由せずにアクセス可能なローカル記憶部と、前記
複数個のマイクロプロセッサ部が前記システムバスを経
由してアクセス可能なグローバル記憶部と、前記マイク
ロプロセッサ部からのアドレスをデコードすることによ
り前記ローカル記憶部に対するアクセスであるか前記グ
ローバル記憶部に対するアクセスであるかを判別するア
ドレスデコード部と、マイクロプロセッサ部からのアク
セス要求に対応して前記アドレスデコード部と並行に動
作しシステムバスの使用権を要求するバスアクセス部と
、バスアクセスを調停するバス調停部を具備することを
特徴とするバスアクセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24293290A JPH04123161A (ja) | 1990-09-12 | 1990-09-12 | バスアクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24293290A JPH04123161A (ja) | 1990-09-12 | 1990-09-12 | バスアクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04123161A true JPH04123161A (ja) | 1992-04-23 |
Family
ID=17096363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24293290A Pending JPH04123161A (ja) | 1990-09-12 | 1990-09-12 | バスアクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04123161A (ja) |
-
1990
- 1990-09-12 JP JP24293290A patent/JPH04123161A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449183A (en) | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems | |
| US6026464A (en) | Memory control system and method utilizing distributed memory controllers for multibank memory | |
| US6012118A (en) | Method and apparatus for performing bus operations in a computer system using deferred replies returned without using the address bus | |
| US5758166A (en) | Method and apparatus for selectively receiving write data within a write buffer of a host bridge | |
| US20030126381A1 (en) | Low latency lock for multiprocessor computer system | |
| JPS60258671A (ja) | プロセツサ | |
| US20040019728A1 (en) | Multiple hardware partitions under one input/output hub | |
| USRE40921E1 (en) | Mechanism for efficiently processing deferred order-dependent memory access transactions in a pipelined system | |
| US6212589B1 (en) | System resource arbitration mechanism for a host bridge | |
| US5249297A (en) | Methods and apparatus for carrying out transactions in a computer system | |
| US8458411B2 (en) | Distributed shared memory multiprocessor and data processing method | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| US6279066B1 (en) | System for negotiating access to a shared resource by arbitration logic in a shared resource negotiator | |
| US6260091B1 (en) | Method and apparatus for performing out-of-order bus operations in which an agent only arbitrates for use of a data bus to send data with a deferred reply | |
| US5918025A (en) | Method and apparatus for converting a five wire arbitration/buffer management protocol into a two wire protocol | |
| US6502150B1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| US6205507B1 (en) | Memory coherency in a processor-to-bus cycle in a multi-processor system | |
| JPH04123161A (ja) | バスアクセス装置 | |
| JP3531368B2 (ja) | コンピュータシステム及びバス間制御回路 | |
| US5951663A (en) | Method and apparatus for tracking bus transactions | |
| JP2008511890A (ja) | アトミック・オペレーションを用いて情報単位を変更する方法及び装置 | |
| JP2990692B2 (ja) | バス獲得制御方式 | |
| KR0176075B1 (ko) | 주변소자연결 버스 응답 장치 | |
| JP3404386B2 (ja) | メモリアクセスレイテンシ増加回避方式 |