JPH04118977A - Oxide superconducting three-terminal element - Google Patents
Oxide superconducting three-terminal elementInfo
- Publication number
- JPH04118977A JPH04118977A JP2236962A JP23696290A JPH04118977A JP H04118977 A JPH04118977 A JP H04118977A JP 2236962 A JP2236962 A JP 2236962A JP 23696290 A JP23696290 A JP 23696290A JP H04118977 A JPH04118977 A JP H04118977A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- superconducting
- oxide
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 239000010408 film Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 230000005669 field effect Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 5
- 239000001301 oxygen Substances 0.000 abstract description 5
- 229910002370 SrTiO3 Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- -1 C A u Inorganic materials 0.000 description 1
- 229910014454 Ca-Cu Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910002826 PrBa Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果型の酸化物超電導三端子素子に係り
、特に、低消費電力でスイッチング動作を行う超電導ス
イッチング素子等として、超電導エレクトロニクス分野
でディジタル回路、アナログ回路のいずれにも応用され
る酸化物超電導三端子素子に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a field effect type oxide superconducting three-terminal device, and is particularly applicable to the field of superconducting electronics as a superconducting switching device that performs switching operation with low power consumption. This paper relates to oxide superconducting three-terminal devices that can be applied to both digital and analog circuits.
電界効果型の超電導三端子素子は、ジョセフソン素子と
比較して、三端子構造であり、人出方分離が十分であり
、電圧信号でスイッチングを行うことができ、かつ、直
流電源によって駆動できるという利点がある。Compared to Josephson devices, field-effect superconducting three-terminal devices have a three-terminal structure, provide sufficient separation between people, can perform switching using voltage signals, and can be driven by a DC power source. There is an advantage.
従来、電界効果を用いた超電導三端子素子として、液体
ヘリウム温度動作の必要なＮｂ系の超電導材料を用いた
もので、超電動電子のしみ出し効果とＧ ａ Ａ ｓあ
るいはＳｉの電界効果を用いたものの例がフィジカル
レビュー レダーズ、５４巻、２４４９頁、 １９８５
（Ｐｈｙｓｉｃａｌ ＲｅｖｉｅｗＬｅｔｔｅｒｓ、
Ｖｏｌ、５４． ｐ、２４４９．１９８５）に記載さ
れている。この例においては、半導体基板上にソースと
ドレイン電極となるべき２枚の超電導膜を近接して配し
、この間にゲート電極膜を挿入した構造となっている。Conventionally, superconducting three-terminal devices using electric field effects have been made using Nb-based superconducting materials that require operation at liquid helium temperatures. An example of this is physical
Review Leders, vol. 54, p. 2449, 1985
(Physical Review Letters,
Vol, 54. p, 2449.1985). In this example, two superconducting films to serve as source and drain electrodes are disposed close to each other on a semiconductor substrate, and a gate electrode film is inserted between them.
すなわち、ＩｎＡｓ半導体基板の片面上にソース、ゲー
トおよびドレイン電極が並んで配された構造となってい
る。超電導電流はソースから半導体を通ってドレインに
流れる。半導体部は超電導電子のしみ出し効果によって
超電導電流が流れる超電導弱結合部となる。That is, it has a structure in which source, gate, and drain electrodes are arranged side by side on one side of an InAs semiconductor substrate. Superconducting current flows from the source through the semiconductor to the drain. The semiconductor portion becomes a superconducting weak coupling portion through which superconducting current flows due to the seepage effect of superconducting electrons.
前記従来の電界効果型三端子素子は、高臨界温度の酸化
物超電導材料に適用しようとした場合、ソースとドレイ
ン間に超電導電流が流れ得るようにするためには、超電
導電流が流れるべき半導体部の長さ、すなわち、チャン
ネル長は超電導コヒーレンスの長さ程度にする必要があ
ることから、素子の作製に非常に高度な技術を必要とす
る。チャンネル長がコヒーレンス長さより長い場合、ゲ
ート電圧信号の印加によってソースとドレイン電極間の
抵抗値は変化するが、ゲート電圧信号がオンの状態にお
いてもオフの状態においても、超電導電流が流れない。When the conventional field-effect three-terminal device is applied to an oxide superconducting material with a high critical temperature, in order to allow superconducting current to flow between the source and drain, it is necessary to Since the length of the channel, that is, the channel length, needs to be approximately the length of superconducting coherence, extremely sophisticated technology is required to fabricate the device. When the channel length is longer than the coherence length, the resistance value between the source and drain electrodes changes with the application of the gate voltage signal, but no superconducting current flows whether the gate voltage signal is on or off.
電界効果型の超電導三端子素子の望ましいスイッチング
動作形態は、電圧零の超電導状態と、有限電圧の常電導
状態間のスイッチングである。The preferred switching mode of the field-effect superconducting three-terminal device is switching between a zero voltage superconducting state and a finite voltage normal conducting state.
コヒーレンス長さは、半導体部のキャリア濃度や移動度
あるいは平均自由行程にも依存するが、ＧａＡｓ等の高
移動度半導体で０ 、１〜０ 、５ ｕｍ程度である。The coherence length depends on the carrier concentration, mobility, or mean free path of the semiconductor portion, but is approximately 0.1 to 0.5 um in a high mobility semiconductor such as GaAs.
しかしながら、酸化物系の超電導薄膜をＧａＡｓ等の化
合物半導体上に形成した場合、界面において相互拡散あ
るいは反応が生じ、接触抵抗が高くなるとともに、酸化
物の超電導性が劣化する。特に界面においては超電導性
を示さない。However, when an oxide-based superconducting thin film is formed on a compound semiconductor such as GaAs, mutual diffusion or reaction occurs at the interface, increasing contact resistance and deteriorating the superconductivity of the oxide. In particular, it does not exhibit superconductivity at the interface.
酸化物の超電導特性の劣化や、界面における高い接触抵
抗の問題を取り除くためには、酸化物の半導体層を用い
ることが望ましい。しかるに酸化物系の半導体層は移動
度が低く、０．０１ｒｒｒ／Ｖｓ程度である。したがっ
てこのような低い移動度の半導体でカップリングさせる
場合、チャンネル長、すなわちソースとドレイン間の距
離はさらに１桁短くする必要がある。液体ヘリウム温度
にかえて液体窒素温度で素子を動作させようとする場合
。In order to eliminate the problem of deterioration of superconducting properties of oxides and high contact resistance at interfaces, it is desirable to use an oxide semiconductor layer. However, the oxide semiconductor layer has low mobility, about 0.01rrr/Vs. Therefore, when coupling with such a low mobility semiconductor, the channel length, that is, the distance between the source and the drain, needs to be further shortened by one order of magnitude. When trying to operate the device at liquid nitrogen temperature instead of liquid helium temperature.
コヒーレンス長さはさらに短くなる。The coherence length becomes even shorter.
これに対応して、チャンネル長もさらに短くする必要が
ある。現在の加工技術あるいはバタン形成技術をもって
しても、０．０５μｓ以下のバタンを得ることは困難で
ある。さらに従来型の素子構造においては、このような
短いソースとドレイン間にゲート電極を挿入する必要が
ある。このような構造は素子の作製をさらに困難にする
。Correspondingly, the channel length must also be further shortened. Even with current processing technology or batten forming technology, it is difficult to obtain battens of 0.05 μs or less. Furthermore, in the conventional device structure, it is necessary to insert a gate electrode between such a short source and drain. Such a structure makes device fabrication even more difficult.
本発明の目的は、超電導電極膜に対して０．１μｓ以下
の微細な加工を必要とせず、微小なチャンネル長を実現
し、かつゲート電極への電圧信号によってスイッチング
動作を行わせることのできる酸化物系の超電導三端子素
子を提供することにある。The purpose of the present invention is to create an oxidized superconducting electrode film that does not require microprocessing of 0.1 μs or less for a superconducting electrode film, can realize a micro channel length, and can perform a switching operation by a voltage signal to a gate electrode. The object of the present invention is to provide a physical superconducting three-terminal device.
〔課題を解決するための手段〕
上記目的を達成するために、本発明においては、超電導
三端子素子を構成する半導体層、ゲート絶縁薄膜、およ
び超電導薄膜からなるソース電極、ドレイン電極、ゲー
ト電極を酸化物によって構成し、かつソースおよびドレ
インを構成する超電導薄膜として、高温で熱処理を行う
ことによって基板との熱膨張係数の差で発生する結晶の
割れが存在する薄膜を用いる。これらの割れの部分は、
電気的に十分に分離されているようにする。この電気的
分離は、割れ部に間隙を設けること、あるいは絶縁性の
物質を介在させることによって実現される。電気的に分
離された超電導薄膜の周辺部領域をソースおよびドレイ
ン電極となし、その中間部領域の結晶粒界間を半導体層
を介して電流が流れる構造とする。すなわち、半導体層
を挾んでソースおよびドレイン電極が配される構造とし
、そして半導体層の面上にゲート絶縁薄膜を介してゲー
ト電極を配する。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a semiconductor layer, a gate insulating thin film, and a source electrode, a drain electrode, and a gate electrode made of a superconducting thin film, which constitute a superconducting three-terminal element. As the superconducting thin film made of oxide and constituting the source and drain, a thin film is used in which cracks in the crystals are present due to the difference in thermal expansion coefficient with the substrate by heat treatment at high temperatures. These cracked parts are
Ensure sufficient electrical isolation. This electrical isolation is achieved by providing a gap between the cracks or by interposing an insulating material. The peripheral regions of the electrically isolated superconducting thin film are used as source and drain electrodes, and the structure is such that a current flows between the grain boundaries in the intermediate region through the semiconductor layer. That is, a structure is adopted in which source and drain electrodes are disposed with a semiconductor layer sandwiched therebetween, and a gate electrode is disposed on the surface of the semiconductor layer with a gate insulating thin film interposed therebetween.
超電導薄膜、半導体層およびゲート絶縁薄膜を形成する
酸化物は、Ｙ−Ｂａ−Ｃｕ酸化物、Ｂ１−５ｒ−Ｃａ−
Ｃｕ酸化物、Ｌａ−８ｒ−Ｃｕ酸化物、 Ｔ Ｑ−Ｂ
ａ−Ｃａ −Ｃｕ酸化物、Ｎｄ−Ｃｅ−Ｃｕ酸化物等の
Ｃｕを含むペロブカイト系結晶構造を基本とする酸化物
とする。The oxides forming the superconducting thin film, the semiconductor layer, and the gate insulating thin film include Y-Ba-Cu oxide, B1-5r-Ca-
Cu oxide, La-8r-Cu oxide, TQ-B
The oxide is based on a perovkite crystal structure containing Cu, such as a-Ca-Cu oxide and Nd-Ce-Cu oxide.
超電導三端子の構造に関して、素子の下側から順ニ、絶
縁性基板、ソースおよびドレイン電極膜と半導体層、ゲ
ート絶縁膜、さらにゲート電極膜が積層化された構造と
する。あるいは素子の下側から順に、絶縁性基板、ゲー
ト電極膜、ゲート純縁膜、半導体層とソースおよびドレ
イン電極膜のように積層順序を逆転させた素子構造も可
能である。The structure of the superconducting three-terminal is such that, in order from the bottom of the element, an insulating substrate, source and drain electrode films, a semiconductor layer, a gate insulating film, and a gate electrode film are laminated. Alternatively, it is also possible to have an element structure in which the stacking order is reversed, such as an insulating substrate, a gate electrode film, a gate pure film, a semiconductor layer, and source and drain electrode films, starting from the bottom of the element.
上に述べたような電界効果型の超電導三端子素子の製造
方法の概要は次のとおりである。The outline of the method for manufacturing the field effect type superconducting three-terminal device as described above is as follows.
ＳｒＴｉＯ３のようなペロブスカイト系結晶構造の単結
晶材を基板として用い、５００℃以上の温度で膜形成を
行うことにより、Ｙ−Ｂａ−Ｃｕ酸化物等のペロブスカ
イト系結晶構造を有するエピタキシー酸化物薄膜を得る
。このようにして形成したＹ−Ｂａ−Ｃｕ酸化物薄膜に
対して真空中で熱処理を施すことにより、半導体的な、
あるいは絶縁体的な電気特性を得ることができる。逆に
Ｙａ−Ｂａ−Ｃｕ酸化物薄膜に対して酸素１気圧の雰囲
気中で、５００℃以上の熱処理を施すことにより、７０
に以上の超電導特性を得ることができる。超電導膜の結
晶粒界の形成のひとつの方法は、ペロブスカイト系結晶
と基板との熱膨張係数の違いを利用し、膜形成時の５０
０℃以上の基板温度から室温基板温度に持ち来たらせた
ときに発生する割れ（クラック）を利用する方法である
。By using a single crystal material with a perovskite crystal structure such as SrTiO3 as a substrate and forming the film at a temperature of 500°C or higher, an epitaxial oxide thin film having a perovskite crystal structure such as Y-Ba-Cu oxide can be formed. obtain. By subjecting the thus formed Y-Ba-Cu oxide thin film to heat treatment in vacuum, semiconductor-like
Alternatively, electrical properties like an insulator can be obtained. Conversely, by heat-treating a Ya-Ba-Cu oxide thin film at 500°C or higher in an oxygen atmosphere of 1 atm,
superconducting properties can be obtained. One method for forming grain boundaries in superconducting films is to utilize the difference in thermal expansion coefficients between perovskite crystals and the substrate.
This method utilizes the cracks that occur when the substrate temperature is brought from 0° C. or higher to room temperature.
以上の酸化物系超電導三端子素子の構造および製造方法
は以下の理由により、電界効果による超電導−常電導間
のスイッチングを可能にするとともに、製造容易な素子
構造を与えるものである。The structure and manufacturing method of the oxide-based superconducting three-terminal element described above enables switching between superconductivity and normal conductivity by the electric field effect and provides an easy-to-manufacture element structure for the following reasons.
電界効果型の超電導三端子素子に対して要求される特性
は、ゲート電圧を印加したときにソースとドレイン間が
超電導状態になって零電圧電流が流れ、ゲート電圧を印
加しない場合は常電導状態になって電圧状態になること
である。ソースとドレイン間が超電導状態になるために
は、ゲート電圧を印加した場合の半導体層における超電
導コヒーレンス長さがチャンネル長にほぼ等しい距離で
あることが必要である。The characteristics required for a field-effect type superconducting three-terminal device are that when a gate voltage is applied, the source and drain become superconducting and zero-voltage current flows, and when no gate voltage is applied, it is a normal conducting state. This means that it becomes a voltage state. In order for the source and drain to be in a superconducting state, it is necessary that the superconducting coherence length in the semiconductor layer when a gate voltage is applied be approximately equal to the channel length.
半導体層におけるコヒーレンス長さは、半導体層のキャ
リア濃度、移動度および動作温度に依存し、キャリア濃
度および移動度が高くなるにしたがって、コヒーレンス
長さが長くなり、逆に動作温度を高くするにしたがって
、コヒーレンス長さが短くなる。ゲート番こ電圧を印加
した場合−半導体層のチャンネル部には蓄積層が形成さ
れ、キャリア濃度が増加する。したがって十分な、すな
わち数Ｖあるいは数十Ｖのゲート電圧を印加した場合、
ソースとドレイン間を超電導状態にすることは可能であ
る。ただしゲート信号電圧が、数十ｍＶであると考えら
れている超電導ギャップ電圧より十倍以上大きい場合、
素子としての利得を得ることができない。移動度の大き
い化合物半導体を用いた場合、必要なチャンネル長は０
．１〜０．５μｓである。酸化物系半導体の移動度は０
．０１ｒ＆／ Ｖ ｓ以下である。半導体層の移動度は
材料固有の値であるか・ら、大幅に大きくすることはで
きない。The coherence length in a semiconductor layer depends on the carrier concentration, mobility, and operating temperature of the semiconductor layer; as the carrier concentration and mobility increase, the coherence length increases, and conversely, as the operating temperature increases, the coherence length increases. , the coherence length becomes shorter. When a gate voltage is applied - an accumulation layer is formed in the channel portion of the semiconductor layer, and the carrier concentration increases. Therefore, if a sufficient gate voltage of several V or tens of V is applied,
It is possible to create a superconducting state between the source and drain. However, if the gate signal voltage is more than ten times larger than the superconducting gap voltage, which is thought to be several tens of mV,
No gain can be obtained as an element. When using a compound semiconductor with high mobility, the required channel length is 0.
．． It is 1 to 0.5 μs. The mobility of oxide semiconductors is 0
．． 01r&/Vs or less. Since the mobility of the semiconductor layer is a value specific to the material, it cannot be significantly increased.
以上の点を考慮すると、酸化物系超電導三端子素子のチ
ャンネル長として０．０５ＬＬ１１以下の値にする必要
がある。とくに超電導三端子素子を従来の液体ヘリウム
温度にかえて液体窒素温度で動作させる場合、このよう
な短いチャンネル長は必須である。しかし、−枚の超電
導薄膜から出発してこれを加工することによって、ソー
スとドレイン間の距離を０．０５ＬＬ１１以下にするこ
とは不可能である。これに対して１本発明における素子
構造では酸化物超電導薄膜特有の結晶粒界をチャンネル
部に用いることができる。Considering the above points, it is necessary to set the channel length of the oxide-based superconducting three-terminal element to a value of 0.05LL11 or less. In particular, such a short channel length is essential when operating a superconducting three-terminal device at liquid nitrogen temperature instead of the conventional liquid helium temperature. However, it is impossible to reduce the distance between the source and drain to 0.05LL11 or less by starting from and processing two superconducting thin films. On the other hand, in the device structure according to the present invention, the crystal grain boundaries peculiar to the oxide superconducting thin film can be used in the channel portion.
すなわち、ペロブスカイト系の多結晶構造を有する酸化
物超電導薄膜において、結晶粒界では超電導性が弱くな
り、臨界電流の低下が引き起こされる。超電導薄膜に対
して応力が加わった状態で膜形成を行った場合、結晶粒
界にはクラックが生じる。このような割れの形成を可能
ならしめるために、酸化物超電導薄膜と基板材との熱膨
張係数の差を利用する０例えば、 Ｙ−Ｂａ−Ｃｕ−０
膜の熱膨張係数が１．５Ｘ１０−’／ｄｅｇであり、Ｓ
ｒＴｉＯ３膜のそれは１．ｌＸ１０−ｓ／ｄｅｇである
から、１ｄｅｇ当り４ＸＩＯ’″Ｓの差がある。That is, in an oxide superconducting thin film having a perovskite-based polycrystalline structure, superconductivity becomes weak at grain boundaries, causing a decrease in critical current. When a superconducting thin film is formed under stress, cracks occur at grain boundaries. In order to enable the formation of such cracks, the difference in thermal expansion coefficient between the oxide superconducting thin film and the substrate material is utilized.For example, Y-Ba-Cu-0
The coefficient of thermal expansion of the film is 1.5X10-'/deg, and S
That of rTiO3 film is 1. Since it is 1X10-s/deg, there is a difference of 4XIO'''S per 1deg.
この差と酸化物薄膜のＣ軸方向の結合が弱いことを利用
することにより割れを形成できる。数値例を挙げると、
ＳｒＴｉＯ３基板の（１１０）上に形成し、８５０℃で
熱処理を施したＹＢａ−Ｃｕ−〇膜には平均してｌｏＬ
ＬＩＩ間隔で３０ｎｍ幅の割れが生じる。間隔や幅及び
割れの位置は走査型電子顕微鏡により検知できる。この
クランク部での結晶粒間隔は例えば膜形成後の熱処理温
度条件、基板材料の選択等によって任意に３１１節する
ことができる。熱処理温度が高くなるに伴って１間隔は
狭くなり、幅は広くなる。このような膜構造では結晶粒
界どうしが電気的に繋がらない。したがって超電導膜に
接して形成される半導体層を介して電流が流れることに
なる。結晶粒間での電気的な絶縁分離は、例えば酸化物
薄膜をフッ素プラズマに曝すことによって結晶粒界部に
フッ素等の不純物を侵入させることで、さらに十分な分
離となる。A crack can be formed by utilizing this difference and the fact that the bond in the C-axis direction of the oxide thin film is weak. To give a numerical example,
On average, the YBa-Cu-〇 film formed on the (110) SrTiO3 substrate and heat-treated at 850°C has loL.
Cracks with a width of 30 nm occur at LII intervals. The spacing, width, and location of cracks can be detected using a scanning electron microscope. The grain spacing in this crank portion can be arbitrarily set to 311 nodes depending on, for example, the heat treatment temperature conditions after film formation, the selection of the substrate material, etc. As the heat treatment temperature increases, one interval becomes narrower and the width becomes wider. In such a film structure, grain boundaries are not electrically connected to each other. Therefore, current flows through the semiconductor layer formed in contact with the superconducting film. Electrical isolation between crystal grains can be further improved by, for example, exposing the oxide thin film to fluorine plasma to infiltrate impurities such as fluorine into the crystal grain boundaries.
本発明においては、さらに半導体層に対してソースおよ
びドレイン電極を両側に配し、ゲート電極をゲート絶縁
薄膜を介して半導体層上に配することにより、ゲート電
極膜幅に対する制限を除くとともに、０．０５ｕｍ以下
のチャンネル長を可能とするものである６以上のように
して、本発明は、液体窒素温度近傍の高温において動作
させることが可能な極微細寸法で、電界効果型の超電導
三端子素子を実現する。In the present invention, the source and drain electrodes are further arranged on both sides of the semiconductor layer, and the gate electrode is arranged on the semiconductor layer via a gate insulating thin film, thereby eliminating restrictions on the gate electrode film width. The present invention provides a field-effect superconducting three-terminal device with extremely small dimensions that can be operated at high temperatures near the liquid nitrogen temperature. Realize.
以下、本発明の一実施例を図面を用いながら説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図は本実施例の上面図、第２図はそのＸ−Ｘ断面図
である。基板１として５ｒＴｉＯ。FIG. 1 is a top view of this embodiment, and FIG. 2 is a cross-sectional view taken along line XX. 5rTiO as substrate 1.
の（１１０）面方位単結晶基板を用い、この面上にＹ−
Ｂａ−Ｃｕの酸化物超電導薄膜２を７０ｎｍの厚さに形
成する。膜形成は高周波マグネトロンスパッタリング法
によって行った。雰囲気ガスはアルゴンと酸素の５０％
ずつの混合ガスとし、全圧は３０ｍＴｏｒｒとする。タ
ーゲツト材はＹ−Ｂａ−Ｃｕ酸化物の外径９０ｍの円板
状焼結体である。電源としては周波数１３．５６ＭＨｚ
で電力１００Ｗの高周波を用いた。膜形成時の基板温度
は７００℃とし、形成後、８５０℃の酸素雰囲気中で熱
処理を行い、Ｙ−Ｂａ−Ｃｕ酸化物超電導薄膜２を得る
。この膜の超電導臨界温度は８２にである。薄膜２はＳ
ｒＴｉＯ３基板の（ｌ ｌ Ｏ）面にエピタキシャル成
長し、Ｃ軸は（１１０）に対して面内で直交する。８５
０℃の熱処理を行うことで５ｒＴｉＯ３（１１０）に対
し、面に平行に沿って１０ｕｍ間隔で３０ＬＬＩＩ幅の
割れが形成される。A single crystal substrate with (110) plane orientation is used, and Y-
A Ba-Cu oxide superconducting thin film 2 is formed to a thickness of 70 nm. Film formation was performed by high frequency magnetron sputtering method. Atmosphere gas is 50% argon and oxygen
The total pressure is 30 mTorr. The target material is a disc-shaped sintered body of Y-Ba-Cu oxide with an outer diameter of 90 m. Frequency 13.56MHz for power supply
A high frequency wave with a power of 100 W was used. The substrate temperature during film formation is 700°C, and after the formation, heat treatment is performed in an oxygen atmosphere at 850°C to obtain a Y-Ba-Cu oxide superconducting thin film 2. The superconducting critical temperature of this film is 82°C. Thin film 2 is S
It is epitaxially grown on the (l l O) plane of the rTiO3 substrate, and the C axis is perpendicular to the (110) plane. 85
By performing heat treatment at 0° C., cracks with a width of 30 LLII are formed in 5rTiO3 (110) at intervals of 10 um parallel to the surface.
その後、ＣＦ４ガスを用いたプラズマ雰囲気中に膜表面
を曝す、これにより割れた界面においてフッ素化された
状態を形成する。ＣＦ４ガスのプラズマは、１００ｍＴ
ｏｒｒのＣＦ、ガス雰囲気中の電極に対して１００Ｗの
高周波を印加することにより発生する。ＣＦ４ガスのプ
ラズマに曝すとき、基板温度は１００℃以上に加熱する
。Thereafter, the film surface is exposed to a plasma atmosphere using CF4 gas, thereby forming a fluorinated state at the cracked interface. CF4 gas plasma is 100mT
CF of orr is generated by applying a high frequency of 100 W to an electrode in a gas atmosphere. When exposed to CF4 gas plasma, the substrate temperature is heated to 100° C. or higher.
以上の処理をしたＹ−Ｂａ−Ｃｕ酸化物超電導薄膜に対
して、０．を用いたイオンビームエツチング法により、
ソース電極６およびドレイン電極７としてのパターンを
形成する０次に、半導体層３となるべき、ＰｒＢａ、Ｃ
ｕ、Ｏ，−ｘ酸化物薄膜を高周波マグネトロンスパッタ
リング法で形成する。膜形成温度は６５０℃、膜厚は２
００ｎｍとする・このＰ ｒ Ｂ ａ、Ｃｕ、Ｏ，−ｘ
酸化物薄膜に対して、レジスト膜塗布後、Ａｒビームを
用いたイオンビームエツチング法により、第１図に示す
ように、半導体層３としてのパターンを加工形成する。For the Y-Ba-Cu oxide superconducting thin film subjected to the above treatment, 0. By ion beam etching method using
Next, PrBa, C
A u, O, -x oxide thin film is formed by high frequency magnetron sputtering. Film formation temperature is 650℃, film thickness is 2
00nm・This P r B a, Cu, O, -x
After applying a resist film to the oxide thin film, a pattern as a semiconductor layer 3 is formed by ion beam etching using an Ar beam, as shown in FIG.
次に、ゲート絶縁膜４を高周波マグネトロンスパッタリ
ング法によって形成する。膜形成温度は６００℃以下と
し、膜厚は２０ｎｍとする。さらに、ゲート電極５とし
てＹ−Ｂａ−Ｃｕ酸化物薄膜を、高周波マグネトロンス
パッタリング法によって１１００ｎの厚さに形成する。Next, a gate insulating film 4 is formed by high frequency magnetron sputtering. The film formation temperature is 600° C. or lower, and the film thickness is 20 nm. Furthermore, a Y--Ba--Cu oxide thin film is formed as the gate electrode 5 to a thickness of 1100 nm by high frequency magnetron sputtering.
雰囲気ガスはＡｒと酸素の５０％ずつの混合ガスとし全
圧は５０ｍＴｏｒｒとする。膜形成時の基板温度は６５
０℃とする。膜形成後は、積層間の拡散を防ぐ目的で、
熱処理を行わない。化学量論組成の膜を得ることにより
、超電導臨界温度は７２にである。以上の製造工程によ
り酸化物超電導三端子素子を得る。The atmospheric gas is a mixed gas of 50% each of Ar and oxygen, and the total pressure is 50 mTorr. The substrate temperature during film formation is 65
The temperature shall be 0°C. After film formation, in order to prevent diffusion between the laminated layers,
No heat treatment. By obtaining a stoichiometric film, the superconducting critical temperature is 72°C. Through the above manufacturing process, an oxide superconducting three-terminal element is obtained.
以上の方法により作製した超電導三端子素子の特性は、
ゲート電圧を印加しない場合、超電導電流が流れず、高
抵抗状態となった。これに対して、２００ｍＶ以上のゲ
ート電圧を印加した場合、約５０μＡの超電導電流が流
れ、電圧状態における抵抗も小さくなった。このような
素子特性は、ディジタル回路やアナログ回路のスイッチ
ング素子としての特性を有していて、論理回路、記憶回
路、ディジタル・アナログ変換回路等に適用される。The characteristics of the superconducting three-terminal device fabricated by the above method are as follows:
When no gate voltage was applied, no superconducting current flowed, resulting in a high resistance state. On the other hand, when a gate voltage of 200 mV or more was applied, a superconducting current of about 50 μA flowed, and the resistance in the voltage state was also small. Such element characteristics have characteristics as switching elements of digital circuits and analog circuits, and are applied to logic circuits, memory circuits, digital-to-analog conversion circuits, and the like.
本発明にかかる超電導三端子素子は次に述べような効果
を有する。The superconducting three-terminal element according to the present invention has the following effects.
（１）半導体層として移動度の小さい酸化物半導体を用
いる場合に必要とされる０、０５μｓ以下のチャンネル
長を可能とする素子構造である。(1) The device structure enables a channel length of 0.05 μs or less, which is required when using an oxide semiconductor with low mobility as a semiconductor layer.
（２）これにより、液体ヘリウム温度だけでなく、数十
にの高温度においても超電導と常電導間、あるいは零電
圧状態と高低状状態間のスイッチングが可能となり、し
かも回路を構成するのに必要な条件である、利得１以上
の値を得ることができる。(2) This makes it possible to switch between superconductivity and normal conductivity, or between zero-voltage state and high-low state, not only at liquid helium temperatures but also at tens of high temperatures, and is necessary for configuring circuits. It is possible to obtain a gain of 1 or more, which is a good condition.
（３）以上の素子特性はディジタル回路やアナログ回路
のスイッチング素子としての特性を備えていることにな
り、したがって、論理回路、記憶回路、ディジタル・ア
ナログ変換回路等の能動素子として用いることができる
。(3) The above element characteristics have the characteristics as a switching element of a digital circuit or an analog circuit, and therefore, it can be used as an active element of a logic circuit, a memory circuit, a digital-to-analog conversion circuit, etc.
第１図は本発明の一実施例の上面図、第２図はそのＸ−
Ｘ断面図である。
符号の説明
１・・・基板、２・・・酸化物超電導薄膜、３・・・半
導体層。
４・・・ゲート絶縁膜、５・・・ゲート電極、６・・・
ソース電極、７・・・ドレイン電極。Fig. 1 is a top view of one embodiment of the present invention, and Fig. 2 is its X-
It is an X sectional view. Explanation of symbols 1...Substrate, 2...Oxide superconducting thin film, 3...Semiconductor layer. 4... Gate insulating film, 5... Gate electrode, 6...
Source electrode, 7... drain electrode.
Claims (1)
ート電極と、半導体層と、ゲート絶縁薄膜とによって構
成される電界効果型の超電導三端子素子において、これ
ら超電導薄膜、半導体層、ゲート絶縁薄膜が酸化物によ
り構成され、かつソース・ドレイン電極を構成する超電
導薄膜として熱処理時に基板との熱膨張係数の差で発生
する結晶の割れが存在しこの結晶割れの部分で電気的に
分離されている薄膜を用い、この電気的に分離された超
電導薄膜の周辺部領域をソース・ドレイン電極とし、そ
の中間部領域を半導体層を介して電流が流れる構造とし
、かつ半導体層の面上にゲート絶縁薄膜を介してゲート
電極が形成されていることを特徴とする酸化物超電導三
端子素子。 ２、請求項１記載のソース・ドレイン電極を構成する超
電導薄膜は、チタン酸ストロンチウム（ＳｒＴｉＯ＿３
）の（１１０）方位上に成膜し、Ｃ軸が［１１０］に対
し面内で直角な膜を用いることを特徴とする酸化物超電
導三端子素子。 ３、請求項１記載の超電導薄膜、半導体層およびゲート
絶縁薄膜を構成する酸化物が、ペロブスカイト系結晶構
造を有する酸化物であることを特徴とする酸化物超電導
三端子素子。 ４、請求項１記載のソース・ドレイン電極を構成する超
電導薄膜は、ＳｒＴｉＯ＿３単結晶材の（１１０）基板
を用い、６００℃以上の温度で膜形成を行い、さらに８
００℃以上で熱処理を行うことを特徴とする酸化物超電
導三端子素子。[Claims] 1. A field-effect superconducting three-terminal device consisting of a source/drain electrode and a gate electrode made of a superconducting thin film, a semiconductor layer, and a gate insulating thin film, including the superconducting thin film, the semiconductor layer, The gate insulating thin film is composed of an oxide, and as a superconducting thin film that constitutes the source/drain electrodes, there are crystal cracks that occur due to the difference in thermal expansion coefficient with the substrate during heat treatment, and electrical isolation occurs at the crystal cracks. The peripheral region of this electrically isolated superconducting thin film is used as a source/drain electrode, and the intermediate region is configured to allow current to flow through the semiconductor layer. An oxide superconducting three-terminal device characterized in that a gate electrode is formed with a gate insulating thin film interposed therebetween. 2. The superconducting thin film constituting the source/drain electrode according to claim 1 is made of strontium titanate (SrTiO_3
), the film is formed on the (110) direction, and the C-axis is perpendicular to [110] in the plane. 3. An oxide superconducting three-terminal device, wherein the oxide constituting the superconducting thin film, the semiconductor layer, and the gate insulating thin film according to claim 1 is an oxide having a perovskite crystal structure. 4. The superconducting thin film constituting the source/drain electrode according to claim 1 is formed using a (110) substrate made of SrTiO_3 single crystal material at a temperature of 600°C or higher, and further
An oxide superconducting three-terminal device characterized by being heat-treated at a temperature of 00°C or higher.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236962A JPH0714079B2 (en) | 1990-09-10 | 1990-09-10 | Oxide superconducting three-terminal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236962A JPH0714079B2 (en) | 1990-09-10 | 1990-09-10 | Oxide superconducting three-terminal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04118977A true JPH04118977A (en) | 1992-04-20 |
| JPH0714079B2 JPH0714079B2 (en) | 1995-02-15 |
Family
ID=17008346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236962A Expired - Fee Related JPH0714079B2 (en) | 1990-09-10 | 1990-09-10 | Oxide superconducting three-terminal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714079B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106646A (en) * | 1993-09-30 | 1995-04-21 | Hitachi Ltd | Superconducting device |
| JPH07106647A (en) * | 1993-09-30 | 1995-04-21 | Hitachi Ltd | Superconducting element |
| US6699602B2 (en) | 2001-03-01 | 2004-03-02 | Hitachi Maxell, Ltd. | Amorphous magnetic recording medium, process for producing the same and magnetic recording and reproduction apparatus |
| US8916869B2 (en) | 2009-11-06 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor layer |
| US9425226B2 (en) | 2014-03-13 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| US9905598B2 (en) | 2014-04-23 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| CN111092147A (en) * | 2019-07-05 | 2020-05-01 | 河南大学 | PBCO/NSTO superconducting resistive random access memory and preparation method thereof |
| CN111092146A (en) * | 2019-07-05 | 2020-05-01 | 河南大学 | PBCO superconducting film and preparation method thereof |
-
1990
- 1990-09-10 JP JP2236962A patent/JPH0714079B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106646A (en) * | 1993-09-30 | 1995-04-21 | Hitachi Ltd | Superconducting device |
| JPH07106647A (en) * | 1993-09-30 | 1995-04-21 | Hitachi Ltd | Superconducting element |
| US6699602B2 (en) | 2001-03-01 | 2004-03-02 | Hitachi Maxell, Ltd. | Amorphous magnetic recording medium, process for producing the same and magnetic recording and reproduction apparatus |
| US8916869B2 (en) | 2009-11-06 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor layer |
| US9331112B2 (en) | 2009-11-06 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including an oxide semiconductor layer |
| US9773814B2 (en) | 2009-11-06 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9425226B2 (en) | 2014-03-13 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| US9711549B2 (en) | 2014-03-13 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| US9905598B2 (en) | 2014-04-23 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
| CN111092147A (en) * | 2019-07-05 | 2020-05-01 | 河南大学 | PBCO/NSTO superconducting resistive random access memory and preparation method thereof |
| CN111092146A (en) * | 2019-07-05 | 2020-05-01 | 河南大学 | PBCO superconducting film and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714079B2 (en) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05235426A (en) | Superconducting field-effect transistor with inverted misfet structure and its production | |
| JPH04118977A (en) | Oxide superconducting three-terminal element | |
| JPH03228384A (en) | Superconducting element | |
| US5828079A (en) | Field-effect type superconducting device including bi-base oxide compound containing copper | |
| JPH05251777A (en) | Superconducting field-effect type element and manufacture thereof | |
| JPH0379092A (en) | Oxide superconducting three-terminal element | |
| JP2500302B2 (en) | Superconducting element and superconducting circuit | |
| JPH0272685A (en) | Method for forming weakly coupled superconductor part | |
| JP3186035B2 (en) | Laminated thin film for field effect element and field effect transistor using the laminated thin film | |
| JP2599500B2 (en) | Superconducting element and fabrication method | |
| JPH03150879A (en) | Superconducting switching device | |
| JP2647251B2 (en) | Superconducting element and fabrication method | |
| JP3241798B2 (en) | Method for manufacturing superconducting device | |
| JPH02273974A (en) | Superconducting three-terminal element | |
| JP2691065B2 (en) | Superconducting element and fabrication method | |
| JP2868286B2 (en) | Superconducting element and circuit element having the same | |
| JPH0341783A (en) | Field-effect superconducting transistor device | |
| JPH02277276A (en) | Oxide superconducting transistor device | |
| JPH1126822A (en) | High temperature superconduction josephson element and its manufacture | |
| JPH05335640A (en) | Superconductive element | |
| JPH05167114A (en) | Superconducting field-effect transistor | |
| JPH0636440B2 (en) | Superconducting switching element | |
| JPH0555649A (en) | Manufacture of superconducting electric field effect element | |
| JPH04288885A (en) | Tunnel-type josephson element | |
| JPH02273975A (en) | Superconducting switching element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |