JPH04114232U - Gate drive circuit for insulated gate voltage-driven semiconductor devices - Google Patents

Gate drive circuit for insulated gate voltage-driven semiconductor devices

Info

Publication number
JPH04114232U
JPH04114232U JP1793591U JP1793591U JPH04114232U JP H04114232 U JPH04114232 U JP H04114232U JP 1793591 U JP1793591 U JP 1793591U JP 1793591 U JP1793591 U JP 1793591U JP H04114232 U JPH04114232 U JP H04114232U
Authority
JP
Japan
Prior art keywords
voltage
gate
pulse
drive circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1793591U
Other languages
Japanese (ja)
Inventor
修司 田村
Original Assignee
新神戸電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新神戸電機株式会社 filed Critical 新神戸電機株式会社
Priority to JP1793591U priority Critical patent/JPH04114232U/en
Publication of JPH04114232U publication Critical patent/JPH04114232U/en
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 デューティ比が種々変化するパルス電圧によ
りパルストランスを介して絶縁ゲート電圧駆動形半導体
素子のゲートを駆動する場合に、充分に駆動が可能なゲ
ート電圧を供給できるゲート駆動回路を提供する。 【構成】 1次巻線にパルス電圧が供給されるパルスト
ランス2の2次巻線の一端とMOS−FET4のゲート
及び抵抗3の一端との間にコンデンサ5を直列接続す
る。MOS−FET4のゲート側にカソードを向けたダ
イオード6を抵抗3に並列接続する。
(57) [Summary] [Purpose] When driving the gate of an insulated gate voltage-driven semiconductor device via a pulse transformer with a pulse voltage whose duty ratio varies, a gate voltage that can supply sufficient gate voltage for driving is provided. Provides a drive circuit. [Structure] A capacitor 5 is connected in series between one end of the secondary winding of a pulse transformer 2 whose primary winding is supplied with a pulse voltage, and the gate of a MOS-FET 4 and one end of a resistor 3. A diode 6 with its cathode facing the gate side of the MOS-FET 4 is connected in parallel to the resistor 3.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【0001】0001

【産業上の利用分野】[Industrial application field]

本考案はゲートが他の電極から絶縁された絶縁ゲート電圧駆動形半導体素子の ゲート駆動回路に関するものである。 The present invention is an insulated gate voltage-driven semiconductor device in which the gate is insulated from other electrodes. This invention relates to a gate drive circuit.

【0002】0002

【従来の技術】[Conventional technology]

従来、例えばMOS−FETのようにゲートが他の電極から絶縁されていて電 圧駆動される形式の半導体素子をパルス電圧で駆動する場合には、比較的回路構 成が簡単で安価にできるため、図3に示したようなパルストランスを用いるゲー ト駆動回路が用いられる。この回路では、パルス電圧源1より図4の(a)に示 したような波形のパルス電圧V1 をパルストランス2の1次側に入力した場合、 2次側には図4の(b)に示したようなパルス波形の電圧信号V2 が出力される 。この2次側の電圧波形がそのままMOS−FET4のゲート電圧Vgsとなる。 ゲート・ソース間に並列接続された抵抗3は、MOS−FET4のゲート・オン 時に充電されたゲート電荷をゲート・オフ時に放電するためのものである。 Conventionally, for example, in MOS-FET, the gate was insulated from other electrodes and the When driving a voltage-driven semiconductor element with a pulse voltage, the circuit structure is relatively simple. A game using a pulse transformer as shown in Fig. 3 is recommended because it is easy and inexpensive to construct. A drive circuit is used. In this circuit, the pulse voltage source 1 is used as shown in FIG. 4(a). When a pulse voltage V1 with a waveform like this is input to the primary side of pulse transformer 2, A voltage signal V2 with a pulse waveform as shown in Fig. 4(b) is output to the secondary side. . This voltage waveform on the secondary side becomes the gate voltage Vgs of the MOS-FET 4 as it is. A resistor 3 connected in parallel between the gate and source turns on the gate of the MOS-FET 4. This is to discharge the gate charge that has been charged at the time of the gate when the gate is turned off.

【0003】0003

【考案が解決しようとする課題】[Problem that the idea aims to solve]

上記のようなゲート駆動回路では、パルストランス2の1次側に入力されるパ ルス電圧波形の直流分が2次側には伝達されないので、2次側に出力されるパル ス電圧波形の平均電位は常に0Vとなる。このために、デューティ比が変化する パルス電圧波形V1 をパルストランス2の1次側に入力した場合、2次側に出力 される電圧波形V2 は正、負のピーク電圧が図4の(b)に示すように大きく変 動することになる。従って、MOS−FET4のゲートに対しては、入力電圧波 形の最小デューティ比時における過電圧マージンと最大デューティ比時における しきい値電圧に対するマージンを考慮する必要があり、また、デューティ比の如 何に関わらず、充分な駆動が可能となるゲート電圧を与えるようにしなければな らないという問題点があった。 In the gate drive circuit as described above, the pulse input to the primary side of the pulse transformer 2 is Since the DC component of the pulse voltage waveform is not transmitted to the secondary side, the pulse output to the secondary side is The average potential of the voltage waveform is always 0V. For this reason, the duty ratio changes When pulse voltage waveform V1 is input to the primary side of pulse transformer 2, it is output to the secondary side. The positive and negative peak voltages of the voltage waveform V2 shown in Fig. 4(b) change greatly. It will move. Therefore, for the gate of MOS-FET4, the input voltage wave Overvoltage margin at minimum duty ratio and maximum duty ratio of It is necessary to consider the margin for the threshold voltage, and also the duty ratio. Regardless of what happens, you must make sure to provide a gate voltage that allows sufficient drive. There was a problem that there was no.

【0004】 本考案の目的は、振幅がほぼ一定でデューティ比が種々変化する波形のパルス 電圧でパルストランスを介して絶縁ゲート電圧駆動形半導体素子のゲートを駆動 する場合に、構成が容易で充分な駆動が可能なゲート電圧を供給できるゲート駆 動回路を提供することにある。0004 The purpose of this invention is to generate pulses with waveforms whose amplitude is approximately constant and whose duty ratio varies. Voltage drives the gate of an insulated gate voltage-driven semiconductor device via a pulse transformer A gate driver that is easy to configure and can supply a sufficient gate voltage when The objective is to provide a dynamic circuit.

【0005】[0005]

【課題を解決するための手段】[Means to solve the problem]

上記の課題を解決するために、本考案のゲート駆動回路は実施例の図1に見ら れるように、絶縁ゲート電圧駆動形半導体素子4のゲート・ソース間に並列に抵 抗3とパルストランス2の2次巻線とをそれぞれ接続し、パルストランス2の1 次巻線にパルス電圧源1よりパルス電圧を供給するゲート駆動回路において、パ ルストランス2の2次巻線の一端と半導体素子4のゲート及び抵抗3の一端との 間に直列接続されたコンデンサ5と、半導体素子4のゲートにカソードを向ける ようにして抵抗3に並列接続されたダイオード6とからなる直流分再生回路を具 備する。 In order to solve the above problems, the gate drive circuit of the present invention is shown in FIG. 1 of the embodiment. A resistor is connected in parallel between the gate and source of the insulated gate voltage driven semiconductor element 4 so that Connect resistor 3 and the secondary winding of pulse transformer 2, respectively, and In the gate drive circuit that supplies pulse voltage from pulse voltage source 1 to the next winding, One end of the secondary winding of the transformer 2 and the gate of the semiconductor element 4 and one end of the resistor 3 The cathode is directed toward the capacitor 5 connected in series between them and the gate of the semiconductor element 4. In this way, a DC regeneration circuit consisting of a diode 6 connected in parallel to a resistor 3 is provided. Prepare.

【0006】[0006]

【作用】[Effect]

上記本考案のゲート駆動回路においては、パルストランス2の1次側に振幅が ほぼ一定でデューティ比が種々変化するパルス電圧が入力される場合、2次側に はピーク電圧の大きく変動する交流電圧が出力されるのに対して、コンデンサ5 とダイオード6の作用により1次側入力電圧波形の直流分が再生されて上記2次 側出力に重畳された波形の駆動回路出力が得られる。これにより、パルストラン ス2の2次側出力におけるピーク電圧の変動が抑制されて、半導体素子4に対し て充分な駆動が可能なゲート電圧が供給される。 In the above gate drive circuit of the present invention, the amplitude is on the primary side of the pulse transformer 2. When a pulse voltage that is almost constant and whose duty ratio changes variously is input, the secondary side outputs an AC voltage with a large peak voltage fluctuation, whereas the capacitor 5 The DC component of the primary side input voltage waveform is regenerated by the action of the diode 6 and the secondary side A drive circuit output with a waveform superimposed on the side output is obtained. This allows the pulse tran Fluctuations in the peak voltage at the secondary side output of the device 2 are suppressed, and A gate voltage that enables sufficient driving is supplied.

【0007】[0007]

【実施例】【Example】

以下、本考案の実施例を図面を参照して説明する。図1において、5はパルス トランス2の2次巻線の一端と、駆動すべきMOS−FET4のゲート及び抵抗 3の一端との間に直列接続されたコンデンサ、6はMOS−FET4のゲート側 にカソードを、ソース側にアノードをそれぞれ接続して、抵抗3に並列接続され たダイオードである。これらのコンデンサ5及びダイオード6により直流分再生 回路を構成している。 Embodiments of the present invention will be described below with reference to the drawings. In Figure 1, 5 is a pulse One end of the secondary winding of transformer 2, the gate and resistor of MOS-FET 4 to be driven A capacitor is connected in series with one end of 3, and 6 is the gate side of MOS-FET4. The cathode is connected to the resistor 3, and the anode is connected to the source side, and the resistor 3 is connected in parallel. It is a diode. DC component is regenerated by these capacitor 5 and diode 6 It constitutes a circuit.

【0008】 上記の構成になる駆動回路においては、パルス電圧源1よりパルストランス2 の1次側に図2の(a)の波形のパルス電圧V1 を入力した場合、2次側には図 2の(b)に示した正、負の極性を持った波形のパルス電圧V2 が出力される。 このパルス電圧V2 が負電圧のときに、ダイオード6が導通してコンデンサ5が 充電される。このとき、MOS−FET4のゲート電荷は抵抗3を通して放電さ れ、ゲート・オフ状態となる。そして、図2の(b)のパルス電圧V2 が正電圧 のときに、この正電圧にコンデンサ5の充電電圧が重畳されてレベルが正方向に ずれ、図2の(c)に示した波形のパルス電圧Vgsとなる。即ち、電圧V2 が電 圧V1 の直流分を失っていても、電圧Vgsは最低電圧がほぼ0電圧でクランプさ れたところの直流分が再生された電圧となる。このようなパルス電圧VgsがMO S−FET4のゲートに入力されるので、充分なゲート駆動が行われる。図2の T1 はゲート・オン時間、T2 はゲート・オフ時間である。[0008] In the drive circuit configured as above, the pulse voltage source 1 is connected to the pulse transformer 2. When a pulse voltage V1 with the waveform shown in Fig. 2 (a) is input to the primary side of the A pulse voltage V2 having a waveform having positive and negative polarities shown in 2(b) is output. When this pulse voltage V2 is a negative voltage, the diode 6 becomes conductive and the capacitor 5 It will be charged. At this time, the gate charge of MOS-FET4 is discharged through resistor 3. The gate is turned off. Then, the pulse voltage V2 in FIG. 2(b) is a positive voltage. When , the charging voltage of capacitor 5 is superimposed on this positive voltage, and the level becomes positive. As a result, the pulse voltage Vgs has a waveform shown in FIG. 2(c). That is, the voltage V2 Even if the DC component of voltage V1 is lost, voltage Vgs is clamped at the lowest voltage of almost 0 voltage. The DC component where the voltage is removed becomes the regenerated voltage. Such a pulse voltage Vgs is MO Since it is input to the gate of S-FET 4, sufficient gate drive is performed. Figure 2 T1 is the gate on time and T2 is the gate off time.

【0009】 一般に、MOS−FET4のゲート・ソース間電圧の最大定格はVgs<±20 V程度である。今、ゲート電圧Vgsのしきい値を7Vと仮定し、過電圧マージン を5Vで設計した場合、ゲート・ソース間電圧の最大値は15Vとなる。上記の 条件において、パルス電圧波形のデューティ比を50%とした場合、従来例の駆 動回路では、ゲート電圧Vgsは7.5Vとなり、しきい値に対して0.5Vのマ ージンしかとれない。これに対して、本実施例の駆動回路では、デューティ比は 50%の場合でもゲート電圧Vgsはほぼ14Vを確保できるので、しきい値に対 するマージンが7Vもとれる。[0009] Generally, the maximum rating of the gate-source voltage of MOS-FET4 is Vgs<±20 It is about V. Now, assuming that the gate voltage Vgs threshold is 7V, the overvoltage margin is When designed with 5V, the maximum value of the gate-source voltage is 15V. above Under the conditions, when the duty ratio of the pulse voltage waveform is 50%, the conventional drive In the active circuit, the gate voltage Vgs is 7.5V, with a 0.5V master to the threshold. - I can only take gin. On the other hand, in the drive circuit of this embodiment, the duty ratio is Even in the case of 50%, the gate voltage Vgs can be maintained at approximately 14V, so the threshold voltage There is a margin of 7V.

【0010】0010

【考案の効果】[Effect of the idea]

以上述べたように本考案の駆動回路は、パルス電圧源よりパルストランスを介 して絶縁ゲート電圧駆動形半導体素子のゲートを駆動する回路において、パルス トランスの2次巻線の一端と半導体素子のゲート及び抵抗の一端との間に接続し たコンデンサと、半導体素子のゲート側にカソードを向けて抵抗に並列接続した ダイオードとからなる直流分再生回路を設けたので、パルストランスの1次側に 振幅がほぼ一定でデューティ比が種々変化するパルス電圧が入力されて、2次側 にピーク電圧の大きく変動する交流電圧が出力される場合にも、コンデンサとダ イオードの作用により1次側入力電圧波形の直流分を再生して2次側出力電圧に 重畳した波形の駆動回路出力を得ることができる。従って、簡単な構成で、パル ストランスの2次側出力のピーク電圧の変動を抑制し得て、対象となる半導体素 子のゲートを充分且つ良好に駆動できるゲート電圧を供給することができる。 As described above, the drive circuit of the present invention uses a pulse voltage source via a pulse transformer. In a circuit that drives the gate of an insulated gate voltage-driven semiconductor device, a pulse Connected between one end of the secondary winding of the transformer and the gate of the semiconductor element and one end of the resistor. A capacitor connected in parallel with a resistor with the cathode facing the gate side of the semiconductor element. A DC regeneration circuit consisting of a diode is installed, so the primary side of the pulse transformer is A pulse voltage whose amplitude is approximately constant and whose duty ratio varies is input, and the secondary side Even when an AC voltage with a peak voltage that fluctuates widely is output, capacitors and The DC component of the primary side input voltage waveform is regenerated by the action of the diode and becomes the secondary side output voltage. A drive circuit output with a superimposed waveform can be obtained. Therefore, with a simple configuration, It is possible to suppress fluctuations in the peak voltage of the secondary output of the transformer, and It is possible to supply a gate voltage that can drive the child gate sufficiently and well.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本考案の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】(a)乃至(c)は図1の実施例の動作を説明
する波形図である。
2A to 2C are waveform diagrams illustrating the operation of the embodiment of FIG. 1;

【図3】従来の駆動回路の例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a conventional drive circuit.

【図4】(a)及び(b)は従来の駆動回路の動作を説
明する波形図である。
FIGS. 4(a) and 4(b) are waveform diagrams illustrating the operation of a conventional drive circuit.

【符号の説明】[Explanation of symbols]

1 パルス電圧源 2 パルストランス 3 抵抗 4 絶縁ゲート電圧駆動形半導体素子(MOS−FE
T) 5 コンデンサ 6 ダイオード
1 Pulse voltage source 2 Pulse transformer 3 Resistor 4 Insulated gate voltage driven semiconductor element (MOS-FE
T) 5 Capacitor 6 Diode

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 絶縁ゲート電圧駆動形半導体素子のゲー
ト・ソース間に並列に抵抗とパルストランスの2次巻線
とをそれぞれ接続し、前記パルストランスの1次巻線に
パルス電圧源よりパルス電圧を供給するゲート駆動回路
において、前記パルストランスの2次巻線の一端と前記
半導体素子のゲート及び前記抵抗の一端との間に直列接
続されたコンデンサと、前記半導体素子のゲート側にカ
ソードを向けるようにして前記抵抗に並列接続されたダ
イオードとからなる直流分再生回路を具備してなる絶縁
ゲート電圧駆動形半導体素子のゲート駆動回路。
1. A resistor and a secondary winding of a pulse transformer are connected in parallel between the gate and source of an insulated gate voltage driven semiconductor element, and a pulse voltage is applied to the primary winding of the pulse transformer from a pulse voltage source. a capacitor connected in series between one end of the secondary winding of the pulse transformer, the gate of the semiconductor element, and one end of the resistor, and a cathode directed toward the gate of the semiconductor element. A gate drive circuit for an insulated gate voltage-driven semiconductor device, comprising a DC regeneration circuit comprising a diode connected in parallel to the resistor.
JP1793591U 1991-03-25 1991-03-25 Gate drive circuit for insulated gate voltage-driven semiconductor devices Withdrawn JPH04114232U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1793591U JPH04114232U (en) 1991-03-25 1991-03-25 Gate drive circuit for insulated gate voltage-driven semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1793591U JPH04114232U (en) 1991-03-25 1991-03-25 Gate drive circuit for insulated gate voltage-driven semiconductor devices

Publications (1)

Publication Number Publication Date
JPH04114232U true JPH04114232U (en) 1992-10-07

Family

ID=31904578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1793591U Withdrawn JPH04114232U (en) 1991-03-25 1991-03-25 Gate drive circuit for insulated gate voltage-driven semiconductor devices

Country Status (1)

Country Link
JP (1) JPH04114232U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5930560B1 (en) * 2015-01-30 2016-06-08 株式会社京三製作所 High frequency insulated gate driver circuit and gate circuit driving method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5930560B1 (en) * 2015-01-30 2016-06-08 株式会社京三製作所 High frequency insulated gate driver circuit and gate circuit driving method
CN107210667A (en) * 2015-01-30 2017-09-26 株式会社京三制作所 High-frequency insulation gate driving circuit and grid circuit driving method
CN107210667B (en) * 2015-01-30 2018-05-04 株式会社京三制作所 High-frequency insulation gate driving circuit and grid circuit driving method
US10038435B2 (en) 2015-01-30 2018-07-31 Kyosan Electric Mfg. Co., Ltd. High-frequency-isolation gate driver circuit and gate circuit driving method

Similar Documents

Publication Publication Date Title
US4733159A (en) Charge pump voltage regulator
JPH0864368A (en) Inverter for electroluminescent lamp
US10826484B2 (en) Waveform conversion circuit for gate driver
CN210246610U (en) Controllable high-voltage power pulse generating circuit
US10784794B2 (en) GaN FET gate driver for self-oscillating converters
US11979085B2 (en) DC/DC converter system and control method for full-bridge DC/DC converter
US5272398A (en) Driver for power field-controlled switches with refreshed power supply providing stable on/off switching
JPH04114232U (en) Gate drive circuit for insulated gate voltage-driven semiconductor devices
JP2018007345A (en) Drive device for insulated gate type semiconductor element
JPH0522988Y2 (en)
US4774419A (en) Transformer coupled drive circuit
JPH0740785B2 (en) Multi-channel inverter circuit
JPH0681500B2 (en) Switching circuit
CN115765439A (en) Power converter
JPH0638493Y2 (en) IGBT drive circuit
JP3345206B2 (en) DC-DC conversion circuit and flat panel display using the same
JP2596141Y2 (en) Switching power supply
JPS61230425A (en) Gate drive circuit for mos fet
JP3033862B2 (en) Switching element malfunction prevention circuit
JPH0318118A (en) Driving circuit for mosfet
JP3008505B2 (en) Drive circuit for capacitive element
JPS6220417A (en) Drive circuit of mosfet
JP3467925B2 (en) Switching regulator FET drive circuit
JP2854755B2 (en) Switching power supply
JPS5914823Y2 (en) voltage converter

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19950615