JPH04112328A

JPH04112328A - ストア命令の縮退制御方式

Info

Publication number: JPH04112328A
Application number: JP2232783A
Authority: JP
Inventors: Fumihiko Miyazawa; 文彦宮沢
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-09-03
Filing date: 1990-09-03
Publication date: 1992-04-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は命令の高速処理方式に関し、特にパイプライン
処理方式の情報処理装置におけるストア命令の縮退制御
方式に関する。

〔従来の技術〕

従来、この種のパイプライン処理方式の情報処理装置で
は、ストアバッファ内に主記憶装置に対して未掃出しの
先行するストア命令（以下、先行ストア命令という）が
存在するときに先行ストア命令と同一のストアアドレス
に対してストアしようとする後続するストア命令（以下
、後続ストア命令という）があった場合でも、後続スト
ア命令を先行ストア命令とは別にストアバッファに登録
し、主記憶装置に対しても先行ストア命令と後続ストア
命令とを別々に掃出し処理していた。

〔発明が解決しようとする課題：。

上述した従来のパイプライン処理方式の情報処理装置で
は、ストアバ、ファ内に王記憶装置に対して未掃出しの
先行ストア命令が存在するときに先行ストア命令と同一
のストアアドレスに対してストアしようとする後続スト
ア命令があった場合でも、後続ストア命令を先行ストア
命令とは別にストアバッファに登録し、王記憶装置に対
して先行ストア命令と後続ストア命令とを別々に掃出し
処理していたので、ストアバッファが同一のストアアド
レスに対する２つのストア命令によって無駄に占有され
るとともに、主記憶装置に対するストア命令の掃出し処
理にも時間がかかり、処理の高速化が図れないという欠
点がある。

本発明の目的は、上述の点に鑑み、ストアバッファ内に
主記憶装置に対して未掃出しの先行ストア命令が存在す
るときに先行ストア命令と同一のストアアドレスに対す
る後続ストア命令があった場合、先行ストア命令と後続
ストア命令とをマージして１つのストア命令としてスト
アバッファに登録し、王記憶装置に対して１回の掃出し
処理を行えばすむようにしたストア命令の縮退制御方式
を提供することにある。

〔課題を解決するための手段〕

本発明のストア命令の縮退制御方式は、ストアバッファ
を備えストア命令の実行をサポートする演算処理装置お
よび主記憶装置を有するパイプライン処理方式の情報処
理装置において、ストアバ７フア内に存在する上記ｔｏ
装置に対して未掃出しの先行ストア命令と同一のストア
アドレスへの後続ストア命令を受け付けたことを検出し
後続ストア命令のストアアドレスをストアアドレスバッ
ファに登録せずに先行ストア命令のワード位置のストア
縮退指示フラグをセットするストアアドレス一致検出手
段と、前記ストア縮退指示フラグがセットされている状
態で後続ストア命令のストアデータがストアデータバッ
ファに送られてきたときに後続ストア命令のストアマス
ク情報がオンであるハイド単位のストアデータを先行ス
トア命令の同一ハイド単位のストアデータに対してマー
ジして後続ストア命令のストアデータをストアデータバ
ッファに登録するストアデータマージ手段とを存する。

〔作用〕

本発明のストア命令の縮退制御方式では、ストアアドレ
ス一致検出手段がストアアドレスバッファ内の各ワード
位置の先行ストア命令のストアアドレスと次タイミング
においてストアアドレスバッファに登録しようとする後
続ストア命令のストアアドレスとを比較して一致するな
らば各ワード′位置対応に存在するストア縮退指示フラ
グをオンにし、ストアデータマージ手段がストアデータ
がストアデータバッファに登録されるタイミングでスト
ア縮退指示フラグがオンである先行ストア命令のワード
位置のストアデータに対して後続ストア命令のストアマ
スク情報がオンであるハイド位置のストアデータを先行
ストア命令の同一ハイド位置のストアデータに対してマ
ージする。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例に係るストア命令の縮退制
御方式が適用されたストアバッファの構成を示す回路ブ
ロック図である。このストアバッファは、ストアアドレ
ス登録ポインタ　（ＷＡＯ）１と、ストア掃出しポイン
タ（ＲＡ）２と、ストアデータ登録ポインタ（ＷＡＩ）
３と、３個のデコーダ４〜６と、（Ｎ　（正整数）＋１
）個のストアアドレスバッファ　（ＳＡＯ−３ＡＮ）７
〜９と、（Ｎ＋１）対のストア縮退指示フラグＩＯ〜１
２と、（Ｎ＋１）個のストアデータバッファ　（ＳＤＯ
〜５ＤＮ）１３〜１５と、（Ｎ＋１）個のストアマスク
バッファ　（ＳＭＯ〜ＳＭＮ）１６〜１８と、３個のス
トアバッファ掃出しセレクタ１９〜２１と、ノア回路２
２と、（Ｎ＋１）個のストアアドレス一致検出回路２３
〜２５と、（Ｎ＋１）個のアンド回路２６〜２８と、ア
ンド回８２９と、ノア回路３０と、（Ｎ＋１）個のセレ
クタ３１〜３３と、（Ｎ＋１）個のオア回路３４〜３６
と、アンド回路３７とから構成される装置ストアアドレス登録ポインタ（ＷＡＯ）１は、ストアア
ドレス登録指示信号に基づいてアンド回路２９から出力
されるライトイ第一ブル信号（ＷＥ）によってサイクリ
ックに１つずつカウントアツプされる回路で、ストアア
ドレスを登録するストアアドレスバッファ　（ＳＡＯ〜
５ＡＮ）７〜９のワード位置を表し、デコーダ４および
アンド回路２６〜２８を介してストアアドレスバッファ
　（ＳＡＯ〜５ＡＮ）７〜９に接続されている。

ストア掃出しポインタ（ＲＡ）２は、ストアバッファ掃
出し指示信号をライトイネーブル信号（ＷＥ）としてサ
イクリックに１つずつカウントアツプされる回路で、デ
コーダ５を介してストアバッファ掃出しセレクタ１９〜
２１に接続されている。

ストアデータ登録ポインタ（ＷＡＩ）３は、ストアデー
タ登録指示信号に基づいてアンド回路３７から出力され
るライトイネーブル信号（ＷＥ）によってサイクリック
に１つずつカウントアンプされる回路で、デコーダ６を
介してセレクタ３１〜３３の一方の入力に接続されてい
る。

ストアアドレスバッファ　（ＳＡＯ〜５ＡＮ）７〜９は
、ストアアドレスをワード単位に保持するバッファ群で
ある。

ストア縮退指示フラグ１０〜】２は、ストア命令の縮退
処理を行うか否かをワード単位に表すフラグ群であり、
“１”　（オン）のときにストア命令の縮退処理を行う
ことを示す。

ストアゾ〜タハノファ　（ＳＤＯ〜５ＤＮ）１３〜１５
は、ストアデータをワード単位に保持するバッファ群で
ある。

ストアマスクバッファ（ＳＭＯ−３ＭＮ）１６〜１８は
、ストアマスク情報をワード単位に保持するバッファ群
である。

ストアバッファ掃出しセレクタ１９〜２１は、ストアア
ドレスバッファ　（ＳＡＯ〜５ＡＮ）７〜９のストアア
ドレス、ストアデータバッファ　（ＳＤＯ〜５ＤＮ）１
３〜１５のストアデータおよびストアマスクバッファ　
（ＳＭＯ〜ＳＭＮ）１６〜１８のストアマスク情報をそ
れぞれ選択して主記憶装置（図示せず）に掃き出させる
セレクタである。

ノア回路２２は、各ワード位置のストア縮退指示フラグ
１０〜１２の論理和の否定をとる回路で、ストア命令の
縮退処理が実行されるタイミングで出力が“０”となっ
てストアデータ登録指示信号を無効化し、ストアデータ
登録ポインタ（ＷＡ　１）３のカウントアツプを阻止す
る。

ストアアドレス−数構出回路２３〜２５は、ストアアド
レスバッファ　（ＳＡＯ〜５ＡＮ）７〜９のいずれかに
格納されている先行ストア命令のストアアドレスと送ら
れてきた後続ストア命令のストアアドレスとが一致した
ときに出力を“１″にするコンパレータであり、ストア
縮退指示フラグ１０〜１２にそれぞれ接続されていると
ともに、ノア回路３０の入力にそれぞれ接続されている
。

アンド回路２６〜２８は、ストアアドレスバッファ　（
ＳＡＯ−３ＡＮ）７〜９へのライトイネーブル信号（Ｗ
Ｅ）を作成する回路で、ストアアドレス登録ポインタ　
（ＷＡＯ）１が示すワード位置のストアアドレスバッフ
ァ　（ＳＡＯ〜５ＡＮ）７〜９で、ストアアドレス登録
指示信号が“工”であり、かつノア回１Ｗ３０の出力が
“１”でス、ドア命令の縮退処理が不要ならば、ライト
イ名−プル条件が成立する。

アンド回路２９は、ストアアドレス登録指示ポインタ（
ＷＡＯ）１のライトイネーブル信号（ＷＥ）を作成する
回路で、ストアアドレス登録指示信号が“１″であり、
かつノア回路３０の出力が“Ｉ”でストア命令の縮退処
理が不要ならば、ライトイネーブル条件が成立する。

ノア回路３０は、ストアアドレス−数構出回路２３〜２
５の出力の論理和の否定を示す回路で、出力が“０゛で
ストア命令の縮退処理を行うことを示し、アンド回路２
６〜２９によりストアデータ登録指示信号を無効化して
後続ストア命令のストアアドレスのストアアドレスハソ
フ、（ＳＡＯ〜５ＡＮ）７〜９への登録を阻止する。

セレクタ３１〜３３は、通常のストアデータの登録時に
はストアデータ登録ポインタ（ＷＡＩ）３の出力をスト
アデータハソファ　（ＳＤＯ〜５ＤＮ）１３〜１５およ
びストアマスクバッファ　（ＳＭＯ〜ＳＭＮ）１６〜１
８のライトイネーブル信号（ＷＥ）として選択し、スト
ア縮退指示フラグ１０〜１２が“１”である場合には、
演算部からのストアマスク情報をストアデークパノファ
　（ＳＤＯ〜５ＤＮ）１３〜１５およびストアマスクバ
ッファ　（ＳＭＯ〜ＳＭＮ）１６〜１８のライトイネー
ブル信号（ＷＥ）として選択する。

オア回路３４〜３６は、後続ストア命令のストアデータ
のハイド単位の有効性を示すストアマスク情報をオンで
あるハイド単位に先行ストア命令のストアマスク情報に
マージする回路である。

アンド回路３７は、ストアデータ登録指示ポインタ（Ｗ
ＡＩ）３のライトイネーブル信号（ＷＥ）を作成する回
路で、ストアデータ登録指示信号が“１”であり、かつ
ノア回路２２の出力が′１”でストア命令の縮退処理が
不要ならば、ライトイネーブル条件が成立する。

第２図は、第１図に示したストアバッファにおけるスト
ア命令のパイプラ４ン処理を示すタイムチャートである
。

第３図は、パイプライン処理ステージの一例を示す図で
あり、パイプライン処理は、命令フェッチ（ＩＦ）ステ
ージ、オペランドアドレス生成（ＡＣ）ステージ、アド
レス変換（ＡＴ）ステージキヤノンユアクセス（ＣＡ）
ステージ、演算（ＥＸ）ステージおよび格納（Ｓ　Ｔ）
ステージの６ステージに分割されている。ＩＦステージ
は命令を取り出す処理、ＡＣステージはオペランドアド
レスを生成する処理、ＡＴステージは論理アドレスを物
理アドレスに変換する処理、ＣＡステージはオペランド
を読み出す処理、ＥＸステージは読み出されたオペラン
ドを演算する処理、そしてＳＴステージは演算結果を格
納する処理をそれぞれ行つＯ次に、このように構成された本実施例のストア命令の縮
退制御方式の動作について説明する。なお、ここでは、
ストアデータは８ハイドのデータからなり、ストアデー
タは１バイト単位に書込みおよび読出しのアクセスが可
能とし、１ハイド華位にストアマスク情報を持つものと
する。

サイクルＴ１において、先行ストア命令ＳＴＡがＩＦス
テージに受け付けられると、サイクルＴ４において、先
行ストア命令ＳＴＡに関するストアアドレスはストアア
ドレス登録ポインタ（ＷＡＯ）１で示されるストアアド
レスバッファ　（ＳＡＯ−５ＡＮ）７〜９のワード位置
に登録される。

サイクルＴ５において、ＥＸステージで先行ストア命令
ＳＴＡに関するストアデータおよびストアマスク情報は
演算される。

サイクルＴ６において、演算結果後のストアデータおよ
びストアマスク情報はストアデータ登録ポインタ（ＷＡ
Ｉ）３によって示されるストアデータハフファ　（ＳＤ
Ｏ〜５ＤＮ）１３〜１５およびストアマスクバッファ（
ＳＭＯ〜ＳＭＮ）１６〜１８のワード位置にそれぞれ登
録される。

一方、サイクルＴ２において、先行ストア命令ＳＴＡと
同一のストアアドレスに対する後続ストア命令ＳＴＡ’
がＩＦステージに受け付けられると、サイクルＴ４にお
いて、ストアアドレス−数構出回路２３〜２５は、スト
アアドレスバッファ（ＳＡＯ〜５ＡＮ）７〜９に登録さ
れているストアアドレスと、このタイミングでストアア
ドレスバッファ（ＳＡＯ−３ＡＮ）７〜９に登録されよ
うとしているストア命令ＳＴＡ’　のストアアドレスと
の一致を検出する。

このとき、すでに先行ストア命令ＳＴＡのストアアドレ
スがストアアドレス登録ポインタ（ＷＡＯ）１で示され
るストアアドレスバッファ　（ＳＡＯ〜５ＡＮ）７〜９
のいずれかに登録されているので、ストアアドレス−数
構出回路２３〜２５のいずれかが同一のストアアドレス
に対する後続ストア命令ＳＴＡ’　のストアアドレスと
の一致を検出し、−数構出結果がストア縮退指示フラグ
１０〜１２のいずれかに登録される。また、このとき、
先行ストア命令ＳＴＡと後続ストア命令ＳＴＡとは同一
のストアアドレスを示しているので、ストアアドレス−
数構出回路２３〜２５のいずれかの出力が“１”、ノア
回路３０の出力が“Ｏ”となり、テント回路２６〜２８
の出力、すなわちストアアドレスバッファ　（ＳＡＯ〜
５ＡＮ）７〜９のライトイネーブル信号（ＷＥ）が“０
”となって、後続ストア命令ＳＴＡ’　のストアアドレ
スのストアアドレスバッファ　（ＳＡＯ〜５ＡＮ）７〜
９への登録は行われない。さらに、ノア回路３０の出力
が“０”となることにより、アンド回路２９の出力、す
なわちストアアドレス登録ポインタ（ＷＡＯ）１のライ
トイ２−プル信号（ＷＥ＞も“０”となって、ストアア
ドレス登録ポインタ　（ＷＡＯ）１のカウントアツプは
行われない。

サイクルＴ６において、ＥＸステージで後続ストア命令
ＳＴＡ”のストアデータは演算部において処理される。

サイクルＴ７において、後続ストア命令ＳＴＡ’のスト
アデータおよびストアマスク情報は、ストアデータバッ
ファ　（ＳＤＯ−３ＤＮ）１３〜１５およびストアマス
クハソファ　（ＳＭＯ〜ＳＭＮ）１６〜１８への登録タ
イミングとなる。このとき、登録されるストアデータバ
ッファ　（ＳＤＯ−３ＤＮ）１３〜１５：Ｆ；よびスト
アマスクハソファ　（ＳＭＯ〜ＳＭＮ）１５〜１８のワ
ード位置は、セレクタ３１〜３３によりストア縮退指示
フラグ１０〜１２がオンとなっている先行ストア命令の
ストアデータおよびストアマスク情報が登録されている
ワード位置に対して行われ、ストアデータバッファ　（
ＳＤＯ〜５ＤＮ）１３〜１５に対しては８ハイドの後続
ストア命令ＳＴＡ”のストアデータのうちの対応するス
トアマスク情報が“１”であるハイド単位のストアデー
タがストア命令ＳＴＡ”のストアデータとして書き込ま
れ、ストアマスクハソファ　（ＳＭＯ−３ＭＮ）１６〜
１８に対してはオア回路３４〜３６を介して先行ストア
命令ＳＴＡのハイド単位のストアマスク情報と後続スト
ア命令ＳＴＡ“のハイド単位のストアマスク情報との論
理和の値が書き込まれる。また、ノア回路２２の出力が
“０”となっているので、ストアデータ登録指示信号が
無効化され、ストアデータ登録ポインタ（ＷＡＩ）３の
カウントアンプは行われない。

このようにして、サイクルＴ７において、主記憶装置の
同一のストアアドレスに対する先行ストア命令ＳＴＡお
よび後続ストア命令ＳＴＡ’　のマージが行われる。

サイクルＴ８において、ストアバッファ掃出し指示信号
がストア掃出しポインタ（ＲＡ）２にライトイネーブル
信号（ＷＥ）として与えられ、ストア掃出しポインタ（
ＲＡ）２の１つインクリメントされた値がデコーダ５を
介してデコードされてストアバッファ掃出しセレクタ１
９〜２１に与えられ、ストアバッファ掃出しセレクタ１
９〜２１によりストアアドレスバッファ　（ＳＡＯ〜５
ＡＮ）７〜９．ストアデータバ７７７　（ＳＤＯ−３Ｄ
Ｎ）１３〜１５およびストアマスクハソファ（ＳＭＯ−
３ＭＮ）１６〜１８の該当するワード位置に登録されて
いるストアアドレス５ストアデータおよびストアマスク
情報がマージされたストア命令ＳＴＡ”として主記憶装
置に掃き出される。

以上により、従来ならばストアバッファに２命令分とし
て登録されていた先行ストア命令ＳＴＡおよび後続スト
ア命令ＳＴＡ“が１つのマージされたストア命令ＳＴＡ
”としてのみストアバッファに登録されるだけになり、
またストア命令の掃出しのために時間を要する主記憶装
置へのアクセス回数も１回で済むようになるので、処理
の高速化が図られる。

〔発明の効果〕

以上説明したように本発明は、ストアバッファ内に主記
憶装置に対して未掃出しの先行ストア命令が存在すると
きに後続ストア命令が先行ストア命令と同一のストアア
ドレスに対するストア命令であるならば先行ストア命令
と後続ストア命令とをマージしたストア命令をストアバ
ッファに登録することにより、従来ならば２命令に分け
てストアバッファに登録し主記憶装置に対しても２回の
掃出し処理を必要とした２つのストア命令の処理をスト
アバッファに１命令分として登録し、１回の掃出し処理
で主記憶装置に対して掃き出すことが可能になり、処理
の高速化を図ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るストア命令の縮退制御
方式が適用されたストアバッファの構成を示す回路プロ
、り閏、第２図は第１図に示したストアバッファにおけるストア
命令のパイプライン処理を示すタイムチャート、第３図はパイプライン処理ステージの一例を示す図であ
る。図において、１・・・ストアアドレス登録ポインタ　（ＷＡ　Ｏ）、２・・・ストア掃出しポインタ（ＲＡ）、３・・・スト
アテーク登録ポインタ　（ＷＡＩ）、４〜６・デコーダ
、７〜９・ストアアドレスハソファ　（ＳＡＩ〜５ＡＮ）
、１０〜１２・ストア縮退指示フラグ、１３〜１５・ストアデータハソファ（ＳＤＩ〜５ＤＮ）
、１６〜１８・ストアマスクハ、ファ（ＳＭＩ〜ＳＭＮ）
、９〜２トスドアバッファ掃出しセレクタ、２・・ノア回
路、３〜２５・ストアアドレス−数構出回路、６〜２８・ア
ンド回路、９・・アンド回路、０・・ノア回路、１〜３３・セレクタ、４〜３６・オア回路、７・・・アンド回路である。

Claims

【特許請求の範囲】ストアバッファを備えストア命令の実行をサポートする
演算処理装置および主記憶装置を有するパイプライン処
理方式の情報処理装置において、ストアバッファ内に存
在する主記憶装置に対して未掃出しの先行ストア命令と
同一のストアアドレスへの後続ストア命令を受け付けた
ことを検出し後続ストア命令のストアアドレスをストア
アドレスバッファに登録せずに先行ストア命令のワード
位置のストア縮退指示フラグをセットするストアアドレ
ス一致検出手段と、前記ストア縮退指示フラグがセットされている状態で後
続ストア命令のストアデータがストアデータバッファに
送られてきたときに後続ストア命令のストアマスク情報
がオンであるバイト単位のストアデータを先行ストア命
令の同一バイト単位のストアデータに対してマージして
後続ストア命令のストアデータをストアデータバッファ
に登録するストアデータマージ手段とを有することを特徴とするストア命令の縮退制御方式。