JPH04109151U - thermal head - Google Patents

thermal head

Info

Publication number
JPH04109151U
JPH04109151U JP1301691U JP1301691U JPH04109151U JP H04109151 U JPH04109151 U JP H04109151U JP 1301691 U JP1301691 U JP 1301691U JP 1301691 U JP1301691 U JP 1301691U JP H04109151 U JPH04109151 U JP H04109151U
Authority
JP
Japan
Prior art keywords
circuit
thermal head
input
strobe signal
heating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1301691U
Other languages
Japanese (ja)
Inventor
一義 ▲吉▼田
弘之 井上
Original Assignee
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 沖電気工業株式会社 filed Critical 沖電気工業株式会社
Priority to JP1301691U priority Critical patent/JPH04109151U/en
Publication of JPH04109151U publication Critical patent/JPH04109151U/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 制御部の異常による発熱素子の異常過熱を防
止する。 【構成】 サーマルヘッド15内にストローブ信号とN
AND回路15に接続されたタイマ回路16を設ける。
タイマ回路16はストローブ信号によりトリガされ、一
定時間NAND回路15の入力を“High”レベルに
保った後“Low”レベルに切り換わる。したがってス
トローブ信号がNAND回路15の入力を“High”
レベルにし続けた場合でも、一定時間後タイマ回路16
によりNAND回路15の入力が“Low”となり、発
熱素子9に電流は流れなくなる。
(57) [Summary] [Purpose] To prevent abnormal overheating of the heating element due to abnormality in the control unit. [Configuration] Strobe signal and N in the thermal head 15
A timer circuit 16 connected to the AND circuit 15 is provided.
The timer circuit 16 is triggered by a strobe signal, keeps the input of the NAND circuit 15 at a "High" level for a certain period of time, and then switches to a "Low" level. Therefore, the strobe signal makes the input of the NAND circuit 15 "High".
Even if the level is continued, the timer circuit 16
As a result, the input of the NAND circuit 15 becomes "Low", and no current flows through the heating element 9.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【0001】0001

【産業上の利用分野】[Industrial application field]

本考案は、発熱素子を備えたサーマルヘッドに関し、特に異常発熱を防止する サーマルヘッドに関する。 This invention relates to a thermal head equipped with a heating element, and is particularly aimed at preventing abnormal heat generation. Regarding thermal heads.

【0002】0002

【従来の技術】[Conventional technology]

従来より、発熱素子を備えたサーマルヘッドはサーマルプリンタ等において広 く使用されている。サーマルプリンタの構成は図4に示すようになっている。同 図において、ロール状に巻かれた感熱紙1はガイドローラ2を介してプラテン3 に巻き掛けられる。このとき感熱紙1の感熱面はプラテン3側の反対側になって いる。プラテン3に接するようにラインサーマルヘッド4が設けられ、ラインサ ーマルヘッド4内に具備された複数の発熱素子を選択的に駆動することにより、 感熱紙1上に文字、図形等を記録する。 Traditionally, thermal heads equipped with heating elements have been widely used in thermal printers, etc. It is widely used. The configuration of the thermal printer is shown in FIG. same In the figure, a rolled thermal paper 1 is passed through a guide roller 2 to a platen 3. wrapped around. At this time, the thermal surface of thermal paper 1 is on the opposite side of platen 3. There is. A line thermal head 4 is provided in contact with the platen 3, and a line thermal head 4 is provided in contact with the platen 3. By selectively driving a plurality of heating elements provided in the thermal head 4, Characters, figures, etc. are recorded on thermal paper 1.

【0003】 図5は従来のラインサーマルヘッド4の内部を示す回路図である。同図におい て、シフトレジスタ回路5はクロック信号に同期して入力される1ライン分の記 録データを一時的に蓄えるものである。ラッチ回路6はシフトレジスタ回路5に 蓄えられた記録データを自らの内に取込むものである。インバータ回路7はライ ンサーマルヘッド5に入力されるストローブ信号を反転し、NAND回路8に入 力する。NAND回路8は発熱素子9を通電駆動するドライバ回路である。0003 FIG. 5 is a circuit diagram showing the inside of a conventional line thermal head 4. As shown in FIG. The same figure Therefore, the shift register circuit 5 receives one line of data input in synchronization with the clock signal. This is used to temporarily store recorded data. Latch circuit 6 becomes shift register circuit 5 It takes in the stored recorded data into itself. The inverter circuit 7 is The strobe signal input to the thermal head 5 is inverted and input to the NAND circuit 8. Strengthen. The NAND circuit 8 is a driver circuit that drives the heating element 9 with electricity.

【0004】 次に記録動作を図6に示すタイムチャートにしたがって説明する。図示せぬパ ルスモータによりプラテン3を回転させ感熱紙1を1ライン分移動させる。次に クロック信号に同期して記録データをラインサーマルヘッド4に転送する。これ により図5に示すシフトレジスタ回路5に記録データが蓄積される。その後ラッ チ端子にパルスが入力されると、記録データがシフトレジスタ回路5からラッチ 回路6に転送される。次にストローブ信号を一定時間“Low”レベルにする。 ストローブ信号はインバータ回路7により反転され、“High”レベルでNA ND回路8に入力する。これにより、ラッチ回路6の“High”レベルの記録 データに対応するNAND回路8の入力端は共に“High”レベルとなり、出 力は“Low”レベルとなる。この結果電源端子VH から発熱素子9に電流が流 れる。ジュール熱により発熱素子9は急激に温度が上昇し、感熱紙1に対して記 録が行われる。Next, the recording operation will be explained according to the time chart shown in FIG. The platen 3 is rotated by a pulse motor (not shown) and the thermal paper 1 is moved by one line. Next, the recording data is transferred to the line thermal head 4 in synchronization with the clock signal. As a result, the recording data is accumulated in the shift register circuit 5 shown in FIG. Thereafter, when a pulse is input to the latch terminal, the recording data is transferred from the shift register circuit 5 to the latch circuit 6. Next, the strobe signal is set to "Low" level for a certain period of time. The strobe signal is inverted by the inverter circuit 7 and input to the NAND circuit 8 at "High" level. As a result, the input terminals of the NAND circuit 8 corresponding to the "High" level recording data of the latch circuit 6 both become "High" level, and the output becomes "Low" level. As a result, current flows from the power supply terminal V H to the heating element 9 . The temperature of the heating element 9 rises rapidly due to Joule heat, and recording is performed on the thermal paper 1.

【0005】[0005]

【考案が解決しようとする課題】[Problem that the idea aims to solve]

しかしながら上記従来のラインサーマルヘッドにおいては、制御側の何らかの 障害(静電ノイズ等によるCPUの暴走、制御部構成素子の故障、機械的ダメー ジによる動作不良等)によりストローブ端子が“Low”レベルになり通しにな った場合、発熱素子に電流が流れっぱなしになる。このため発熱素子が異常発熱 状態となり、発熱素子自体が焼き切れたり、あるいは過熱状態のまま他の部品や 感熱紙に熱的ダメージを与えたりし、さらには発炎に至る危険性さえある。この ような問題は、制御部内に保護回路を設けることにより、ある程度は防ぐことが できるが、保護回路自体が障害を起こす場合もあり、充分な保護がなされている とはいえなかった。 However, in the conventional line thermal head mentioned above, some kind of Failure (CPU runaway due to static noise, etc., failure of control unit components, mechanical damage) The strobe terminal becomes “Low” level due to malfunction due to If this happens, current will continue to flow through the heating element. This causes the heating element to generate abnormal heat. The heating element itself may burn out, or other parts may remain in an overheated state. There is a risk of thermal damage to the thermal paper and even a flame. this Such problems can be prevented to some extent by providing a protection circuit within the control unit. However, the protection circuit itself may fail, and sufficient protection is provided. I couldn't say that.

【0006】 本考案は上記問題点に鑑みてなされたもので、その目的は、発熱素子に通電さ れてから一定時間後に強制的に通電を停止することにより、異常発熱を防止する 優れたサーマルヘッドを提供することである。[0006] This invention was devised in view of the above problems, and its purpose is to energize the heating element. Prevents abnormal heat generation by forcibly turning off the power after a certain period of time. The objective is to provide an excellent thermal head.

【0007】[0007]

【課題を解決するための手段】[Means to solve the problem]

上記課題を解決するために本考案は、記録データをストローブ信号により弁別 する論理素子に発熱素子を接続し、発熱素子に選択的に通電して熱記録するサー マルヘッドにおいて、ストローブ信号を入力しそのストローブ信号の前縁のエッ ジでトリガされ、一定時間後論理素子による発熱素子への通電を停止するタイマ 回路を設けたものである。 In order to solve the above problems, this invention distinguishes recorded data using a strobe signal. A heat-generating element is connected to a logic element, and the heat-generating element is selectively energized to record heat. In the multihead, input a strobe signal and detect the leading edge of the strobe signal. A timer that is triggered by a logic element and stops energizing the heat generating element by the logic element after a certain period of time. It is equipped with a circuit.

【0008】[0008]

【作用】 障害等により、ストローブ信号が発熱素子を過度に通電状態にし続けた場合、 このストローブ信号によりトリガされるタイマ回路が一定時間経過後論理素子に 対して、通電を停止させる信号を出す。これにより発熱素子への通電は停止し、 異常な過熱を防ぐことができる。[Effect] If the strobe signal continues to excessively energize the heating element due to a fault, etc., A timer circuit triggered by this strobe signal activates the logic element after a certain period of time. In response, a signal is issued to stop the energization. This stops the power supply to the heating element, Abnormal overheating can be prevented.

【0009】[0009]

【実施例】【Example】

以下本考案に係る実施例を図面にしたがって説明する。なお各図面に共通する 要素には同一の符号を付す。 Embodiments of the present invention will be described below with reference to the drawings. Note that this is common to each drawing. Elements are given the same reference numerals.

【0010】 図1は本考案に係る実施例を示す回路図、図2はラインサーマルプリンタの要 部を示すブロック図である。本考案はサーマルヘッドを備える装置としてライン サーマルプリンタを用いて説明する。0010 Figure 1 is a circuit diagram showing an embodiment of the present invention, and Figure 2 is a schematic diagram of a line thermal printer. FIG. This invention is a line-up device equipped with a thermal head. This will be explained using a thermal printer.

【0011】 図2において、制御部11はI/Oポート12を介してラインサーマルヘッド 13を制御する。制御部11とI/Oポート12は共通制御バス14で接続され 、I/Oポート12からラインサーマルヘッド13に対してストローブ信号、ラ ッチ信号、記録データおよびクロック信号が送られる。[0011] In FIG. 2, the control unit 11 connects the line thermal head via the I/O port 12. 13. The control unit 11 and the I/O port 12 are connected by a common control bus 14. , a strobe signal and a lamp signal from the I/O port 12 to the line thermal head 13. switch signals, recording data, and clock signals are sent.

【0012】 次に図1にしたがってラインサーマルヘッド13の内部を説明する。同図にお いて、ラインサーマルヘッド13内には、従来例と同様に、シフトレジスタ回路 5およびラッチ回路6が設けられている。即ち、シフトレジスタ回路5は1ライ ン分の記録データを一時的に蓄え、ラッチ回路6はシフトレジスタ回路5に蓄え られた記録データをラッチする。またインバータ回路7はストローブ信号を反転 し、NAND回路15に入力する。NAND回路15は発熱素子9を通電駆動す る3入力のドライバ回路である。NAND回路15の他の入力端子にはストロー ブ信号と後述するタイマ回路の出力信号が入力される。0012 Next, the inside of the line thermal head 13 will be explained according to FIG. In the same figure The line thermal head 13 includes a shift register circuit as in the conventional example. 5 and a latch circuit 6 are provided. That is, the shift register circuit 5 has one line. The latch circuit 6 temporarily stores the recorded data for each time in the shift register circuit 5. Latch the recorded data. In addition, the inverter circuit 7 inverts the strobe signal. and inputs it to the NAND circuit 15. The NAND circuit 15 energizes and drives the heating element 9. This is a 3-input driver circuit. A straw is connected to the other input terminal of the NAND circuit 15. A signal and an output signal of a timer circuit, which will be described later, are input.

【0013】 本実施例では上記構成に加えてタイマ回路16が設けられている。タイマ回路 16はコンデンサ17、抵抗18およびタイマ19から構成されている。タイマ 19としてはコンデンサ17、抵抗18の時定数で一定のパルス幅を発生する専 用のIC(たとえば、テキサスインストウルメンツ社製、型名SN74123等 )が使用される。タイマ11には、インバータ回路7で反転したストローブ信号 が入力され、タイマ19の出力は、前述したように、NAND回路15に入力さ れる。即ち、タイマ回路16は、ストローブ信号の立上りエッジでトリガされて 出力TMoutを一定時間“High”レベルに保った後、“Low”レベルに 戻るものである。[0013] In this embodiment, a timer circuit 16 is provided in addition to the above configuration. timer circuit 16 is composed of a capacitor 17, a resistor 18 and a timer 19. timer 19 is a dedicated device that generates a constant pulse width with the time constant of a capacitor 17 and a resistor 18. IC (for example, manufactured by Texas Instruments, model number SN74123, etc.) ) is used. The timer 11 receives the strobe signal inverted by the inverter circuit 7. is input, and the output of the timer 19 is input to the NAND circuit 15 as described above. It will be done. That is, the timer circuit 16 is triggered by the rising edge of the strobe signal. After keeping the output TMout at “High” level for a certain period of time, it becomes “Low” level. It is something to return to.

【0014】 次に本実施例の動作をさらに図3に示すタイムチャートにしたがって説明する 。[0014] Next, the operation of this embodiment will be further explained according to the time chart shown in FIG. .

【0015】 まず制御部11からのクロック信号に同期して記録データをラインサーマルヘ ッド13に転送する。これによりシフトレジスタ回路5に1ライン分の記録デー タが蓄えられる。次にラッチ端子にパルスが入力されると、記録データがシフト レジスタ回路5からラッチ回路6に転送される。次にストローブ信号“Low” レベルにし、この状態を一定時間保つ。ストローブ信号はインバータ回路7によ り反転され“High”レベルでNAND回路15に入力する。これによりNA ND回路15の入力が“High”になる。反転されるストローブ信号が“H igh”レベルに切り換わると、タイマ19が作動し、一定時間(図3に示すt 時間)出力TMoutが“High”レベルになる。これによりNAND回路1 5の入力がA時間“High”になる。ここで記録データの有無に応じてラッ チ回路6の出力が“High”レベルとなるNAND回路15は入力、、 全て“High”レベルとなり、これに対応する発熱素子9に電源端子VH から 電流が流れ、発熱する。First, recording data is transferred to the line thermal head 13 in synchronization with a clock signal from the control section 11 . As a result, one line of recording data is stored in the shift register circuit 5. Next, when a pulse is input to the latch terminal, the recording data is transferred from the shift register circuit 5 to the latch circuit 6. Next, the strobe signal is set to "Low" level and this state is maintained for a certain period of time. The strobe signal is inverted by the inverter circuit 7 and input to the NAND circuit 15 at a "High" level. This causes the input of the NAND circuit 15 to become "High". When the inverted strobe signal switches to the "High" level, the timer 19 is activated and the output TMout becomes the "High" level for a certain period of time (time t shown in FIG. 3). As a result, the input of the NAND circuit 15 becomes "High" for time A. Here, the output of the latch circuit 6 becomes "High" level depending on the presence or absence of recorded data. All inputs of the NAND circuit 15 become "High" level, and current flows from the power supply terminal V H to the corresponding heating element 9. flows and generates heat.

【0016】 もし制御部11に異常が発生してストローブ信号が、図3に破線で示すように ずっと“Low”レベルの状態になり続けた場合、タイマ19の出力TMout がt時間後“Low”レベルに戻り、これによりNAND回路15の入力は“ Low”レベルとなり、したがってNAND回路15の出力は図3に破線で示す ように“High”レベルとなる。この結果発熱素子9には電流が流れなくなり 、異常過熱を防ぐことができる。[0016] If an abnormality occurs in the control unit 11 and the strobe signal changes as shown by the broken line in FIG. If the state remains “Low” for a long time, the output TMout of timer 19 returns to “Low” level after time t, and as a result, the input of the NAND circuit 15 becomes “ Therefore, the output of the NAND circuit 15 is shown by the broken line in FIG. The level becomes “High”. As a result, no current flows through the heating element 9. , can prevent abnormal overheating.

【0017】 本考案は上記実施例に限定されるものではなく、種々の変形が可能である。た とえば、図7に示すように、上記タイマ回路16をインバータ回路7とNAND 回路との間に直列に接続するようにしても本考案の目的は達成される。そしてこ のようにすることにより発熱駆動素子として従来の2入力のNAND回路8を使 用することもできる。またタイマ回路としてディジタルのタイマを使用すること もできる。[0017] The present invention is not limited to the above embodiments, and various modifications are possible. Ta For example, as shown in FIG. 7, the timer circuit 16 is connected to an inverter circuit 7 and The object of the present invention can also be achieved even if the device is connected in series with the circuit. And this By doing as follows, the conventional 2-input NAND circuit 8 can be used as the heat generating element. It can also be used. Also, use a digital timer as a timer circuit. You can also do it.

【0018】 また上記実施例はラインサーマルヘッドにおいて説明したが、シリアルのサー マルヘッドにも本考案は適用可能である。[0018] Furthermore, although the above embodiment has been explained with respect to a line thermal head, it is The present invention can also be applied to a mall head.

【0019】[0019]

【考案の効果】[Effect of the idea]

以上詳細に説明したように本考案によれば、発熱素子に通電されてから一定時 間後に強制的に通電を停止するタイマ回路を設けたので、制御部の異常による発 熱素子の焼損や他の部品への熱的影響等が防止でき、信頼性の高いサーマルヘッ ドを得ることができる。 As explained in detail above, according to the present invention, after a certain period of time after the heating element is energized, We have installed a timer circuit that forcibly stops the power supply after a certain period of time has passed, so that it will not occur due to an abnormality in the control section. A highly reliable thermal head that prevents thermal element burnout and thermal effects on other parts. You can get

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本考案に係る実施例を示す回路図[Fig. 1] Circuit diagram showing an embodiment of the present invention

【図2】ラインサーマルプリンタの要部を示すブロック
[Figure 2] Block diagram showing the main parts of a line thermal printer

【図3】実施例の動作を示すタイムチャート[Figure 3] Time chart showing the operation of the embodiment

【図4】サーマルプリンタを示す構成図[Figure 4] Configuration diagram showing a thermal printer

【図5】従来のラインサーマルヘッドを示す回路図[Figure 5] Circuit diagram showing a conventional line thermal head

【図6】従来例の動作を示すタイムチャート[Figure 6] Time chart showing the operation of the conventional example

【図7】本考案の変形例を示す回路図[Figure 7] Circuit diagram showing a modification of the present invention

【符号の説明】[Explanation of symbols]

5 シフトレジスタ回路 6 ラッチ回路 9 発熱素子 13 ラインサーマルヘッド 15 NAND回路 16 タイマ回路 5 Shift register circuit 6 Latch circuit 9 Heating element 13 Line thermal head 15 NAND circuit 16 Timer circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 記録データをストローブ信号により弁別
する論理素子に発熱素子を接続し、発熱素子に選択的に
通電して熱記録するサーマルヘッドにおいて、ストロー
ブ信号を入力しそのストローブ信号の前縁のエッジでト
リガされ、一定時間後論理素子による発熱素子への通電
を停止するタイマ回路を設けたことを特徴とするサーマ
ルヘッド。
1. A thermal head that connects a heating element to a logic element that discriminates recording data using a strobe signal, and performs thermal recording by selectively energizing the heating element. A thermal head characterized by being provided with a timer circuit that is triggered by an edge and stops energizing a heat generating element by a logic element after a certain period of time.
JP1301691U 1991-03-08 1991-03-08 thermal head Pending JPH04109151U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1301691U JPH04109151U (en) 1991-03-08 1991-03-08 thermal head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1301691U JPH04109151U (en) 1991-03-08 1991-03-08 thermal head

Publications (1)

Publication Number Publication Date
JPH04109151U true JPH04109151U (en) 1992-09-21

Family

ID=31901292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1301691U Pending JPH04109151U (en) 1991-03-08 1991-03-08 thermal head

Country Status (1)

Country Link
JP (1) JPH04109151U (en)

Similar Documents

Publication Publication Date Title
JPS6327271A (en) Thermal transfer printer
JP2960792B2 (en) Thermal head abnormal heating prevention device
JPH04109151U (en) thermal head
JP2616323B2 (en) Line thermal head protection circuit
JPH05261961A (en) Driving circuit for thermal head
JP3138544B2 (en) Thermal recording device
JPH0312531Y2 (en)
JP2961611B2 (en) Thermal head control circuit
JPS62183354A (en) Printing head protection circuit
JPS6229884B2 (en)
JPH04115658U (en) thermal head
JP2958152B2 (en) Printer drive circuit
JPH05286158A (en) Bit-checking circuit for thermal head
JP2501108Y2 (en) Thermal recording device
JPH0570960U (en) Thermal printer
KR950008983Y1 (en) Printer head overheat protect driving circuit
JPS59232883A (en) Heat-sensitive recording apparatus
JP2521453B2 (en) Thermal head
JP2003226033A (en) Thermal head protection circuit
JPH03193367A (en) Thermal recorder
JPS60139461A (en) Detector for malfunction of thermal head driving circuit
JPH085209B2 (en) Thermal head protection circuit
JPS61199962A (en) Printer head
JP2002254694A (en) Thermal printer and control method therefor
JPH10166637A (en) Abnormality detection circuit for thermal printer