JPH04107899A - 導体回路の形成方法 - Google Patents

導体回路の形成方法

Info

Publication number
JPH04107899A
JPH04107899A JP22591190A JP22591190A JPH04107899A JP H04107899 A JPH04107899 A JP H04107899A JP 22591190 A JP22591190 A JP 22591190A JP 22591190 A JP22591190 A JP 22591190A JP H04107899 A JPH04107899 A JP H04107899A
Authority
JP
Japan
Prior art keywords
conductor
film
thin film
circuit
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22591190A
Other languages
English (en)
Inventor
Norihiro Hosoi
細井 則宏
Takeshi Uozumi
剛 魚住
Hiroki Hirai
宏樹 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP22591190A priority Critical patent/JPH04107899A/ja
Publication of JPH04107899A publication Critical patent/JPH04107899A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、フレキシブル型配線板等の導体回路の形成方
法に関する。
〈従来の技術〉 従来から用いられているフレキシブル型配線板等の配線
板は、高分子材料からなる絶縁体基板と、銅等の導電材
料からなる導体パターンとが積層された構造を有してい
る。
このような配線板は、■絶縁体基板の表面に銅箔等の導
電性薄膜を接着剤層を介して積層した後、前記導電性薄
膜の表面に、所定の回路パターンを有するエツチングレ
ジスト層を積層、形成し、このエツチングレジスト層で
マスクされない導電性薄膜の部分をエツチング除去して
、絶縁体基板上に必要な導体パターンを形成するサブス
トラッテイブ法、■絶縁体基板表面の、回路設計に基づ
く回路パターン部分のみに、めっき等によって導電材料
を析出、固着させて導体パターンを形成するアディティ
ブ法、■前記サブストラッテイブ法とアディティブ法と
を組み合わせたセミアデイティブ法等の製造方法により
製造される。
ところが、前記の配線板は、異種材料からなる絶縁体基
板と導体パターンとを積層して一体化したものであるた
め、両者の膨張、収縮係数の違い等に起因して、製造時
や使用時に、反りや層間剥離等が発生したり、また使用
時に繰り返し屈曲される場合等には金属疲労のために導
体パターンか切断される虞がある。さらに、導体パター
ンと絶縁体基板とを接着剤により積層させているので、
この接着剤の耐熱性により配線板全体の耐熱性が制限さ
れ、また耐ヒートシヨツク性が十分でなかった。
さらに、前記の配線板の製造方法は、何れも工程数が多
く、配線板を効率的、且つ安硼に製造できない。
このような従来の配線板およびその製造方法の問題を解
決すべく、本件出願人は先に絶縁体基板表面に選択的に
イオンビームを照射して、イオンビーム照射部の絶縁体
基板材料を導電化して絶縁体基板と導体パターンとを一
体化した配線板を作成する技術を提案している(特願平
1−4125号)。この方法により製造された配線板で
は、導体回路と絶縁体基板との接合部において、イオン
照射によりイオンミキシングが進行し、両者は金属と高
分子材料との間という異種材料間で連続相として形成さ
れる。したがって、両者間に層間剥離や反りが発生する
ことがない。また接着剤を使用していないので、耐熱性
に優れる等の利点を有している。
〈発明が解決しようとする課題〉 しかしながら、前記本件出願人の先の提案技術において
は、導体回路の形成のために長時間にわたってイオンビ
ームを照射する必要がある(特願平1−4125号等参
照)。
また、導電率の向上のために、銅、クロム、ニッケルな
どの金属イオンを絶縁体基板に照射し、金属の高い導電
率を利用することが考えられる。
しかし、この場合も、十分な導電率を得るためには、l
Xl0I’イオン/c112以上のイオン照射量が必要
であり、長い処理時間を要する。
このため、絶縁体基板にイオンビームを照射して導体回
路を形成することにより配線板を作成する技術では、配
線板の作成に要する時間が長(、生産性が悪いという問
題があった。
また、発明者等は、高分子材料を含む絶縁体基板表面に
導体薄膜を形成し、該導体薄膜の導体回路を形成する部
分に、イオンビームを照射することにより、照射部分の
絶縁体基板を炭化させると共に、絶縁体基板と導体薄膜
との境界部分てイオンミキシングをおこして、耐エツチ
ング性を高めることができるという知見を得た。しがし
、この場合、イオンビームを照射した後、第2塩化鉄水
溶液等を用いた化学的エツチングにより、導体回路か形
成される部分以外の導体薄膜を除去する必要かあるため
、銅量外の金属からなる導体回路を有するものを製造す
ることは困難であった。なお、ドライエツチングにより
、銅量外の金属からなる導体回路を形成することは可能
であるが、ドライエツチングは環境汚染の点から好まし
くない。さらに、イオンビームの照射により、耐エツチ
ング性を高めるには、イオンビームの密度にもよるが、
2時間程度の照射が必要であり、生産性が悪いという問
題もあった。
一方、半導体製造分野および高分子材料の分野では、エ
キシマレーザ−が応用されている。より詳しくは、半導
体製造分野では、エキシマレーザ−を用いたエツチング
、トリミング、アニーリング等の処理が行われている。
また、エキシマレーザ−を高分子材料に照射した場合、
高分子材料がエキシマレーサーを吸収し、照射部分が瞬
時に分解飛散し、周囲の高分子材料に熱的損傷を与えな
いため、高分子材料の分野では、穴あけ、切断、マーキ
ング等に用いられている。
発明者等は、イオンビームおよびエキシマレーザ−を、
高分子フィルム上に導体回路を形成するフレキシブルプ
リント配線板の製造に用いることについて、鋭意研究を
重ねた結果、本発明を完成するに至った。
本発明は、絶縁性基材がら剥離したり、切断する虞れが
なく、耐熱性および耐ヒートシヨツク性に優れた導体回
路を効率よく製造することができ、また銅量外の金属か
らなる導体回路を製造することもできる導体回路の製造
方法を提供することを目的とする。
く課題を解決するための手段および作用〉本発明に係る
導体回路の製造方法は、高分子フィルム上に、導体薄膜
を形成し、この導体薄膜の少なくとも導体回路が形成さ
れる部分にイオンビームを照射した後、エキシマレーザ
−を照射することにより、導体薄膜の導体回路が形成さ
れない部分を除去することを特徴とする。
上記本発明方法によれば、高分子フィルム上に形成され
た導体薄膜の少なくとも導体回路が形成される部分にイ
オンビームを照射することにより、導体薄膜が形成され
た高分子フィルム表面を炭化させることができる。また
、導体薄膜と、高分子フィルムの炭化部分との境界部分
てイオンミキシングを生じさせ、当該境界部分をいわゆ
る傾斜組成とし、導体薄膜と高分子フィルムとを、接着
剤なしで強固に接着することができる。
次いで、エキシマレーザ−を、導体薄膜の導体回路が形
成されない部分に照射する。エキシマレーザ−の一部は
導体薄膜で反射されるが、その大部分は高分子フィルム
に吸収され、その高分子の主鎖を切断し飛散させ、フィ
ルム表面を削るレーザーアブレージヨンを生じさせる。
レーザーアブレージヨンにより、飛散する高分子のフラ
グメントは、その部分に形成された導体薄膜を伴って飛
散し、導体薄膜の導体回路が形成されない部分を除去す
ることができる。
したがって、導体薄膜を形成する金属の種類にかかわら
ず、レーザーを照射した部分の導体薄膜を除去して、導
体回路を形成することができる。
また、化学的エツチングの場合のように、導体薄膜の導
体回路が形成される部分に損傷を与えることなく、導体
回路を形成することができる。さらに、ドライエツチン
グを行う場合と異なり、環境汚染の心配もない。
また、以上のように本発明方法によれば、少ない工程数
で、導体回路を形成することができる。
なお、炭素はエキシマレーザ−を特に効率よく吸収する
ため、イオンビームの照射により、高分子フィルム表面
が炭化している部分ては、レーザーアブレージヨンを特
に効率よく行うことができる。したがって、エキシマレ
ーザ−による導体薄膜の除去を効率よく行う上から、イ
オンビームを導体回路が形成されない部分にも照射し、
高分子フィルムと導体薄膜との境界部分全体を炭素化し
ておくことが好ましい。
また、上記導体回路の表面部分は、イオンビームの照射
の影響をほとんど受けず、金属のみの組成を維持してい
るので、導電率が高いものである。
以下、本発明方法をより詳細に説明する。
本発明方法により導体回路を形成する場合は、まず、高
分子フィルム上に、真空蒸着、イオンブレーティング、
スパッタリング等の方法により導体薄膜を形成する。
次いて、第1図に示すように、上記導体薄膜2の少なく
とも導体回路1を形成する部分に、イオンビーム4を照
射する。イオンビーム4は導体薄膜2を通過して、高分
子フィルム3の導体薄膜2と接触する部分を炭化させる
。また、導体薄膜2と炭化した高分子フィルム31との
境界部分にイオンミキシングをおこさせ、傾斜組成を形
成する。
次いで、第2図に示すように、導体回路1か形成される
部分を被覆するマスク5を導体薄膜2上に載置する。そ
して、その上からエキシマレーザ−6を照射して、導体
回路1が形成されない部分の導体薄膜2を、レーザーア
ブレージヨンにより除去し、導体回路1を形成する。
また、エキシマレーサー6を照射する場合、上記マスク
5を用いることなく、エキシマレーサー6を絞り、導体
回路1状に掃引して、導体回路1か形成されない部分の
導体薄膜2を、レーザーアブレージヨンにより除去し、
導体回路1を形成することも可能である。
上記方法によれば、導体回路1と高分子フィルム3との
境界部分は、傾斜組成となっており、導体回路1と高分
子フィルム3とは、接着剤なしで強固に接着されている
ので、この導体回路1は耐屈曲性に優れている。また、
極低温から高分子フィルム3の耐熱性を越えない温度ま
での範囲の温度で、繰返し使用しても剥離、切断が生じ
ず、耐熱性および耐ヒートシヨツク性に優れている。
さらに、上記導体回路1の表面部分は、イオンビーム4
の照射の影響をほとんど受けず、導体回路1の導電率は
高い。このため、上記導体回路1は、長さが長く、また
屈曲、大きい温度差が生じる環境において特に好適に使
用することができる。
また、上記方法によれば、エキシマレーザ−を照射して
、導体薄膜2の導体回路1が形成されない部分を除去す
るので、導体薄膜2を構成する金属の種類にかかわらず
、導体回路1を形成することができる。さらに、導体回
路2の導体回路1が形成される部分に損傷を与える虞れ
はないと共に、ドライエツチングを行う場合と異なり、
環境汚染の心配がない。
上記高分子フィルム3としては、例えばポリイミドフィ
ルム、ポリエチレンテレフタレートフィルム、ポリエス
テルフィルム等のフレキシブルプリント配線板の絶縁性
基板として用いられるものが例示されるが、特にポリイ
ミドフィルム等の耐熱性に優れたものが好ましい。
また、上記導体薄膜2を形成する材料としては、例えば
銅、銀、ニッケル、金等の金属が例示される。また、上
記導体薄膜は、500〜10000Aの厚さのものが好
ましい。導体薄膜の厚さが500A未満の場合、十分な
導電性を確保することかできず、また100OOAを越
える場合、上記高分子フィルムの可撓性が損なわれたり
、イオンビームエキシマレーザ−が高分子フィルムまで
達しない等の問題が生じるからである。
上記イオンビーム6のイオンは、He+イオン以上の質
量を有するイオンが好ましい。He+イオンより質量の
小さいH+イオンからなるイオンビームを用いた場合、
導体薄膜2と高分子フィルム3との境界部分に十分な傾
斜組成を形成することかできない虞れがあるからである
また、照射イオン量としては、I X 101oイオン
/cI112以上であることが好ましい。照射イオン量
がI×10w5イオン/国2未満である場合、導体薄膜
2と高分子フィルム3との境界部分に十分な傾斜組成を
形成することができない虞れがあるからである。
イオンビームは、0.6MV以上の電圧で加速されたも
のが、導体薄膜2と高分子フィルム3との間に十分な傾
斜組成を形成する上から好ましい。
また、上記エキシマレーザ−は、lパルス当たりのエネ
ルギーが10mJ/α2以上であることか、上記レーサ
ーアブレージヨンを効率よく行う上から好ましい。また
、エキシマレーサーの波長は、193n+n、 248
naまたは308niであることが、高分子フィルムへ
の吸収かよいこと、容易に得ることかできるので好まし
い。
〈実施例〉 次いで、実施例および比較例に基づき、本発明をより詳
細に説明する。
実施例1 カプトンフィルム(デュポン社製、ポリイミドフィルム
)上に、真空蒸着により厚さ100OAの銅からなる導
体薄膜を形成した。この導体薄膜側から、1.0MVで
加速した窒素イオンを1×1015イオン/cI112
照射した。
そして、幅1 mm s長さ5cmの回路マスクを、上
記導体薄膜上に載置し、その上から、1パルス当たり8
0 m J / cm ”の強度を有するArFエキシ
マレーザ−を、53パルス照射したところ、回路マスク
を載置した部分以外の導体薄膜およびカプトンフィルム
の炭化した部分か除去され、幅1mm5長さ5cmの導
体回路が形成された。
この導体回路の抵抗値は、約0.3Ωであった。
上記導体回路が形成されたものを、濃度1.0モル/g
のFeCl3水溶液に入れ、1分間攪拌しても、導体回
路の剥離は生じなかった。
また、300℃の半田槽に5分間浸漬しても、導体回路
の剥離はおこらなかった。
さらに、−40℃の環境下に25分おき、次いで、室温
下に10分間おき、そして、20 C1”Cの環境下に
25分おくことを1サイクルとしたヒートサイクル試験
を行った。その結果、1700サイクル終了時でも、導
体回路の断線は生しなかった。
一方、エキシマレーザを用いず、上記導体回路と同し回
路パターン状にイオンビームを照射した後、FeCl3
水溶液に浸漬して化学エツチングを行い、導体薄膜の不
溶部分を除去して得た導体回路の抵抗値は約12Ωてあ
った。これは、化学エツチングにより、導体回路部分の
銅箔が、一部損傷したためである。
実施例2 カプトンフィルム(前出)上に、真空蒸着により厚さ1
50OAの金からなる導体薄膜を形成した。この導体薄
膜側から、1.OMVで加速したヘリウムイオンを2X
1015イオン/a112照射した。
そして、実施例1で用いた回路マスクを、上記導体薄膜
上に載置し、その上から、実施例1と同じ強度のArF
エキシマレーザ−を、1パルス当たり80 m J /
 crn 2の強度で、41パルス照射したところ、回
路マスクを載置した部分以外の導体薄膜およびカプトン
フィルムの炭化した部分が除去され、幅1馴、長さ5c
mの導体回路が形成された。
比較例1 カプトンフィルム(前出)上に、実施例1と同様にして
、厚さ100OAの銅からなる導体薄膜を形成した。
次いて、実施例1で用いた回路マスクを、上記導体薄膜
上に載置し、その上から、実施例1と同じ強度のArF
エキシマレーザ−を、10パルス照射して、幅1(財)
、長さ5amの導体回路を形成した。
上記導体回路を形成したものを、実施例1で用いたFe
C]3水溶液にいて、1分間攪拌したところ、銅光沢の
消失、導体回路の剥離が生じた。
比較例2 カプトンフィルム(前出)上に、エピコート1001(
油化シェルエポキシ株式会社製)、DX−171(油化
シェルエポキシ株式会社製)および硬化剤からなるエポ
キシ接着剤を塗布し、銅箔を貼合わせた後、導体薄膜上
にレジストインキを塗布して、Fe(173水溶液に浸
漬することにより、幅1 mm、長さ5CIlの導体回
路を形成した。
この導体回路を形成したものを、300℃の半田槽に5
分間浸漬したところ、接着層に気泡が生じ、導体回路が
カプトンフィルムから剥離した。
また、実施例1と同様なヒートサイクル試験を行ったと
ころ、1500サイクル終了した時点で、導体回路に断
線か生じた。
上記実施例1〜2および比較例1〜2より、本発明方法
により得られる導体回路は、耐熱性、耐ヒートシヨツク
性に優れ、剥離、切断等が生じ難いものであることがわ
かる。
〈発明の効果〉 以上のように本発明に係る導体回路の形成方法によれば
、高分子フィルム上に形成された導体薄膜の少なくとも
導体回路が形成される部分にイオンビームを照射するこ
とにより、導体薄膜と高分子フィルムとの境界部分をい
わゆる傾斜組成として、導体薄膜と高分子フィルムとを
、接着剤なして強固に接着することができるので、耐屈
曲性、耐熱性および耐ヒートシヨツク性に優れ、切断が
生しない導体回路を形成することかできる。
また、エキシマレーザ−を、導体薄膜の導体回路が形成
されない部分に照射して、この部分を除去するので、導
体薄膜を形成する金属の種類にかかわらず、導体回路を
形成することができ、銅からなる導体回路だけでなく、
銀、ニッケル、金等からなる導体回路も形成することが
できる。さらに、化学的エツチングの場合のように、導
体薄膜の導体回路か形成する部分に損傷を与えることな
く、導体回路を形成することかできると共に、ドライエ
ツチングを行う場合と異なり、環境汚染の心配もない。
さらに、本発明方法によれば、少ない工程数で導体回路
を形成することができるので、導体回路を効率よく形成
することかできる。
【図面の簡単な説明】
第1図および第2図は、本発明に係る導体回路の形成方
法を示す断面図である。 1・・・導体回路、2・・導体薄膜、 3・・・高分子フィルム、4・・・イオンビーム、6・
・・エキシマレーザ−0 特許出願人  住友電気工業株式会社 代  理  人   弁理士  亀  井  弘  勝
(ばか2名) 1・・・導体回路 2・・・導体薄膜 3・・・高分子フィルム 4・・・イオンビーム 6・・・エキシマレーザ− 第1図

Claims (1)

    【特許請求の範囲】
  1. 1.高分子フィルム上に、導体薄膜を形成し、この導体
    薄膜の少なくとも導体回路が形成 される部分にイオンビームを照射し、次い でエキシマレーザーを照射して、導体薄膜 の導体回路が形成されない部分を除去する ことを特徴とする導体回路の形成方法。
JP22591190A 1990-08-27 1990-08-27 導体回路の形成方法 Pending JPH04107899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22591190A JPH04107899A (ja) 1990-08-27 1990-08-27 導体回路の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22591190A JPH04107899A (ja) 1990-08-27 1990-08-27 導体回路の形成方法

Publications (1)

Publication Number Publication Date
JPH04107899A true JPH04107899A (ja) 1992-04-09

Family

ID=16836822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22591190A Pending JPH04107899A (ja) 1990-08-27 1990-08-27 導体回路の形成方法

Country Status (1)

Country Link
JP (1) JPH04107899A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202826A (ja) * 2000-01-21 2001-07-27 Gunze Ltd 透明導電性フィルム
WO2023176723A1 (ja) * 2022-03-14 2023-09-21 ミネベアミツミ株式会社 ひずみゲージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202826A (ja) * 2000-01-21 2001-07-27 Gunze Ltd 透明導電性フィルム
WO2023176723A1 (ja) * 2022-03-14 2023-09-21 ミネベアミツミ株式会社 ひずみゲージ

Similar Documents

Publication Publication Date Title
US5182230A (en) Laser methods for circuit repair on integrated circuits and substrates
US5104480A (en) Direct patterning of metals over a thermally inefficient surface using a laser
JPH02128492A (ja) 印刷配線板の製造方法
US5127998A (en) Area-selective metallization process
DE3769785D1 (de) Verfahren und beschichtungsmittel zum aufbringen elektrisch leitender druckbilder auf isolierende substrate.
JPH0856066A (ja) 基板の表面に金属化を施す方法
HU208715B (en) Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition
ATE56050T1 (de) Verfahren zur herstellung von leiterplatten.
JP3641632B1 (ja) 導電性シート、それを用いた製品およびその製造方法
US20060255009A1 (en) Plating method for circuitized substrates
KR20010013051A (ko) 폴리머 필름 생성물상의 다층 금속화 복합체 및 방법
WO2019102701A1 (ja) 電子部品の製造方法及び電子部品
CA2027025C (en) Method of manufacturing circuit board
JP4298597B2 (ja) 配線回路基板および配線回路基板の製造方法
WO2002023962A3 (en) Method for the formation of a pattern on an insulating substrate
US5171709A (en) Laser methods for circuit repair on integrated circuits and substrates
EP0214628B1 (en) Process for the manufacture of substrates to interconnect electronic components and articles made by said process
JPH04107899A (ja) 導体回路の形成方法
US5230965A (en) High density interconnect with electroplated conductors
DE3586422D1 (de) Elektrisch leitende kupferschichten und verfahren zur herstellung derselben.
US5472735A (en) Method for forming electrical connection to the inner layers of a multilayer circuit board
JPS63168077A (ja) プリント配線板の製造法
JP3062142B2 (ja) 多層印刷配線板の製造方法
JPH04109510A (ja) 異方導電膜の製造方法
JP3275784B2 (ja) Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板