JPH0410732A - 復調装置 - Google Patents

復調装置

Info

Publication number
JPH0410732A
JPH0410732A JP11010490A JP11010490A JPH0410732A JP H0410732 A JPH0410732 A JP H0410732A JP 11010490 A JP11010490 A JP 11010490A JP 11010490 A JP11010490 A JP 11010490A JP H0410732 A JPH0410732 A JP H0410732A
Authority
JP
Japan
Prior art keywords
signal
doppler
frequency
output
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11010490A
Other languages
English (en)
Inventor
Satoshi Miura
智 三浦
Shigeru Senoo
妹尾 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP11010490A priority Critical patent/JPH0410732A/ja
Publication of JPH0410732A publication Critical patent/JPH0410732A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は移動体通信におけるP S K (p h 
ase  5hift  keying)信号の復調を
行う復調装置に関するものである。
[従来の技術] 第2図はPSK信号の復調装置の構成を示すブロック図
であって、図において、く1)は受信中間周波数信号、
(2)は周波数変換部、(3)は局部発振部、(4)は
低域通過フィルタ(以下、LPFと略記する)、(5)
はアナログディジタル変換器(以下A/Dと略記する)
、(6)は復調装置、(7)は複素ベースバンド信号、
(8)は復調出力信号である。
PSK信号の受信中間周波数信号(1)は、周波数変換
部(2)において複素ベースバンド信号(7)に変換さ
れる。この複素ベースバンド信号(7)はLPF(4)
により不要な高周波成分が除去された後、A/D(5)
でディジタル信号に変換される。
第3図は従来の復調装置(6)の構成を示ずブロック図
で、第2図と同一符号は同一部分を示し、(60)は位
相制御部、く61)は位相誤差検出部、(62)はルー
プフィルタ、(63)はNCO(numericall
y  controlled  oscillator
)である。
復調装置(6〉の入力点では、複素ベースバンド信号く
7)はディジタル信号の形になっており、実数部分の振
幅を表す(70)と、虚数部分の振幅を表す(71)と
に分けて表されている。
ところで、送信側の局部発振周波数と受信側の局部発振
周波数との間には、誤差く周波数オフセット)が存在す
るので、複素ベースバンド信号く7)の位相は、所望の
変調方式による位相変化に加え、周波数オフセットに比
例する速度の位相回転を生じることとなり、これにより
生じる位相変化量の補正をNC0(63)で行っている
すなわち、NC0(63)の発振周波数が送受信間の周
波数オフセットに一致する場合には、NCo(6B)の
出力位相は常に複素ベースバンド信号<70)、(71
)によって表される信号(7)の位相に一致し、従って
位相制御部(60)の出力位相から復調出力信号(8)
を得ることができる。
実際上はNCO(63)の出力位相と複素ベースバンド
信号(7)の位相との間には位相差が存在するので、こ
の位相差を一定に保つように位相誤差検出部(61)−
ループフィルタ(62)NCOく63)−位相制御部(
60)でフィードバック制御ループ、すなわち位相ロッ
クループ(P L L )を構成している。
[発明が解決しようとする課題] 上記のような従来の復調装置は以上のように構成されて
いるので、送受信間に誤差周波数による周波数オフセッ
トだけが存在する固定局間通信に対しては問題ないか、
移動体通信においては、送信局と受信局との相対速度に
よるドツプラー効果が存在し、このドツプラー効果によ
る周波数オフセットが加わり、従来の装置ではこのドツ
プラー効果による周波数オフセットの影響を除去するこ
とが困難であるという問題がある。
すなわち従来の装置では、位相誤差検出部(61)−ル
ープフィルタ(62)−NCO(63)−位相制御部(
60)で構成するPLLの応答特性が、ドツプラー効果
による周波数オフセットの変動といっな場合のように、
複素ベースバンド信号く7)の位相変化の周波数が高い
場合に適応してない。
この発明はかかる課題を解決するためになされたもので
、ドツプラー効果による周波数オフセットに対しても有
効な補正を行える復調装置を提供することを目的として
いる。
[課題を解決するための手段] この発明に係わる復調装置においては、PLLのループ
中の信号から、その信号中にドツプラー効果による周波
数オフセットの変動が存在するが否かを判定するドツプ
ラー検出部を設り、トップ=6 ラー効果の影響が存在すると判定した場合にはPLLの
特性を変更して、ドツプラー効果による周波数オフセッ
トの変動に適した特性とすることとした。
[作用] ドツプラー効果による周波数オフセットに対してもルー
プが安定に動作し、NGOの発振周波数の制御による位
相追従の最適化ができるので、」二連のように復調特性
の劣化を防止することが可能となる。
[実施例] 以下、この発明の実施例を図面を用いて説明する。第1
図はこの発明の復調装置の一実施例を示すブロック図で
、図において第2図、第3図と同一符号は同一または相
当部分を示し、(64)はドツプラー検出部、(620
)はループフィルタ(62)の出力(8号、(640)
はドツプラー検出部(64)の出力信号である。
第4図は第1図に示すドツプラー検出部く64)の構成
例を示すブロック図で、図において第1図と同一符号は
同一部分を示し、(641)は平均化処理部、(642
)は比較部、(643)はデータメモリ、(644)は
平均化処理部(641,)の出力信号である。但し、出
力信号(644)は第1図に示す実施例ではドツプラー
検出部(64)外へは出力されていない。
第1図に示す実施例においても、位相制御部(60)−
位相誤差検出部(61)−ループフィルタ(62)−N
CO(6B)−位相制御部(60)のループによって構
成されるPLLの動作は、第3図に示す従来の装置と同
様である。このPLLがロックされている間はループフ
ィルタ(62〉の出力(620)はNCO(63)に対
し周波数の設定を指示する信号となるが、ドツプラー効
果による周波数オフセット成分が存在する場合、PLL
の応答時定数の関係でNCO(63)の発振周波数がこ
れに追随できなくなり、その影響がループフィルタ(6
2)の出力(620)中に出てくる。
ドツプラー効果による周波数オフセットのどのような変
動に対し、出力(620)にどのような変化が現れるか
は、予め把握することができ、復調特性に影響を与える
ドツプラーのデータを、予めデータメモリ(64B)に
記憶しておく。平均化処理部(641)は出力(620
)の平均化を行い、この平均化した出力(644)を比
較部(642)においてデータメモリ(643)の内容
と対比し、その対比結果に従った出力信号り640)に
より、ループフィルタ(62)の時定数等を変更してP
LI−がドツプラー効果による周波数オフセットの変動
にも追従出来るようにする。
第1図に示す実施例では、ドツプラー効果の場合だけを
考えているが、実際の無線回線においては、ブロッキン
グやフェージング等の障害が予想され、その場合には位
相誤差検出部(61〉の出力レベルが低下し、PLLが
動作したくなる。このような場合にはベースバンド信号
(7)のレベルを検出し、その結果を利用することがで
きる。
第5図はこの発明の第2の実施例による復調装置(6)
の構成を示すブロック図で、図において第1図と同一符
号は同一または相当部分を示し、(65〉はレベル検出
部、(650)はレベル検出部(65)からの出力信号
である。複素ベースバンド信号(7)のレベルが予め定
めた、しきい値以上のときは、信号(650)の論理は
「0」であり、第5図の回路は第1図の回路と同様に動
作する。また信号(650)の論理が「1」になる場合
は、P L I−の正常な動作が困難になったことを意
味し、その場合は信号<650)によりループフィルタ
(62)の特性を変更した上で、信号(620)による
NCO(63)の制御を、信号(644)によるNGO
(6B)の制御に切り換える。
第6図はこの発明の第3の実施例を示すブロック図で、
第6図において第5図と同一符号は同一または相当部分
を示し、(66〉はロック検出部、(660)はロック
検出信号である。この場合、位相誤差検出部く61)か
ら出力される位相誤差を表す信号が、常にほぼ一定の値
であるときは位相がロックされていると判定し、この信
号の値が変化するときは位相がロックされていないと判
定する。位相制御部(60)−位相誤差検出部(61)
−ループフィルタ(62)−NCOく63)−位相制御
部(60)のPLLがロックされた状態にあるか否かと
いう情報は、NCO<63>の適応制御のため有効であ
る。
なお、以上の説明は2相P S K信号に対して説明し
ているが、この発明が多相P S K信号一般に適用で
きることは言うまでもない。
[発明の効果] この発明は以上説明したように、ドツプラー効果による
周波数オフセットの変動が存在する場合でも、ブロッキ
ングやフェージングのため受信入力レベルが低下した場
合でも、良好な復調特性を維持できるという効果がある
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
はP S K信号の復調装置の構成を示すブロック図、
第3図は従来の復調装置を示すブロック図、第4図は第
1図に示すドツプラー検出部の構成例を示すブロック図
、第5図はこの発明の第2の実施例の構成な示すブロッ
ク図、第6図はこの発明の第3の実施例の構成を示すブ
ロック図。 1・・・受信中間周波数信号、2・・・周波数変換部、
3・・・局部発振部、5・・・アナログディジタル変換
器、6・・・復調装置、7・複素ベースバンド信号、8
・・・復調出力信号、60・・・位相制御部、61・・
・位相誤差検出部、62・・・ループフィルタ、63・
・・NC0164・・・ドツプラー検出部、65・・・
レベル検出部、66・・・ロック検出部。 なお、各図中同一符号は同一または相当部分を示すもの
とする。

Claims (4)

    【特許請求の範囲】
  1. (1)、PSK信号の受信中間周波数信号を複素ベース
    バンド信号に周波数変換し更にこれをディジタル信号に
    変換した形の複素ベースバンド信号を入力し復調を行う
    復調装置において、 数値制御に対応する被制御周波数を発生する発振回路(
    以下NCOという)、 入力した複素ベースバンド信号と上記NCOの発振周波
    数信号との位相比較により、上記複素ベースバンド信号
    に対応する復調出力信号を生成する位相制御部、 この位相制御部における位相比較により上記複素ベース
    バンド信号と上記NCOの発振周波数信号との位相誤差
    を検出する位相誤差検出部、この位相誤差検出部の出力
    を平均化するループフィルタ、 このループフィルタの出力により上記NCOの発振周波
    数をフィードバック制御する手段、上記ループフィルタ
    の出力から推定される受信周波数のオフセット中に、ド
    ップラー効果による周波数オフセットが存在するか否か
    を判定するドップラー検出部、 このドップラー検出部の判定結果に基づき上記ループフ
    ィルタの特性を制御する手段、 を備えたことを特徴とする復調装置。
  2. (2)、ドップラー検出部は、ループフィルタの出力を
    入力して、ドップラー効果による周波数偏移および当該
    ドップラー効果の変化周期を検出し、これら検出した数
    値を平均化する手段を備えたことを特徴とする請求項第
    1項記載の復調装置。
  3. (3)、ドップラー検出部は、相対速度の成分の予期さ
    れる変化範囲に対応するドップラー周波数、シフトのデ
    ータが予め書き込まれたメモリと、ループフィルタの出
    力から検出したデータと上記メモリ内のデータとを比較
    する比較手段とを備えたことを特徴とする請求項第1項
    記載の復調装置。
  4. (4)、ループフィルタは上記位相誤差検出部の出力の
    平均化においてドップラー検出部の情報から、その時定
    数等の変更を行うことを特徴とする請求項第1項記載の
    復調装置。
JP11010490A 1990-04-27 1990-04-27 復調装置 Pending JPH0410732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11010490A JPH0410732A (ja) 1990-04-27 1990-04-27 復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11010490A JPH0410732A (ja) 1990-04-27 1990-04-27 復調装置

Publications (1)

Publication Number Publication Date
JPH0410732A true JPH0410732A (ja) 1992-01-14

Family

ID=14527141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11010490A Pending JPH0410732A (ja) 1990-04-27 1990-04-27 復調装置

Country Status (1)

Country Link
JP (1) JPH0410732A (ja)

Similar Documents

Publication Publication Date Title
CN102598615B (zh) 准相干检波方式的载波恢复电路以及解调电路
JP3077881B2 (ja) 復調方法及び復調装置
US6731698B1 (en) Quadrature demodulation circuit capable for canceling offset
US4764730A (en) Radio receiver demodulation system
JP3058870B1 (ja) Afc回路
US6191649B1 (en) Quadrature demodulator and method for quadrature demodulation
JP4579458B2 (ja) 復調装置、放送システム及び半導体デバイス
JPH06177924A (ja) 位相同期検出回路
US5347228A (en) BPSK demodulator using compound phase-locked loop
US6411658B1 (en) Demodulation device
JP3348661B2 (ja) キャリア位相追従装置および周波数ホッピング受信装置
US6813321B1 (en) Digital demodulator
EP1051006A2 (en) Method and system for carrier recovery of a suppressed carrier modulated signal
JPH0410732A (ja) 復調装置
KR19980087445A (ko) 이동 전화 수신기로 전송된 신호상에서 동기를 회복하기 위한 방법 및 장치
JP2004523962A (ja) 周波数オフセット推定器
CN1333584C (zh) 载波跟踪环路锁定检测器
US6693978B1 (en) Carrier reproducing circuit
JPH0410731A (ja) 復調装置
JPH07143025A (ja) スペクトラム拡散通信装置
JP4479460B2 (ja) 復調装置及び復調方法
EP1094596A2 (en) Quadrature receiver with a vco controlled by the demodulated bit-rate
US5668498A (en) Controlling FPLL polarity using pilot signal and polarity inverter
JP2541009B2 (ja) 復調器制御回路
JPH05167629A (ja) 疑似ロック検出回路