JPH04107012A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH04107012A JPH04107012A JP22612090A JP22612090A JPH04107012A JP H04107012 A JPH04107012 A JP H04107012A JP 22612090 A JP22612090 A JP 22612090A JP 22612090 A JP22612090 A JP 22612090A JP H04107012 A JPH04107012 A JP H04107012A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- amplifier
- signal
- parallel
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 101100420681 Caenorhabditis elegans tir-1 gene Proteins 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はＡ／Ｄ変換装置に関するものであり、詳しくは
、並列型Ａ／Ｄ変換器を用いたオートゼロレベル機能を
有するＡ／Ｄ変換装置に関するものである。
、並列型Ａ／Ｄ変換器を用いたオートゼロレベル機能を
有するＡ／Ｄ変換装置に関するものである。
〈従来の技術〉
デジタルオシロスコープや波形ディジタイザなどの波形
測定装置で波形データを高速に取込むＡ／Ｄ変換器とし
て、並列型Ａ／Ｄ変換器が用いられている。
測定装置で波形データを高速に取込むＡ／Ｄ変換器とし
て、並列型Ａ／Ｄ変換器が用いられている。
ところで、このような並列型Ａ／Ｄ変換器はシングル入
力型であり、入力端子に接続される増幅器も一般にシン
グル入力型のものが用いられている。
力型であり、入力端子に接続される増幅器も一般にシン
グル入力型のものが用いられている。
〈発明が解決しようとする課題〉
このなめに、例えばオシロスコープでよく使われる差動
信号を並列型のＡ／Ｄ変換器に入力するのにあたっては
差動信号をシングルモードに変換する信号回路を設けな
ければならず、回路構成が複雑になるという間穎があっ
た。
信号を並列型のＡ／Ｄ変換器に入力するのにあたっては
差動信号をシングルモードに変換する信号回路を設けな
ければならず、回路構成が複雑になるという間穎があっ
た。
本発明は、このような点に着目したものであり、その目
的は、増幅器に加えられる差動信号をそのままデジタル
信号に変換できるＡ／Ｄ変換装置を提供することにある
。
的は、増幅器に加えられる差動信号をそのままデジタル
信号に変換できるＡ／Ｄ変換装置を提供することにある
。
く課題を解決するための手段〉
本発明のＡ／Ｄ変換装置は、
基準電圧の中点出力端子を有する並列型Ａ／Ｄ変換器と
、 Ａ倍の利得を有し、差動信号■１の入力端子と並列型Ａ
／Ｄ変換器の基準電圧の中点出力ｖＲの入力端子を備え
、Ａ−Ｖ ｉ ＋ ＶＲで表される出力信号を並列型Ａ
／Ｄ変換器の入力端子に与える増幅器、 とで構成されたことを特徴とする。
、 Ａ倍の利得を有し、差動信号■１の入力端子と並列型Ａ
／Ｄ変換器の基準電圧の中点出力ｖＲの入力端子を備え
、Ａ−Ｖ ｉ ＋ ＶＲで表される出力信号を並列型Ａ
／Ｄ変換器の入力端子に与える増幅器、 とで構成されたことを特徴とする。
く作用〉
増幅器は、並列型Ａ／Ｄ変換器から加えられる基準電圧
の中点出力を基準にした信号を並列型Ａ／Ｄ変換器に入
力信号として与える。
の中点出力を基準にした信号を並列型Ａ／Ｄ変換器に入
力信号として与える。
これにより、並列型Ａ／Ｄ変換器はオートゼロレベル制
御がされたデータを出力する。
御がされたデータを出力する。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の原理回路図である１図において、Ａ
ＤＣは入力信号と位置に応じた重み付けがされた基準電
圧とを比較するように並列接続された複数のコンパレー
タとこれらコンパレータの出力信号をコード化するエン
コーダとで構成される並列型Ａ／Ｄ変換器であり、基準
電圧の中点電圧ｖＲを出力する端子が設けられている。
ＤＣは入力信号と位置に応じた重み付けがされた基準電
圧とを比較するように並列接続された複数のコンパレー
タとこれらコンパレータの出力信号をコード化するエン
コーダとで構成される並列型Ａ／Ｄ変換器であり、基準
電圧の中点電圧ｖＲを出力する端子が設けられている。
一方、増幅器ＡはＡ＠の利得を有するものであって、差
動信号Ｖ、の入力端子と並列型Ａ／Ｄ変換器ＡＤＣの基
′４．電圧の中点出力Ｖ＝の入力端子を備えており、Ａ
−Ｖ ｌ＋ Ｖ Ｒで表される出力信号を並列型Ａ／Ｄ
変換器ＡＤＣの入力端子に与える。
動信号Ｖ、の入力端子と並列型Ａ／Ｄ変換器ＡＤＣの基
′４．電圧の中点出力Ｖ＝の入力端子を備えており、Ａ
−Ｖ ｌ＋ Ｖ Ｒで表される出力信号を並列型Ａ／Ｄ
変換器ＡＤＣの入力端子に与える。
このように構成することにより、差動信号Ｖ。
の零点は並列型Ａ／Ｄ変換器ＡＤＣの基２ｔ！電圧の中
点出力Ｖρにクランプされるので並列型Ａ ／／ Ｄ変
換器ＡＤＣは基準電圧の中点出力ｖＲを基準とする差動
信号Ｖ、をデジタル信号に変換することができ、装置全
体としてオートゼロレベル機能を持たせることができる
。
点出力Ｖρにクランプされるので並列型Ａ ／／ Ｄ変
換器ＡＤＣは基準電圧の中点出力ｖＲを基準とする差動
信号Ｖ、をデジタル信号に変換することができ、装置全
体としてオートゼロレベル機能を持たせることができる
。
第２図は第１図を構成する増幅器Ａの一実施例を示す回
路図である。広帯域差動増幅器Ｕ１は入力端子Ｔｉｒ１
．．Ｔ、１□間に加えられる差動電圧入力信号■、を−
Ｇ ＊ ＋ Ｖ ｉのＳ′流に変換して出力する広帯域
電圧電流変換増幅器として機能するものであり、非反転
入力端子は入力端子Ｔ屯、に接続され、反転入力端子は
入力端子Ｔ ｔｎ ２に接続され、出力端子は広帯域高
入力インピーダンスバッファとして機能する増幅器Ｕ２
に接続されるとともに抵抗Ｒ７を介して共通電位点に接
続されている。増幅器Ｕ２の出力端子は出力端子Ｔ俳に
接続されている。増幅器Ｕ３は演算増幅器Ｕ５の出力電
圧Ｖ門をＧｔ２ＶＭの＄流に変換して出力する電圧電流
変換増幅器として機能するものであり、出力端子は増幅
器Ｕ２と抵抗Ｒ１との接続点に接続されている。演算増
幅器Ｕ４の反転入力端子は抵抗Ｒ２を介して入力端子Ｔ
ｉｎ ｔに接続されるとともに抵抗Ｒ４を介して出力
端子に接続され、非反転入力端子は抵抗Ｒ３を介して入
力端子Ｔｉ、２に接続されるとともに抵抗Ｒ５を介して
共通電位点に接続され、出力端子は抵抗Ｒ６とＲ７の直
列回路を介して出力端子ＴｆＵｔに接続されている。こ
れら抵抗Ｒ６とＲ７の直列回路の接続中点は演算増幅器
Ｕ５の反転入力端子に接続されている。演算増幅器Ｕ５
の非反転入力端子は共通電位点に接続されている。増幅
器Ｕ６は利得が−１の反転増幅器として機能するもので
あり、入力端子Ｔ ｉｎ ３には並列型Ａ／Ｄ変換器Ａ
ＤＣの基１＄電圧の中点出力■Ｒが加えられ、出力端子
は抵抗Ｒ＋ｒｌを介して演算増幅ＨＬＩ５の反転入力端
子に接続されている。ここで、抵抗Ｒ２〜Ｒ８は、 Ｒ２＝Ｒ３ Ｒａ ” Ｒｓ Ｒ７＝ Ｒ５ （（Ｒ４・Ｒ、）＃Ｒ２・Ｒ６））・Ｇｔ ＋ Ｒ。
路図である。広帯域差動増幅器Ｕ１は入力端子Ｔｉｒ１
．．Ｔ、１□間に加えられる差動電圧入力信号■、を−
Ｇ ＊ ＋ Ｖ ｉのＳ′流に変換して出力する広帯域
電圧電流変換増幅器として機能するものであり、非反転
入力端子は入力端子Ｔ屯、に接続され、反転入力端子は
入力端子Ｔ ｔｎ ２に接続され、出力端子は広帯域高
入力インピーダンスバッファとして機能する増幅器Ｕ２
に接続されるとともに抵抗Ｒ７を介して共通電位点に接
続されている。増幅器Ｕ２の出力端子は出力端子Ｔ俳に
接続されている。増幅器Ｕ３は演算増幅器Ｕ５の出力電
圧Ｖ門をＧｔ２ＶＭの＄流に変換して出力する電圧電流
変換増幅器として機能するものであり、出力端子は増幅
器Ｕ２と抵抗Ｒ１との接続点に接続されている。演算増
幅器Ｕ４の反転入力端子は抵抗Ｒ２を介して入力端子Ｔ
ｉｎ ｔに接続されるとともに抵抗Ｒ４を介して出力
端子に接続され、非反転入力端子は抵抗Ｒ３を介して入
力端子Ｔｉ、２に接続されるとともに抵抗Ｒ５を介して
共通電位点に接続され、出力端子は抵抗Ｒ６とＲ７の直
列回路を介して出力端子ＴｆＵｔに接続されている。こ
れら抵抗Ｒ６とＲ７の直列回路の接続中点は演算増幅器
Ｕ５の反転入力端子に接続されている。演算増幅器Ｕ５
の非反転入力端子は共通電位点に接続されている。増幅
器Ｕ６は利得が−１の反転増幅器として機能するもので
あり、入力端子Ｔ ｉｎ ３には並列型Ａ／Ｄ変換器Ａ
ＤＣの基１＄電圧の中点出力■Ｒが加えられ、出力端子
は抵抗Ｒ＋ｒｌを介して演算増幅ＨＬＩ５の反転入力端
子に接続されている。ここで、抵抗Ｒ２〜Ｒ８は、 Ｒ２＝Ｒ３ Ｒａ ” Ｒｓ Ｒ７＝ Ｒ５ （（Ｒ４・Ｒ、）＃Ｒ２・Ｒ６））・Ｇｔ ＋ Ｒ。
の条件を満たすように選定される。
このような回路構成において、演算増幅器Ｕ４の出力電
圧Ｖ、−は、 ＶＬ ＝Ｖ： （Ｒａ ／Ｒ２） になる、そして、演算増幅器Ｕ５は出力電圧Ｖｉが、 Ｖ Ｍ ＝（Ｖ ｉ ’／Ｒ６）”ｆＶｏ
／Ｒｖ ）”ｆ−Ｖ Ｒ／Ｒ［］ ）＝０ になるように動作する。
圧Ｖ、−は、 ＶＬ ＝Ｖ： （Ｒａ ／Ｒ２） になる、そして、演算増幅器Ｕ５は出力電圧Ｖｉが、 Ｖ Ｍ ＝（Ｖ ｉ ’／Ｒ６）”ｆＶｏ
／Ｒｖ ）”ｆ−Ｖ Ｒ／Ｒ［］ ）＝０ になるように動作する。
これにより、
（（Ｒａ ／Ｒ２）（Ｖ ｉ ／Ｒｅ ））＋（Ｖ
ｏ ／Ｒｙ ）”（−Ｖ Ｒ／ＲＢ ）＝０に
なることから、 Ｖ ｏ ”（（４ｔ Ｒａ Ｖ ： ）／（Ｒ２Ｒｅ
））＋（（ＶＲＲ７）／Ｒａ ） −〇ｔ＋ Ｒ＋ Ｖｉ 十ＶＲ になり、目的とする回路が実現される。
ｏ ／Ｒｙ ）”（−Ｖ Ｒ／ＲＢ ）＝０に
なることから、 Ｖ ｏ ”（（４ｔ Ｒａ Ｖ ： ）／（Ｒ２Ｒｅ
））＋（（ＶＲＲ７）／Ｒａ ） −〇ｔ＋ Ｒ＋ Ｖｉ 十ＶＲ になり、目的とする回路が実現される。
なお、第２図では増幅器Ａの利得が−Ａになるように構
成しているが、＋Ａになるように構成されたものであっ
てもよい。
成しているが、＋Ａになるように構成されたものであっ
てもよい。
〈発明の効果〉
以上説明したように、本発明によれば、増幅器に加えら
れる差動信号をそのままデジタル信号に変換できるＡ／
Ｄ変換装置が実現でき、デジタルオシロスコープなどの
波形測定装置で差動信号を取込む場合に有効である。
れる差動信号をそのままデジタル信号に変換できるＡ／
Ｄ変換装置が実現でき、デジタルオシロスコープなどの
波形測定装置で差動信号を取込む場合に有効である。
第１図は本発明の原理ブロック図、第２図は第１図を構
成する増幅器の一実施例を示す回路図である。
成する増幅器の一実施例を示す回路図である。
Claims (1)
- 【特許請求の範囲】 基準電圧の中点出力端子を有する並列型Ａ／Ｄ変換器と
、 Ａ倍の利得を有し、差動信号Ｖ＿ｉの入力端子と並列型
Ａ／Ｄ変換器の基準電圧の中点出力Ｖ＿Ｒの入力端子を
備え、Ａ・Ｖ＿ｉ＋Ｖ＿Ｒで表される出力信号を並列型
Ａ／Ｄ変換器の入力端子に与える増幅器、 とで構成されたことを特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22612090A JPH04107012A (ja) | 1990-08-28 | 1990-08-28 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22612090A JPH04107012A (ja) | 1990-08-28 | 1990-08-28 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107012A true JPH04107012A (ja) | 1992-04-08 |
Family
ID=16840155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22612090A Pending JPH04107012A (ja) | 1990-08-28 | 1990-08-28 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107012A (ja) |
-
1990
- 1990-08-28 JP JP22612090A patent/JPH04107012A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61120530A (ja) | アナログ・デジタル変換器 | |
| JP2649390B2 (ja) | 信号内挿回路 | |
| JPH05152961A (ja) | アナログ・デジタル変換器の比較回路 | |
| JPH04107012A (ja) | Ａ／ｄ変換装置 | |
| CN109510623B (zh) | 模拟至数字转换器 | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 | |
| JPS58106915A (ja) | Ａ／ｄ変換器 | |
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JP2548220B2 (ja) | 映像信号処理装置 | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| RU2093956C1 (ru) | Аналого-цифровой преобразователь с кодовой отрицательной обратной связью | |
| US5003309A (en) | Apparatus having shared architecture for analog-to-digital and for digital-to-analog signal conversion | |
| JPH0446016B2 (ja) | ||
| JPH0753314Y2 (ja) | 高速アナログ／デジタル変換回路 | |
| KR100189774B1 (ko) | 전원전압의 변화에 무관한 펄스변환회로 | |
| JPS6371900A (ja) | アナログ信号比較回路 | |
| JPH06224763A (ja) | Ａ／ｄ変換回路 | |
| SU894746A1 (ru) | Обратимый функциональный преобразователь код-частотно-временной сигнал | |
| JP2002330070A (ja) | フラッシュ型アナログデジタル変換器のひずみ補償法 | |
| KR100335136B1 (ko) | 신호 변환 장치 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JPH04263511A (ja) | 周波数・電圧変換回路 |