JPH04104335A - Memory stop trapper - Google Patents

Memory stop trapper

Info

Publication number
JPH04104335A
JPH04104335A JP2221570A JP22157090A JPH04104335A JP H04104335 A JPH04104335 A JP H04104335A JP 2221570 A JP2221570 A JP 2221570A JP 22157090 A JP22157090 A JP 22157090A JP H04104335 A JPH04104335 A JP H04104335A
Authority
JP
Japan
Prior art keywords
memory
trapper
processing
instruction
stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2221570A
Other languages
Japanese (ja)
Inventor
Akihiko Nakada
明彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2221570A priority Critical patent/JPH04104335A/en
Publication of JPH04104335A publication Critical patent/JPH04104335A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To evaluate software without the need of special machinery and materials except for a target computer by using a computer system which can execute interruption at every instruction and a memory stop trapper logic constructed on the computer system. CONSTITUTION:Software being the object of evaluation integrates memory stop trapper start setting processing A logic at the head of a section having a problem. Processing A logic sets conditions X and Y given in a memory change check processing and gives the instruction generating interruption at every instruction to computer hardware. Target software 1 being the object of evaluation passes through a memory stop trapper logic at every instruction and the above processing is repeated until the conditions X and Y which are set by a memory stop trapper start setting processing are satisfied. When the conditions are satisfied, an execution address which is executed immediately before is read out from a stack and a content from a hardware register by a memory change information acquirement processing D. The information is displayed in a display device such as CRT by a memory change point information display processing E.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、−命令単位に割り込みを発生する機能を有す
る計算機システムにおけるソフトウェア評価方式に関し
、特にソフトウェアをリアルタイムに実行中の特定メモ
リフィールドの内容の変化に対する割り込みトラップを
発生するメモリストップトラッパに関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to - a software evaluation method in a computer system having a function of generating an interrupt on an instruction-by-instruction basis; relates to a memory stop trapper that generates an interrupt trap for changes in .

[従来の技術] 従来、多重リアルタイムソフトウェアシステムにおける
ソフトウェア評価では、ソフトウェア実行中に特定のメ
モリフィールド内容を検出し、その変化させているロジ
ックポイントを確認するためには、目的の計算機システ
ム以外にメモリ内容の変化点を監視する他のシステムを
用いるか、または、目的の計算機自身に組み込まれたメ
モリアクセス時にトラップが発生する機能を利用する方
法を利用していた。
[Prior Art] Conventionally, in software evaluation in multiplex real-time software systems, in order to detect the contents of a specific memory field during software execution and check the logic points that are changing it, it is necessary to They either used other systems to monitor changes in content, or they used a function built into the target computer itself that generated a trap when accessing memory.

[発明が解決しようとする課題] 上述した従来の評価方法では、特定するメモリフィール
ド内の情報がある条件で変化した場合にトラップをかけ
るために、目的の計算機以外に評価機材が必要であり、
また、目的の計算機自身に組み込まれている機能を利用
する場合、H/Wが高価になり、さらに機能もメモリフ
ィールドをリードまたは、ライトしたときにトラップが
発生する機能しか有していない計算機が多く、ソフトウ
ェア評価として自由度の大きな条件設定ができないとい
う欠点がある。
[Problems to be Solved by the Invention] The conventional evaluation method described above requires evaluation equipment in addition to the target computer in order to set a trap when the information in the specified memory field changes under certain conditions.
In addition, when using functions built into the target computer itself, the hardware becomes expensive, and some computers only have the function of generating a trap when reading or writing a memory field. In many cases, the drawback is that it is not possible to set conditions with a large degree of freedom for software evaluation.

[課題を解決するための手段] 本発明のメモリストップトラッパは、一命令毎に割り込
みを発生させることが可能であり、その割り込みの起動
および停止させる命令を有する計算機システムにおいて
、一命令毎に割り込みを発生させながらその割込みルー
チン内で別途指定した2点のメモリ内容と比較条件が一
致したときプログラムを停止させ、メモリを変化させた
ソフトウェアアドレスを特定することを可能にする。
[Means for Solving the Problems] The memory stop trapper of the present invention is capable of generating an interrupt for each instruction, and in a computer system having instructions for starting and stopping the interrupt, the memory stop trapper of the present invention can generate an interrupt for each instruction. To stop a program when a comparison condition matches memory contents at two points separately specified in an interrupt routine while generating an interrupt, and to specify a software address at which the memory is changed.

[実施例] 次に本発明について図面を参照して説明する。[Example] Next, the present invention will be explained with reference to the drawings.

第1図は本発明のソフトウェア構造を示す。目的のソフ
トウェアシステムに一命令単位に発生する割り込みゲー
ト2と、その割込先にメモリストップトラッパ−ロジッ
ク3を組み込んでおく。メモリストップトラッパ−ロジ
ックは、メモリ変化チエツク処理Cとメモリ変化情報取
得処理りとメモリ変化点情報表示処理Eから構成されて
いる。
FIG. 1 shows the software structure of the present invention. An interrupt gate 2 generated for each instruction and a memory stop trapper logic 3 are incorporated into the target software system at the interrupt destination. The memory stop trapper logic consists of a memory change check process C, a memory change information acquisition process, and a memory change point information display process E.

メモリ変化チエツク処理Cは、2点のメモリアドレス情
報(X、Y)とその2点をメモリアドレス内の情報を比
較検査する条件(X条件Y)を格納しており、2点のメ
モリ情報と比較検査、条件をもとにチエツクを行なう。
Memory change check processing C stores two points of memory address information (X, Y) and a condition (X condition Y) for comparing and checking the two points with information in the memory address. Perform comparative inspection and check based on conditions.

比較条件はX=Y。The comparison condition is X=Y.

xf−y、x>y、x<y、x≦Y、X≧Yのいずれか
一つであり、X、Y、条件は外部のソフトウェアからメ
モリストップトラッパ−起動設定処理Aにより与えられ
、メモリストップトラッパ−停止設定処理Bにより解除
される。
xf-y, x>y, x<y, x≦Y, X≧Y; X, Y, and conditions are given by memory stop trapper activation setting processing A from external software; Memory stop trapper - Cancelled by stop setting process B.

次に動作についてさらに詳細に説明する。Next, the operation will be explained in more detail.

目的のソフトウェアシステムに組込まれたメモリストッ
プトラッパ−ロジック3を利用する評価対象ソフトウェ
アは、問題を有する区間の先頭に、メモリストップトラ
ッパ−起動設定処理Aロジックを組込む。メモリストッ
プトラッパ−起動設定処理Aロジックは、メモリ変化チ
エツク処理内に有する、X、Y、条件を設定し、計算機
ハードウェアに対し、−命令単位に割り込みを発生され
る命令を出す。
The evaluation target software that uses the memory stop trapper logic 3 built into the target software system incorporates the memory stop trapper activation setting processing A logic at the beginning of the section having the problem. The memory stop trapper activation setting processing A logic sets the X, Y, and conditions included in the memory change check processing, and issues an instruction to the computer hardware that causes an interrupt to be generated in units of -instructions.

以上により、目的の評価対象ソフトウェア1は、1命令
毎にメモリストップトラッパ−ロジックを通りメモリス
トップトラッパ−起動設定処理で設定したX、Y、条件
を満足するまで繰り返す。条件が満足した場合、メモリ
変化情報取得処理りにヨリスタックから直前に実行した
実行アドレスと、ハードウェアレジスタから内容を読み
出し、その情報をメモリ変化点情報表示処理EによりC
RTなど表示装置に表示し、ソフトウェアシステムを停
止する。
As described above, the target evaluation target software 1 passes through the memory stop trapper logic for each instruction and repeats it until the X, Y, and conditions set in the memory stop trapper activation setting process are satisfied. If the conditions are satisfied, the memory change information acquisition process reads the most recently executed execution address from the stack and the contents from the hardware register, and the information is displayed in C by the memory change point information display process E.
It is displayed on a display device such as RT and the software system is stopped.

以上処理により問題を有する、評価対象ソフトウェアの
自分自身でのメモリ破壊および期待値以外の設定をして
いるロジックのポイントを特定することができる。
Through the above processing, it is possible to identify points in the logic of the software to be evaluated that have problems, such as memory corruption on its own and settings other than expected values.

[発明の効果] 以上説明したように本発明は、一命令毎に割り込むこと
が可能な計算機システムと、その計算システム上に構築
するメモリストップトラッパ−ロジックを用いることに
より、目的の計算機以外の特殊な機材や高価な計算機シ
ステムを必要としないソフトウェア評価を実現すること
ができるという効果を奏する。
[Effects of the Invention] As explained above, the present invention uses a computer system that can interrupt each instruction, and a memory stop trapper logic built on the computer system, so that it can be used in computers other than the target computer. This has the effect that software evaluation can be realized without requiring special equipment or expensive computer systems.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のソフトウェア構造を示す図である。 1・・・評価対象ソフトウェア、2・・・割り込みゲー
ト、3・・・メモリストップトラッパ−ロジック、A・
・・メモリストップトラッパ−起動設定処理、B・・・
メモリストップトラッパ−停止設定処理、C・・・メモ
リ変化チエツク処理、D・・・メモリ変化情報取得処理
、E・・・メモリ変化点情報表示処理。
FIG. 1 is a diagram showing the software structure of the present invention. 1... Software to be evaluated, 2... Interrupt gate, 3... Memory stop trapper logic, A.
・・Memory stop trapper - startup setting processing, B...
Memory stop trapper stop setting processing, C: memory change check processing, D: memory change information acquisition processing, E: memory change point information display processing.

Claims (1)

【特許請求の範囲】[Claims] 一命令毎に割り込みを発生させることが可能であり、そ
の割り込みの起動および停止させる命令を有する計算機
システムにおいて、一命令毎に割り込みを発生させなが
らその割込みルーチン内で別途指定した2点のメモリ内
容と比較条件が一致したときプログラムを停止させ、メ
モリを変化させたソフトウェアアドレスを特定すること
を可能にするメモリストップトラッパ。
In a computer system that can generate an interrupt for each instruction and has instructions to start and stop the interrupt, it is possible to generate an interrupt for each instruction and store the memory contents of two points separately specified within the interrupt routine. A memory stop trapper that stops the program when the comparison conditions match and allows you to identify the software address that changed memory.
JP2221570A 1990-08-23 1990-08-23 Memory stop trapper Pending JPH04104335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2221570A JPH04104335A (en) 1990-08-23 1990-08-23 Memory stop trapper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2221570A JPH04104335A (en) 1990-08-23 1990-08-23 Memory stop trapper

Publications (1)

Publication Number Publication Date
JPH04104335A true JPH04104335A (en) 1992-04-06

Family

ID=16768808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2221570A Pending JPH04104335A (en) 1990-08-23 1990-08-23 Memory stop trapper

Country Status (1)

Country Link
JP (1) JPH04104335A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5659356A (en) * 1979-10-18 1981-05-22 Toshiba Corp Electronic computer
JPS5798054A (en) * 1980-12-11 1982-06-18 Mitsubishi Electric Corp Device for debagging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5659356A (en) * 1979-10-18 1981-05-22 Toshiba Corp Electronic computer
JPS5798054A (en) * 1980-12-11 1982-06-18 Mitsubishi Electric Corp Device for debagging

Similar Documents

Publication Publication Date Title
JP3358759B2 (en) Data trace method for programmable controller
JPH04104335A (en) Memory stop trapper
JPH02118733A (en) System for controlling execution of task
JPH0581087A (en) Processor monitoring system
JPH0283749A (en) Internal interruption control system for microprocessor
JPH0496167A (en) Interruption system for multi-processor system
JP2800577B2 (en) Debug device
JP2504151B2 (en) Data processing device
JPH11191072A (en) Debug break processing method and debug processor
JPH10320242A (en) Method for inspecting application task
JPH03144705A (en) Operation state monitor for programmable controller
JPH06309236A (en) Illegal write detecting circuit for memory
JP2513328B2 (en) Dump output method
JPH11167500A (en) Event circuit and debug system for emulator device
JPS638841A (en) Interruption accepting system
JPH0362233A (en) Address match timing tracing mechanism
JPS6136851A (en) Display device for application state of system resources
JPH03282625A (en) Data processor
JPH0343838A (en) Tracer
JPH0210441A (en) Trace circuit
JPH03225437A (en) Display system for stop frequency of break point
JPH01229340A (en) System for detecting execution address
JPH01121950A (en) Microprocessor with trace function
JPH03119436A (en) Microinstruction address tracer
JPS6393049A (en) Program debug device