JPH04103183A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に、砒化ガリウ
ム基板上に形成された、半導体レーザ駆動用の半導体集
積回路装置に関する。

〔従来の技術〕

従来の、半導体レーザ駆動用の半導体集積回路装置（以
下し〜ザドライバと記す）について、第５図及び第６図
を用いて説明する。

第５図に、従来のレーザドライバの一例を示す。

第５区において、電界効果トランジスタ（以下ＦＥＴと
記す）ＱｌとＱ、及びダイオードＤ１並びにＦＥＴＱ２
とＱ４及びダイオードＤ２とからなる回路は論理レベル
変換回路である。

電流駆動用の差動ＦＥＴＱ５とＱ６及び電流源ＦＥＴＱ
７からなる電流駆動回路１ａは、負荷としてのレーザダ
イオード２に駆動電流を供給する。

このようなレーザドライバは、通常、ＥＣＬレベルの条
件の下で回路設計がなされ、差動入力３と４とにはＥＣ
Ｌレベルの高速信号が入力される。

又、電源としては、通常、電源端子５にｏ■、電源端子
６に−５，２■が供給される。

電流制御端子７は電流源Ｆ　Ｅ　Ｔ　Ｑ　７めケートバ
イアスを外部から制御することによって、出力端子８か
ら流入する出力電流の変調電流振幅を制御する。

負荷としてのレーザダイオード２にはダンプ抵抗９が直
列に接続されている。

このダンプ抵抗９は、ボンディングワイアなどによるレ
ーザダイオード２の寄生インダクタンス成分を打消し、
オーバーシュート及びリンギングによる波形の劣化を防
止するために実装上必要とされる。

第６図は、従来のレーザドライバの他の例を示す図であ
る。

抵抗Ｒ１とダイオードＤ３とからなる回路は、電流源Ｆ
　Ｅ　Ｔ　Ｑ　７のゲートにバイアスを印加するゲート
バイアス発生回路であり、電流源ＦＥＴＱ７のゲートに
、抵抗Ｒ，とダイオードＤ３の接続点から出力される定
電圧を供給する。

本例のレーザドライバでは、電流源ＦＥＴＱ７のゲート
バイアスが一定であるので、電源端子１１の電圧を調整
することによって、出力電流を制御することかできる。

〔発明が解決しようとする課題〕

上述した従来のレーザドライバは、以下に述べるような
欠点を有している。

出力電流が温度によって大きく変化する。しがもその変
化の大きさは、電流源Ｆ　Ｅ　Ｔ　Ｑ　７の温度特性の
ばらつきに影響されて、個々のレーザドライバ毎にばら
つく。

このなめ、個々のレーザドライバを調整するにあたって
、その調整量が一律でなく、調整作業に多大の工数を要
する。

この点について、第５図に示す従来のレーザドライバで
は、電流制御端子７にゲートバイアスを供給する外部の
回路に温度特性補償機能を持たせることで対処している
。

ところが、一般にＦＥＴのドレイン電流は、ゲート・ソ
ース間電圧（以下ｖｅｓと記す）としきい値電圧（以下
Ｖｔｈと記す）との差及び相互コンダクタンス（以下ｇ
、と記す）によって定まるので、このドレイン電流の温
度特性は、Ｖｔｈとｇｌという２つの要素の温度特性に
依存する。

従って、ＦＥＴのドレイン電流を一定に保つための■。

５と温度との関係は一般には一次式で表現できない。

このため、電流源Ｆ　Ｅ　Ｔ　Ｑ　７の■。５でレーザ
ドライバの出力電流の温度補償をしようとする場合、外
部の温度補償回路は極めて複雑化する。

第６ズに示す従来のレーザドライバでは上述の欠点を解
決するため、ゲートバイアス発生回路１０中のダイオー
ドＤ３による温度補償がなされている。

ところが、前述のように、一般にＦＥＴのドレイン電流
の温度特性はＦＥＴのＶｔｈとｇ７という２つの要素の
温度特性に依存するので、ダイオードとは異なる温度特
性を有する。

従って、第６図に示す温度補償方法ではレーザドライバ
の出力電流の温度による変動を必ずしも十分には補償し
切れない。

これに加えて、第６区の回路構成では、電源端子１１に
数１０〜１００ｍＡの大電流が流入する。

このため、この第６図に示すレーザドライバは、大容量
で且つ電圧調整機能を有する電源を必要とし、装置構成
上の欠点となっている。

〔課題を解決するための手段〕

本発明の半導体集積回路装置は、 ドレインが出力端子に接続された第１の電界効果トラン
ジスタと、 ソースが前記第１の電界効果トランジスタのソースに接
続された第２の電界効果トランジスタと、 ドレインが前記第１及び第２の電界効果トランジスタの
ソースに接続された第３の電界効果トランジスタと、 前記第３の電界効果トランジスタのソースと第２の電源
との間に接続された第１の抵抗と、ドレインが第１の電
源に接続されゲートが制御端子に接続された第４の電界
効果トランジスタと、 二の第４の電界効果トランジスタのソースと前記第３の
電界効果トランジスタのゲートとの開に接続された第２
の抵抗と、 前記第３の電界効果トランジスタのケートと第３の電源
との間に接続された第３の抵抗とを有することを特徴と
する。

又、請求項２記載の半導体集積回路装置は、請求項１記
載の半導体集積回路装置において、前記第２の電界効果
トランジスタのドレインが、この半導体集積回路装置の
動作時に前記第１の電界効果トランジスタのドレインと
前記第１の電源との間に生ずる電位差と同等の電位差を
生ずる回路を介して、前記第１の電源に接続されること
を特徴とする。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の第１の実施例の回路構成を示す図で
ある。

第１図に示す第１の実施例は、従来のレーザドライバに
対して、下記の違いを持っている。

（１）電流源Ｆ　Ｅ　Ｔ　Ｑ　７のソースが、安定化帰
還抵抗Ｒ４を介して電源端子６に接続されている。

（２）電流源Ｆ　Ｅ　Ｔ　Ｑ　７のゲートには、外部か
ら、高力電流制御端子１２を介して、ソースフォロアの
ＦＥＴＱｓ及び分圧抵抗対Ｒ２とＲ３とからなるレベル
シフト回路１３を経て、電流制御電圧が供給される。

（３）上記のレベルシフト回路１３の分圧抵抗Ｒ９は電
源端子１４に接続されている。

この電源端子１４は、電源端子６の電位より約１■低い
電位を有する定電圧源に接続されている。

上記の電源端子１４には通常１ｍＡ程度の電流しか流れ
ないため、第４図に示す従来のレーザドライバのような
数１０〜１００ｍＡの大容量可変電源は必要ない。

なお、電源端子１４以外の電源端子については、従来通
り、電源端子５にＯＶが、又、電源端子６に−５，２■
が供給され、通常のＥＣＬ互換性が実現されている。

４）電流駆動回路ｌｂ内の各ＦＥＴはそれぞれ次のよう
なしきい値電圧を持つように形成されている。

Ｑ５及びＱ６については、■。≧−０，４ＶＱ７につい
ては、　　　　■ｔｈ≦−〇、５Ｖである。

次に、上述のような構成の本実施例における温度の影響
について説明する。

まず始めに、電流源ＦＥＴＱ７のソースに挿入された安
定化帰還抵抗Ｒ４の効果について述べる。

第２図に本実施例における、出力電流の温度による変化
の様子を示す。

第２図には、第５図に示す従来のレーザドライバの出力
電流の温度特性も、併せて、破線で示す。

両方の出力電流の温度特性を比較すると、本実施例の出
力電流の温度特性が各段に改善されていることがわかる
。

更に、この安定化帰還抵抗Ｒ４による帰還効果として、
第６図に示す従来のレーザドライバのようなダイオード
の順方向電圧のみによる温度補償効果とは違って、異な
る温度特性を有するＦＥＴを用いた場合に対しても、少
ないばらつきで温度特性を安定化することが可能である
。

すなわち、電流源Ｆ　Ｅ　Ｔ　Ｑ　７自体の温度特性の
ばらつきに対して、従来のレーザドライバよりも耐性が
強い。

次に、レベルシフト回路１３に対する分圧抵抗Ｒ２及び
Ｒ３の効果について述べる。

第３図に、本実施例におけるレベルシフト回路１３の特
性を示す。

この時、Ｒｚ＝２００Ω、Ｒ３＝６００Ω、電源端子１
４の電位は−６，０■とした。

このレベルシフト回路１３においても、合成抵抗（Ｒ２
＋Ｒ３）による帰還効果により、電流源ＦＥＴＱ、のゲ
ートに供給される電圧（分圧抵抗Ｒ２とＲ３の接続点１
５の電圧）には、はとんど温度依存性が見られない。

次に、電流駆動回路１ｂｔ構成するＦＥＴＱｓ、Ｑ６及
びＱ７の動作領域について述べる。

電流駆動回路がデジタル動作を保ち、回路マージンを確
保して良好な出力波形を得るなめには、ＦＥＴＱｓ、Ｑ
６及びＱ７は全て飽和領域にある必要がある。

しかるに、ダンプ抵抗を挿入した場合には、従来のレー
ザドライバにおいては、以下に述べるように、第５図中
に示す電流駆動回路１ａを構成する各ＦＥＴが飽和領域
では動作し得ないのに対して、本実施例においては、各
ＦＥＴを飽和領域で動作させることができる。

以下に、その説明を行なう。

一般に、ＦＥＴが飽和領域にあるための条件は、 ■Ｄｓ≧ＶＧｓ−■ｔｈ　　・・・・・・・・・・・・
・・・　■〈但し、ｖＤｓニドレイン・ソース間電圧）
である。

ところで、レーザドライバに必要とされる出力−電流は
約７０〜８０ｍＡ、ダンプ抵抗９としては１５〜２５Ω
程度、レーザダイオード２の順方向障壁電圧は約１．５
Ｖ程度であることが多い。

従って、このレーザドライバの出力端子８の電位は、 −１，５−（２５Ｘ７０）＝−３，３Ｖ程度となる。

すなわち、差動Ｆ　Ｅ　Ｔ　Ｑ　５とＱ６及び電流源Ｆ
ＥＴＱ、のドレイン−ソース間電圧ＶＤＳは次のように
、 約０．９Ｖ程度となる。

一方、従来のレーザドライバにあっては、■。

は、１９８８・ガリウムアーセナイド・アイシー・シン
ポジウム・テクニカル・ダイジェスト＜１９８８　　Ｇ
ａＡｓ　　ＩＣＳｙｍｐｏｓｉｕｍ　　Ｔｅｃｈｎｉｃ
ａｌ　　Ｄｉｇｅｓｔ）第１５〜１８頁に記載されてい
るように、約−１，ＯＶとされている。

又、高速動作のために、ＶＧＳは、通常、０〜０．４Ｖ
とすることが多い。

従って、これらの条件のもとでは、従来のレーザドライ
バでは、ダンプ抵抗９を挿入した場合、前出の０式で表
される条件を満足することができず、電流駆動回路１ａ
内の各ＦＥＴを飽和領域で動作させることができない。

一方、前述したような構成の本実施例においては、以下
に述べるように、８力電流が７０〜８０ｍＡで、出力端
子８の電位が−３，３■に達した時でも電流駆動回路１
ｂ内の各ＦＥＴは飽和領域で動作し得る。

本実施例においては、前述のように、ＦＥＴＱｓとＱ６
のＶｔｈは−０，４■以上に設定されている。

ス、Ｖｏｓの最大値は、通常、ゲート・ソース間ショッ
トキー接合の順方向障壁電圧以下に押えるので、０．６
Ｖ以下である。

故に、上記の２つのＦＥＴにおいては、Ｖ　、、−Ｖ。

≦０．６−　（−０，４）＝１．ＯＶとなる。

又、ＦＥＴＱ７の■、は−０，５Ｖ以下であるか、この
ＦＥＴのソースに直列に接続された安定化帰還抵抗Ｒ４
の効果により、このＦＥＴのゲト・ソース間電圧は、 ■Ｇｓ〜ＯＶである。

従って、Ｆ　Ｅ　Ｔ　Ｑ　７においては、ＶＧＳ　　Ｖ
ｔｂ岬０−　（−０，５）≠０．５■である。

よって、本実施例における電流駆動回路１ｂを構成する
各ＦＥＴは、ダンプ抵抗を２５Ω程度とし出力電流を８
０ｍＡ程度に増加しても、いずれも飽和領域で動作し得
る。

従って、上記条件下で、従来のレーザドライバにみられ
た回路マージンの低下及び出力電流波形の劣化は全く生
じない。

すなわち、２５Ω程度の高い抵抗値までのダンプ抵抗を
使えるので、負荷としてのレーザダイオードに対する寄
生インダクタンス打消し可能範囲が広く、レーザドライ
バとしての汎用性が高まる。

なお、タンプ抵抗９は、前述のように、各種の寄生イン
ダクタンスを打消し、出力電流波形が劣化するのを防ぐ
ために、通常は、欠かせないものである。

このダンプ抵抗９の抵抗値の範囲は、広ければ広い程、
各種のレーザダイオードに対応できレーザドライバとし
ての汎用性が高まるので、望ましい。

次に、本発明の第２の実施例について述べる。

第４図は、本発明の第２の実施例の回路構成を示す図で
ある。

この第２の実施例では、負荷（レーザドライバ８とダン
プ抵抗９の直列回路）とほぼ同等の電位降下が得られる
ように、電源端子５とＦ　Ｅ　Ｔ　Ｑ　。

のドレインとの間にダミーの負荷として、ショットキー
ダイオードＤ４とＤ５及び抵抗Ｒ１とを直列に接続して
いる。

ショットキーダイオードＤ４とＤ５の順方向電圧は約０
．７■である。抵抗Ｒ５は約２０Ωとしている。

このようにすると、ＦＥＴＱ５とＱ６のドレイン・ソー
ス間電圧の時間平均値がほぼ等しくなる。

このため、電流駆動回路１ｃを構成する差動ＦＥＴＱ５
とＱ６の対称性が、第１図に示す第１の実施例に比して
より良くなるので、更に良好な出力電流波形を得ること
ができる。

〔発明の効果〕

以上説明したように、本発明によれば、電流源ＦＥＴの
温度特性のばらつきにほぼ無関係に、レーザドライバの
出力電流の温度による変動を抑止することができる。

しかも、従来のレーザードライバが必要としたような、
大容量の可変電源を必要としない。

又、請求項２記載の発明によれば、電流駆動回路を構成
する差動ＦＥＴの動作条件の対称性がよくなるので、更
に良好な出力電流波形を得ることができる。

第１区は本発明の第１の実施例の回路構成を表す図、第
２図は本発明の第１の実施例における出力電流の温度特
性を表す図、第３図は第１図に示すレベルシフト回路１
３の出力電圧の温度特性を表す図、第４図は本発明の第
２の実施例の回路構成を表す図、第５図及び第６図は従
来のレーザドライバの回路構成を表す図である。

１、ａ、ｌｂ、１ｃ・・・電流駆動回路、２・・・レー
ザダイオード、３．４・・・差動入力、５，６，１１゜
１４・・・電源端子、７．１２・・・出力電流制御端子
、８・・・出力端子、９・・・ダンプ抵抗、１０・・・
ゲートバイアス発生回路、１３・・・レベルシフト回路
、１５・・・接続点。

Claims (1)

1. 【特許請求の範囲】 １、ドレインが出力端子に接続された第１の電界効果ト
   ランジスタと、 ソースが前記第１の電界効果トランジスタのソースに接
   続された第２の電界効果トランジスタと、 ドレインが前記第１及び第２の電界効果トランジスタの
   ソースに接続された第３の電界効果トランジスタと、 前記第３の電界効果トランジスタのソースと第２の電源
   との間に接続された第１の抵抗と、ドレインが第１の電
   源に接続されゲートが制御端子に接続された第４の電界
   効果トランジスタと、 前記第４の電界効果トランジスタのソースと前記第３の
   電界効果トランジスタのゲートとの間に接続された第２
   の抵抗と、 前記第３の電界効果トランジスタのゲートと第３の電源
   との間に接続された第３の抵抗とを有することを特徴と
   する半導体集積回路装置。 ２、請求項１記載の半導体集積回路装置において、 前記第２の電界効果トランジスタのドレインは、この半
   導体集積回路装置の動作時に前記第１の電界効果トラン
   ジスタのドレインと前記第１の電源との間に生ずる電位
   差と同等の電位差を生ずる回路を介して、前記第１の電
   源に接続されることを特徴とする半導体集積回路装置。