JPH0410298B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、シユミツトトリガICあるいはＣ−
MOS IC等を応用した電磁式過負荷リレーに関す
るものである。

（従来の技術） 従来、交流負荷の過負荷装置として、バイメタ
ルを用いたサーマル・リレーと、誘導形過電流継
電器があつたが、それらの動作は精度的に劣るも
のであり、規格も多様で形態が大きく、高価であ
る等の問題点があつた。そのため、近年、電磁式
オーバーロード・リレーが開発されている。

（発明が解決しようとする問題点） しかしながら、この種の電磁式オーバーロー
ド・リレーは種類が多いばかりか形態も大きく、
電流および時間の変更が難しい上、複雑且つ高価
な点が欠点として指摘されている。

本発明は、前記従来技術の問題点を解決するた
めに、Ｃ−MOS IC、シユミツトトリガIC等を使
用した過負荷リレーを構成して、構造が簡単で動
作が正確でしかも動作表示用ランプを設置して動
作状態を一目にして確認しながら電流訂正を期す
るようにしたものである。

（問題点を解決するための手段） そのため本発明では、三相交流叉は単相交流用
の過負荷リレーにおいて、変流器CT₁，CT₂の出
力端子に接続した整流回路D₄，D₅と、前記整流
回路D₄，D₅の出力信号を増幅する増幅器TR₁と、
前記変流器CT₁，CT₂の二次側コイルに並列に接
続された温度補償回路VR₂，R₁₁，VR₁と、前記
増幅器TR₁の出力端子と駆動回路TR₂の入力端子
の間に順次直列に接続された過負荷動作回路G₁，
R₅，G₂，G₃，G₇と、該過負荷動作回路のノツ
ト・ゲートG₃の出力端子とノツト・ゲートG₂の
入力端子間に直列に接続して遮断状態を保持する
ダイオードD₇及び抵抗R₆と、前記過負荷動作回
路のノツト・ゲートG₁の出力端子とアースとの
間に直列に接続された過負荷表示回路D₆，R₄，
D₂と、前記過負荷動作回路のノツト・ゲートG₃
の出力端子とダイオードD₆のカソード側間に接
続して過負荷動作状態を継続して表示するダイオ
ードD₁₀と、前記過負荷動作回路のノツト・ゲー
トG₂の入力端子とアースの間に並列接続された
自動リセツト回路C₆，R₁₀，RSと、前記増幅器
TR₁の出力端子と前記ノツト・ゲートG₂の入力
端子との間に順次直列に接続された動作遅延回路
G₄，D₁₂，G₅，D₁₁，G₆，D₈と、前記過負荷動作
回路のノツト・ゲートG₃の出力端子とノツト・
ゲートG₅の入力端子間に接続して過負荷遮断状
態を保持するダイオードD₉及び該ダイオードD₉
のカソード側に接続し他端を接地した抵抗R₈と、
前記動作遅延回路のノツト・ゲートG₅の出力端
子に接続され且つダイオードD₁₁と並列に接続さ
れた遅延時間訂正用可変抵抗VR₃と該可変抵抗
VR₃の他端とノツト・ゲートG₆の入力端子間に
接続し他端を電源側に接続した遅延時間用コンデ
ンサC₅と、ブリツジ回路Ｂの直流端子側に順次
接続された定電圧回路C₂，R₂，C₃，D₃と、動作
電源回路R₁，C₁，Ｂと、前記ブリツジ回路Ｂの
直流端子と前記駆動回路TR₂の出力端子の間に接
続された直流リレーＫで構成し、また、変流器
CT₁，CT₂，CT₃の出力端子に接続した半波整流
回路D₃，D₄，D₁₃と、前記半波整流回路D₃，D₄，
D₁₃の出力信号を増幅する増幅器TR₁と、前記増
幅器TR₁のカソード側と接続したノツト・ゲート
G₁と、前記増幅器TR₁の出力信号を前記ノツ
ト・ゲートG₁を介して供給して過負荷遮断状態
を表示する過負荷表示回路D₆，R₃，D₂及び過負
荷遮断状態の動作時間を訂正する積分回路VR₂，
D₉，C₆と、前記積分回路のダイオードD₉のカソ
ード側に接続し前記積分回路の出力が“しきい
値”以上になつたとき位相反転するノツト・ゲー
トG₂と、前記積分回路VR₂，D₉，C₆の出力を帰
還させて過負荷遮断状態を保たせる過負荷遮断状
態維持回路D₁₀，D₅と、前記ノツト・ゲートG₂の
入力端子とアースの間に構成された自動リセツト
回路R₆，R₇，TR₂，C₆，RSと、前記ノツト・ゲ
ートG₁を介した過負荷遮断状態の信号によつて
前記自動リセツト回路のトランジスタTR₂のオン
オフを制御して前記自動リセツト回路のコンデン
サC₆の充放電をする負倍電圧整流回路R₄，C₄，
D₇，R₅，D₈，C₅と、前記ノツト・ゲートG₂の出
力端子と可変抵抗VR₃を介して接続されたノツ
ト・ゲートG₃と、前記ノツト・ゲートG₂の出力
端子と前記ノツト・ゲートG₃の入力端子の間に
構成された自動復帰回路VR₃，D₁₂，C₇と、前記
変流器CT₁，CT₂，CT₃の二次側コイルに並列に
接続された温度補償回路R₉，VR₁，R₁₂と、前記
温度補償回路VR₁，R₁₂，R₉の可変抵抗VR₁の端
子とノツト・ゲートG₃の入力端子の間に構成さ
れた瞬時動作特性回路R₁₇，VR₄，R₁₆，R₁₃，
TR₄，R₁₄と、前記ノツト・ゲートG₃の出力端子
と接続されたノツト・ゲートG₄と、前記ノツ
ト・ゲートG₄の出力端子と抵抗R₈を介して接続
され直流リレーＫを制御するトランジスタTR₃
と、前記ブリツジ回路Ｂの直流端子側に順次接続
された定電圧回路C₂，R₁，C₃，D₁₁と、動作電源
回路R₁₅，C₁，Ｂと、前記ブリツジ回路Ｂの直流
端子と駆動回路TR₃の出力端子の間に接続された
直流リレーＫにて構成したものである。

（作用） このように構成された第１の発明では、過電流
勢力は変流器CT₁，CT₂で検知され、その検知出
力は整流回路D₄，D₅で整流される。整流回路D₄，
D₅より出力される半波電圧は増幅器TR₁で増幅
されて過負荷動作回路G₁，R₅，G₂，G₃，G₇へ送
られ、この過荷荷動作回路G₁，R₅，G₂，G₃，G₇
の出力信号を受けた駆動回路TR₂によつて直流リ
レーＫの動作、復旧が制御される。ここで、過負
荷稼働時、線路充電時に流れる起動電流、突入電
流等による影響は、遅延回路G₄，D₁₂，G₅，D₁₁，
G₆，D₈によつて、起動時、過負荷時の動作時間
を遅延させている。また、過負荷状態の表示およ
びリセツトは、過負荷動作回路G₁，R₅，G₂，
G₃，G₇に接続された過負荷表示回路D₆，R₄，D₂
あるいは自動リセツト回路C₆，R₁₀，RSによつて
行なわれ、周囲温度の影響は整流回路D₄，D₅に
接続された温度補償回路VR₂，R₁₁，VR₁によつ
て防止される。

また、第２の発明では、変流器CT₁，CT₂，
CT₃で検知され、半波整流回路D₃，D₁₃，D₄で整
流された過電流勢力は、増幅器TR₁で増幅されて
積分回路VR₂，D₉，C₆へ入力される。積分回路
VR₂，D₉，C₆で積分された信号は、複数のノツ
ト・ゲートG₂，G₃，G₄および自動復帰回路VR₃，
D₁₂，C₇を介して駆動回路TR₃へ供給されて、直
流リレーＫの動作、復旧を制御する。ここで、前
述の自動復帰回路VR₃，D₁₂，C₇は、各需要家の
MCF（Metering Cutfit）として従来の最大需要
電力計の代替物として利用され、計画的な電力の
受給を可能とするものであり、また線路に短絡事
故が発生した場合には、瞬時動作特性回路R₁₇，
VR₄，R₁₆，R₁₃，TR₄，R₁₄の作用で駆動回路
TR₃をオフ状態にし、これによつて直流リレーＫ
を復旧状態にする。さらに、過負荷状態の表示お
よびリセツトは、過負荷表示回路D₆，R₃，D₂あ
るいは自動リセツト回路R₆，R₇，C₆，TR₂，RS
によつて行われ、周囲温度の影響は整流回路D₃，
D₁₃，D₄に接続された温度補償回路R₉，VR₁，
R₁₂によつて防止される。

（実施例） 次に、本発明の実施例の一例を図面を参照しな
がら説明する。第１図は第１の発明に係る過負荷
リレーの一実施例を示す回路図で、同図におい
て、Ｒ，Ｓ，Ｔは三相交流電源、CT₁，CT₂は円
筒形変流器、MSは磁気スイツチ、Ｌは交流負荷
である。また、G₁〜G₆はシユミツトトリガICあ
るいはＣ−MOS ICによるノツト・ゲート、D₂
は発行ダイオード、D₃はゼナーダイオード、D₄
〜D₁₂はダイオード、R₁〜R₁₀は抵抗、R₁₁はサー
ミスタ抵抗、VR₁〜VR₃は可変抵抗、C₁〜C₆は
コンデンサ、RSはリセツトスイツチ、Ｂはブリ
ツジ回路、Ｋは直流リレーである。

直流リレーＫの入力電源は単相交流で、電源端
子L₁，L₂に供給されると、抵抗R₁とコンデンサ
C₁を介してブリツジ回路Ｂにて整流され、平滑
回路であるコンデンサC₂，C₃および抵抗R₂によ
り平滑化されて、ゼナーダイオードD₃により定
電圧化され、ノツト・ゲートG₄・G₁にそれぞれ
供給される。

一方、変流器CT₁，CT₂により感知された過電
流成分は、相互干渉防止用のダイオードD₄，D₅
によつて整流され、電流訂正用の可変抵抗VR₁の
両端に半波電圧が負荷電流の大きさに比例して現
われる。

ここで、可変抵抗VR₁と並列接続された抵抗
R₁₁は温度補償用のサーミスタ抵抗であり、可変
抵抗VR₂は瞬時要素（短絡電流）設定用の抵抗で
ある。可変抵抗VR₁の可動端子に現われた信号電
圧がトランジスタTR₁のベース電圧以上になる
と、トランジスタTR₁が導通して、ノツト・ゲー
トG₁およびC₄の入力側にローレベルの幅の狭い
矩形波信号が形成され、ノツト・ゲートG₁，G₄
の出力側には位相が反転してハイレベル信号が現
われる。ノツト・ゲートG₁から出力されるハイ
レベル信号はダイオードD₆とR₄を介して発行ダ
イオードD₂を点滅させ、過負荷開始状態を示す。
また、このハイレベル信号は抵抗R₅およびコン
デンサC₆の時定数に従つて、ノツト・ゲートG₂
の入力端子にハイレベル信号を供給する。そのた
めノツト・ゲートG₂の出力端子はローレベルと
なり、ノツト・ゲートG₃の出力端子がハイレベ
ルとなつて、抵抗R₇を介してトランジスタTR₂
を導通させ、トランジスタTR₂が導通すると直流
リレーＫが動作する。

一旦直流リレーＫが動作するとフイードバツク
ダイオードD₇と抵抗R₆を介してノツト・ゲート
G₃のハイレベルの出力信号がノツト・ゲートG₂
の入力端子にフイードバツクされて、持続的に直
流リレーＫの動作状態を維持し、ダイオードD₁₀
を介して発行ダイオードD₂を引き続き点灯させ、
過負荷動作状態を継続して表示する。ここでリセ
ツトしようとする場合には、リセツトスイツチ
RSを押してコンデンサC₆に充電されていた電荷
を抵抗R₁₀を介して放電したり、電源端子L₁，L₂
の入力を瞬時オフにすることで実現できる。

以上、正常運転時に現れる動作順序について説
明したが、いかなる負荷であろうと、負荷稼動時
とか線路充電時には数倍の起動電流や突入電流が
流れるようになる。その場合、以上の回路だけで
は起動時に継続して過負荷が作用するので、起動
時とか過負荷時に動作時間を遅延させる必要があ
る。次にこの遅延回路について説明する。

ノツト・ゲートG₁の入力端子に現われたロー
レベルの過電流信号が、ノツト・ゲートG₄の入
力端子にも同時に印加され、ノツト・ゲートG₄
の出力端子にはハイレベルの信号が現われる。こ
のハイレベルの信号がダイオードD₁₂を介してノ
ツト・ゲートG₅の入力端子に与えられ、ノツ
ト・ゲートG₅の出力端子はローレベルとなる。
正常時にはノツト・ゲートG₆の入力端子はコン
デンサC₅によつてハイレベルに、従つて、その
出力端子はローレベルとなつており、この状態で
はノツト・ゲートG₂の入力端子に過負荷信号た
るハイレベルの信号が印加されてもダイオード
D₈を介してバイパスさせられてしまい、過負荷
動作が保留されて、ただ発光ダイオードD₂だけ
が点灯している。ここで、前記遅延回路にてノツ
ト・ゲートG₅の出力端子がローレベルになると、
遅延時間訂正用の可変抵抗VR₃を介してコンデン
サC₅に充電された電荷が徐々に放電され、その
大きさが“しきい値”以下となると、ノツト・ゲ
ートG₅の出力端子がローレベルになり、ノツ
ト・ゲートG₂の入力端子のダイオードD₈による
バイパスが停止され、直ぐに過負荷動作を開始す
るようになる。

ここで、ダイオードD₉は過負荷動作状態にお
いてノツト・ゲートG₃の出力端子のハイレベル
状態を、遅延回路であるノツト・ゲートG₅の入
力端子側へフイードバツクしてやり、ダイオード
D₁₂はこのハイレベル状態をローレベル状態であ
るノツト・ゲートG₄の出力端子と隔離するため
のブローキングダイオードである。ここでう、可
変抵抗VR₁と並列にサーミスタ抵抗R₁₁を設置し
て、外部温度変化に伴う誤差を補償し、可変抵抗
VR₂は瞬時要素訂正用の抵抗として、その稼動端
子よりの信号を、過電流信号電圧ノツト・ゲート
G₃の入力端子に抵抗R₉を介して接続したトラン
ジスタTR₃のベースに印加し、このトランジスタ
TR₃をスイツチングすることによつて、線路短絡
事故の際に瞬時的にトランジスタTR₃をオンさ
せ、ノツト・ゲートG₃の入力端子をローレベル
とすると、その出力端子はハイレベルとなり、ト
ランジスタTR₂が導通して直流リレーＫが動作
し、過電流の保護が成就される。

また、第２図は第２の発明に係る過負荷リレー
の一実施例を示す回路図で、同図において、Ｒ，
Ｓ，Ｔは三相交流電源、CT₁〜CT₃は円筒形変流
器、Ｌは交流負荷である。また、G₁〜G₄はシユ
ミツトトリガICあるいはＣ−MOS ICによるノツ
ト・ゲート、D₂は発光ダイオード、D₁₁はゼナー
ダイオード、D₃〜D₁₀およびD₁₂，D₁₃はダイオー
ド、R₁₂はサーミスタ抵抗、R₁〜R₁₀およびR₁₃〜
R₁₇は抵抗、VR₁〜VR₄は可変抵抗、C₁〜C₇はコ
ンデンサ、RSはリセツトスイツチ、Ｂはブリツ
ジ回路、Ｋは直流リレーである。

変流器CT₁，CT₂，CT₃により感知された過電
流成分は、ブローキングダイオードD₃，D₁₃，D₄
により互いに干渉しないで半波整流されて、電流
目盛下限値調整抵抗R₉および温度補償用サーミ
スタR₁₂と、電流訂正ボリユームVR₁および電流
目盛上限値調整抵抗R₁₀との間に印加される。こ
の微細な信号はトランジスタTR₁にて増幅され、
ノツト・ゲートG₁で位相反転される。このノツ
ト・ゲートG₁の出力端子に現われたハイレベル
の信号はダイオードD₆と抵抗R₃を介して発光ダ
イオードD₂を点灯させ、過電流状態を表示する。
ノツト・ゲートG₁の出力信号の一部は、動作時
間訂正ボリユームVR₂とブローキングダイオード
D₉を経てコンデンサC₆に充電される。充電速度
は、この動作時間訂正ボリユームVR₂とコンデン
サC₆の時定数と過負荷勢力の大きさに従つて変
化する。

コンデンサC₆の充電電圧がノツト・ゲートG₂
の“しきい値”（例えば電源電圧の1/2）以上にな
ると、その出力端子はハイレベルからローレベル
に変化する。このノツト・ゲートG₂の出力がロ
ーレベルになると、ノツト・ゲートG₃の出力が
ハイレベルになり、ノツト・ゲートG₄の出力が
ローレベルに変化してトランジスタTR₃がオフ状
態となるため、直流リレーＫは復旧する。ダイオ
ードD₁₀はノツト・ゲートG₃の出力端子のハイレ
ベル状態をノツト・ゲートG₂の入力端子にフイ
ードバツクし、ノツト・ゲートG₁の出力がロー
レベルになつてもダイオードD₅を介して発光ダ
イオードD₂を引き続き点灯させて、過負荷状態
を表示する。この際、リセツトさせる目的でリセ
ツトスイツチRSを押すと、抵抗R₇を介してコン
デンサC₆に充電された電荷が放電されて、ノツ
ト・ゲートG₂の入力端子がローレベルとなり、
その出力端子はハイレベルとなり、ノツト・ゲー
トG₃の出力端子はローレベル、ノツト・ゲート
G₄の出力端子はハイレベルとなつて、トランジ
スタTR₃がオン状態となるため、直流リレーＫは
通電されて動作して、過負荷動作以前の状態に復
帰する。過負荷信号のない正常稼働状態では、ノ
ツト・ゲートG₁の出力端子がローレベルになり、
抵抗R₅とコンデンサC₅で分配された正の電圧が
トランジスタTR₂のベースに印加されて、トラン
ジスタTR₂を導通させ、コンデンサC₆に充電さ
れていた電荷が抵抗R₆を介して放電されるリセ
ツト回路を構成する。

ここで、過負荷信号が入力されて、ノツト・ゲ
ートG₁の出力端子がハイレベルになると、抵抗
R₄、コンデンサC₄、ダイオードD₇，D₈で構成し
た負倍電圧整流回路によつてトランジスタTR₂の
ベースに負電圧を印加すると、これがオフ状態と
なり、コンデンサC₆の放電は停止され、反対に
充電されながら過負荷信号動作が始まる。また、
過負荷信号が間欠的に現われると、コンデンサ
C₆も間欠的な充放電を繰り返しながら信号の蓄
積を放出して脈動負荷により誤動作を防止する。

また、フイードバツクダイオードD₁₀を除去
し、可変抵抗VR₃とダイオードD₁₂およびコンデ
ンサC₇にて構成された充放電回路を使用すると、
自動復帰式過負荷リレーになる。次にその動作を
説明する。過負荷がかかつてコンデンサC₆の充
電電圧がノツト・ゲートG₂の“しきい値”（例え
ば電流電圧の1/2）以上に上昇すると、ノツト・
ゲートG₂の出力端子は瞬間的にローレベルとな
り、ノツト・ゲートG₃の入力端子をハイレベル
に保つていたコンデンサC₇の電荷がダイオード
D₁₂によつて瞬時的に放電され、ノツト・ゲート
G₄の出力端子はローレベルとなり、トランジス
タTR₃がオフ状態となつて直流リレーＫは復旧状
態となる。ここで、フイードバツクダイオード
D₁₀がない状態では、各過負荷入力もないので、
ノツト・ゲートG₂の入力端子はローレベルで、
その出力端子はハイレベルとなる。ハイレベルと
なつたノツト・ゲートG₂の出力信号は復帰時間
調整ボリユームVR₃を介してコンデンサC₇を
徐々に充電して、その電圧がノツト・ゲートG₃
の例えば電源電圧の1/2に設定された“しきい値”
を越すと、ノツト・ゲートG₃の出力端子はロー
レベルとなり、ノツト・ゲートG₄の出力端子が
ハイレベルになつて、トランジスタTR₃が導通
し、直流リレーＫが動作して原状に復帰する。こ
の自動復帰式過負荷回路は各需要家のMCFとし
て従来の最大需要電力計の代替物として利用さ
れ、計画的な電力の受給を可能とするものであ
る。

さらに、可変抵抗VR₄と抵抗R₁₃，R₁₄，R₁₆，
R₁₇およびトランジスタTR₄で構成される瞬時動
作要素を設置することにより、送変電線路の短絡
事故を予防する。次にその動作を説明する。抵抗
R₁₇は下限値電流設定抵抗、可変抵抗VR₄は瞬時
動作電流訂正抵抗であり、抵抗R₁₃はトランジス
タTR₄の保護抵抗、抵抗R₁₄はICの保護抵抗であ
る。もし、線路に短絡事故が発生すると、変流が
二次的に形成された強烈なパルス性電圧が可変抵
抗VR₄によつて設定された値によりトランジスタ
TR₄のベースに加えられて、トランジスタTR₄が
導通し、ノツト・ゲートG₃の入力端子をローレ
ベルとする。従つて、ノツト・ゲートG₃の出力
端子はハイレベルとなり、ノツト・ゲートG₄の
出力端子がローレベルに変化してトランジスタ
TR₃をオフ状態にし、これによつて直流リレーＫ
は復旧状態になる。

（発明の効果） 本発明は以上の様に構成され、第１の発明で
は、変流器CT₁，CT₂で検知され、整流回路D₄，
D₅で整流されて半波電圧となつた過電流勢力を
増幅器TR₁で増幅して過負荷動作回路G₁，R₅，
G₂，G₃，G₇を介して駆動回路TR₂に送り、直流
リレーＫの動作、復旧を制御するものであり、起
動時、過負荷時の動作時間を遅延回路G₄，D₁₂，
G₅，D₁₁，G₆，D₈によつて遅延させ、また、過負
荷状態の表示およびリセツトを、過負荷動作回路
G₁，R₅，G₂，G₃，G₇に接続された過負荷表示回
路D₆，R₄，D₂あるいは自動リセツト回路C₆，
R₁₀，RSによつて行い、温度補償回路VR₂，R₁₁，
VR₁によつて周囲温度の影響を防止するものであ
り、また、第２の発明では、変流器CT₁〜CT₃で
検知され、半波整流回路D₃，D₁₃，D₄で整流され
た過電流勢力は、増幅器TR₁で増幅されて、積分
回路VR₂，D₉，C₆、ノツト・ゲートG₂，G₃，
G₄、自動復帰回路VR₃，D₁₂，C₇を経て駆動回路
TR₃へ供給され、直流リレーＫの動作、復旧を制
御するもので、線路に短絡事故が発生した場合に
は、瞬時動作特性回路R₁₇，VR₄，R₁₆，R₁₃，
TR₄，R₁₄の作用で直流リレーＫを復旧状態に戻
し、さらに、過負荷動作回路G₁，R₅，G₂，G₃，
R₇に接続された過負荷表示回路D₆，R₃，D₂ある
いは自動リセツト回路R₆，R₇，C₆，TR₂，RSに
よつて過負荷状態の表示およびリセツトを行い、
温度補償回路R₉，VR₁，R₁₂によつて周囲温度の
影響が防止されるものであるため、 小型でコンパクトである。

ランプ等の表示を見ながら実負荷の100％近
くまで電流訂正が可能となる。

過負荷信号の蓄積がないので寸動負荷あるい
は脈動負荷に対しても誤動作がない。

価格が安い。

一種類で数分の１馬力から数千馬力まで広範
囲の負荷に使用可能である。

周囲温度の影響を受けない。

消費電力が少ない。

等の優れた効果が得られる。

【図面の簡単な説明】

第１図は第１の発明の一実施例を示す回路図で
あり、第２図は第２の発明の一実施例を示す回路
図である。 Ｒ，Ｓ，Ｔ……三相交流電源、CT１〜CT３…
…変流器、Ｇ１〜Ｇ６……ノツト・ゲート、Ｋ…
…直流リレー、Ｌ……交流負荷。

Claims (1)

1. 【特許請求の範囲】 １ 三相交流叉は単相交流用の過負荷リレーにお
   いて、変流器CT₁，CT₂の出力端子に接続した整
   流回路D₄，D₅と、前記整流回路D₄，D₅の出力信
   号を増幅する増幅器TR₁と、前記変流器CT₁，
   CT₂の二次側コイルに並列に接続された温度補償
   回路VR₂，R₁₁，VR₁と、前記増幅器TR₁の出力
   端子と駆動回路TR₂の入力端子の間に順次直列に
   接続された過負荷動作回路G₁，R₅，G₂，G₃，R₇
   と、該過負荷動作回路のノツト・ゲートG₃の出
   力端子とノツト・ゲートG₂の入力端子間に直列
   に接続して遮断状態を保持するダイオードD₇及
   び抵抗R₆と、前記過負荷動作回路のノツト・ゲ
   ートG₁の出力端子とアースとの間に直列に接続
   された過負荷表示回路D₆，R₄，D₂と、前記過負
   荷動作回路のノツト・ゲートG₃の出力端子とダ
   イオードD₆のカソード側間に接続して過負荷動
   作状態を継続して表示するダイオードD₁₀と、前
   記過負荷動作回路のノツト・ゲートG₂の入力端
   子とアースの間に並列接続された自動リセツト回
   路C₆，R₁₀，RSと、前記増幅器TR₁の出力端子と
   前記ノツト・ゲートG₂の入力端子との間に順次
   直列に接続された動作遅延回路G₄，D₁₂，G₅，
   D₁₁，G₆，D₈と、前記過負荷動作回路のノツト・
   ゲートG₃の出力端子とノツト・ゲートG₅の入力
   端子間に接続して過負荷遮断状態を保持するダイ
   オードD₉及び該ダイオードD₉のカソード側に接
   続し他端を接地した抵抗R₈と、前記動作遅延回
   路のノツト・ゲートG₅の出力端子に接続され且
   つダイオードD₁₁と並列に接続された遅延時間訂
   正用可変抵抗VR₃と該可変抵抗VR₃の他端とノツ
   ト・ゲートG₆の入力端子間に接続し他端を電源
   側に接続した遅延時間用コンデンサC₅と、ブリ
   ツジ回路Ｂの直流端子側に順次接続された定電圧
   回路C₂，R₂，C₃，D₃と、動作電源回路R₁，C₁，
   Ｂと、前記ブリツジ回路Ｂの直流端子と前記駆動
   回路TR₂の出力端子の間に接続された直流リレー
   Ｋにて構成される過負荷リレー。 ２ 三相交流又は単相交流用の過負荷リレーにお
   いて、変流器CT₁，CT₂，CT₃の出力端子に接続
   した半波整流回路D₃，D₄，D₁₃と、前記半波整流
   回路D₃，D₄，D₁₃の出力信号を増幅する増幅器
   TR₁と、前記増幅器TR₁のカソード側と接続した
   ノツト・ゲートG₁と、前記増幅器TR₁の出力信
   号を前記ノツト・ゲートG₁を介して供給して過
   負荷遮断状態を表示する過負荷表示回路D₆，R₃，
   D₂及び過負荷遮断状態の動作時間を訂正する積
   分回路VR₂，D₉，C₆と、前記積分回路のダイオ
   ードD₉のカソード側に接続し前記積分回路の出
   力が“しきい値”以上になつたとき位相反転する
   ノツト・ゲートG₂と、前記積分回路VR₂，D₉，
   C₆の出力を帰還させて過負荷遮断状態を保たせ
   る過負荷遮断状態維持回路D₁₀，D₅と、前記ノツ
   ド・ゲートG₂の入力端子とアースの間に構成さ
   れた自動リセツト回路R₆，R₇，TR₂，C₆，RS
   と、前記ノツト・ゲートG₁を介した過負荷遮断
   状態の信号によつて前記自動リセツト回路のトラ
   ンジスタTR₂のオンオフを制御して前記自動リセ
   ツト回路のコンデンサC₆の充放電をする負倍電
   圧整流回路R₄，C₄，D₇，R₅，D₈，C₅と、前記ノ
   ツト・ゲートG₂の出力端子と可変抵抗VR₃を介
   して接続されたノツト・ゲートG₃と、前記ノツ
   ト・ゲートG₂の出力端子と前記ノツト・ゲート
   G₃の入力端子の間に構成された自動復帰回路
   VR₃，D₁₂，C₇と、前記変流器CT₁，CT₂，CT₃
   の二次側コイルに並列に接続された温度補償回路
   R₉，VR₁，R₁₂と、前記温度補償回路VR₁，R₁₂，
   R₉の可変抵抗VR₁の端子とノツト・ゲートG₃の
   入力端子の間に構成された瞬時動作特性回路
   R₁₇，VR₄，R₁₆，R₁₃，TR₄，R₁₄と、前記ノツ
   ト・ゲートG₃の出力端子と接続されたノツト・
   ゲートG₄と、前記ノツト・ゲートG₄の出力端子
   と抵抗R₈を介して接続され直流リレーＫを制御
   するトランジスタTR₃と、前記ブリツジ回路Ｂの
   直流端子側に順次接続された定電圧回路C₂，R₁，
   C₃，D₁₁と、動作電源回路R₁₅，C₁，Ｂと、前記
   ブリツジ回路Ｂの直流端子と駆動回路TR₃の出力
   端子の間に接続された直流リレーＫにて構成され
   る過負荷リレー。