JPH04101667A - Inverter unit - Google Patents

Inverter unit

Info

Publication number
JPH04101667A
JPH04101667A JP2215160A JP21516090A JPH04101667A JP H04101667 A JPH04101667 A JP H04101667A JP 2215160 A JP2215160 A JP 2215160A JP 21516090 A JP21516090 A JP 21516090A JP H04101667 A JPH04101667 A JP H04101667A
Authority
JP
Japan
Prior art keywords
circuit
switching element
current
switching
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2215160A
Other languages
Japanese (ja)
Inventor
Masahito Onishi
雅人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2215160A priority Critical patent/JPH04101667A/en
Publication of JPH04101667A publication Critical patent/JPH04101667A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress switching loss and noise by providing a control circuit for setting the switching timing of a switching element so that the capacitive component of the switching element can be charge and discharged appropriately with the residual energy in a load circuit thereby turning the switching element OFF. CONSTITUTION:At time t0, control signal Vc2 has High level and a switching element SW2 is turned ON to feed a current I2. The timing for turning the switching element SW2 OFF at time t0 is set at a time point where the current I2 is slightly larger than 0. After the time t0, the current I2 decreases gradually and a capacitive component Csw1 is discharged whereas a capacitive component Csw2 is charged. Consequently, the potential V0 at the joint of the switching elements SW1, SW2 increases gradually. According to the constitution, the switching elements SW1, SW2 are prevented from being fed with a whisker-like current through charge/discharge of the capacitive components Csw1, Csw2, resulting in control of noise or switching loss.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は、オン・オフ制御されるスイッチング素子を備
え、直流電源を交流出力に変換するとともに、交流出力
を負荷回路に供給するようにしたインバータ装置に関す
るものである。
The present invention relates to an inverter device that includes a switching element that is controlled to be turned on and off, converts a DC power source into an AC output, and supplies the AC output to a load circuit.

【従来の技術】[Conventional technology]

従来より、この種のインバータ装置として、たとえば、
第13図に示すように、一対のスイッチング素子sw、
、sw2の直列回路を電源Eの両端間に挿入し、両スイ
ッチング素子SW+、SW2を交互にオン・オフするも
のが提供されている。各スイッチング素子sw、、sw
2は、制御回路1によりオン期間が制御される。制御回
路1は、第14図(a)(b)に示すような一定周期の
相反する一対の矩形波を出力する発振回路2を備えてい
る。発振回路2の一方の出力Vはレベルシフト回路3を
介して電圧変換された後(第14図(C))、ドライブ
回路4.を介して一方のスイッチング素子SWへの制御
信号Vc、を発生する(第14図(d))。また、発振
回路2の他方の出力■、はドライブ回路42を介して他
方のスイッチング素子SW2への制御信号V c 2を
発生する(第14図(、))、ここに、レベルシフト回
路3を設けているのは、第14図(f)に示すように、
スイッチング素子SW2の両端電圧■0が変化し、スイ
ッチング素子S W +の基準電圧が変化するからであ
る。スイッチング素子S W 2の両端間には負荷回路
5が接続される。負荷回路5は、インダクタンスLとコ
ンデンサCaとを直列接続するとともに、コンデンサC
aの両端間に直流カット用のコンデンサcbと負荷!ど
の直列回路を接続して構成される。 ところで、両スイッチング素子S W 1.3 W 2
は、第14図(d)(e)に示すドライバ回路41.4
2からの制御信号V C1,V CHによりオン・オフ
制御されて交互にオン・オフする。つまり、両スイッチ
ング素子S W + 、 S W 2の接続点の電位■
。は、第14図(f)に示すように矩形波状になる。時
刻t1においてスイッチング素子S W +がオンにな
ると、負荷回路5の蓄積エネルギーにより、そのまま電
流が流れようとするから、スイッチングSW1に流れる
電流■、の向きは、第14図(h)のように第13図の
矢印とは逆向きになった後、逆転する。 また、時刻t2においてスイッチング素子SWtがオン
になると、負荷回路5の蓄積エネルギーにより、スイッ
チング素子SW2に流れる電流I2の向きは、第14図
(g)のように第13図の矢印とは逆向きになった後、
逆転する。このような動作の繰り返しにより、第14図
(i)のような交流波形の負荷電流■、が負荷lに流れ
るのである。ここにおいて、第14図では、発振回路2
の出力周波数が負荷回路5の共振周波数よりも高いもの
としている。すなわち、発振回路2の出力に対して共振
電流の位相を遅相にし、スイッチング素子5WSW2の
切換時に流れる電流I、、I2の向きが、負方向く第1
3図に矢印で示した向きと逆向き)になるようにしてい
るのである。位相間係が逆であると、第15図に示すよ
うに、スイッチング素子SW、、SW2の切換時に正方
向に電流が流れることになる。この場合、一方のスイッ
チング素子に負方向の電流が流れている状態から、他方
のスイッチング素子に正方向の電流が流れる状態に変化
し、負方向の電流が流れていたスイッチング素子に対し
て瞬時に電圧が印加されるから、負方向の電流が流れて
いたときのキャリアの蓄積による逆回復の電流、すなわ
ちリカバリー電流が流れることになる。この電流は、第
15区部)に示すように、ひげ状の電流となり、スイッ
チングロスやノイズの発生原因となる。したがって、負
荷回路らの共振周波数よりも発振回路2の出力周波数を
高くしておくのが普通であるが、発振回路2の出力周波
数が負荷回路5の共振周波数よりも高くても、第14図
に示すような動作であれば、スイッチング素子sw、、
sw2の切換時に、電流や電圧が急激に変化して、スイ
ッチング素子S W + 、 S W 2でのスイッチ
ングロスやノイズが発生する。 そこで、第16図に示すように、発振回路2の出力Vの
周波数を、負荷回路5の共振周波数にほぼ一致させるこ
とが考えられる。このようにすれば、スイッチング素子
sw、、sw2の切換時が、負荷回路5の共振電流のゼ
ロクロス点にほぼ一致し、スイッチングロスが少なくな
り、ノイズが少なくなる。 一方、照明負荷の調光を行う場合のように、このような
状態を維持しながら、負荷lへの供給エネルギーを制御
しようとすれば、発振回路2の出力周波数と負荷回路5
の共振周波数とを連動して変化させる必要がある。 発振回路2の出力周波数を調節するのは容易であるが、
負荷回路5の共振周波数を調節するには、部品点数が増
加したり、回路構成が複雑になるという問題が生じて実
用的ではない。また、負荷への供給エネルギーを連続的
に変化させようとすれば、負荷回路5の共振周波数も連
続的に変化させなければならず、実現が困髭である。 そこで、負荷回路として供給エネルギーに応じて共振周
波数が変化する構成のものを用いるとともに、電源電圧
を調節することによって、スイッチング素子の切換タイ
ミングが、負荷回路の共振電流のゼロクロス点にほぼ一
致するように制御することが考えられる。すなわち、第
17図に示すように、一対のスイッチング素子SW+、
SW2とインピーダンスZとの直列回路を電圧制御回路
6の出力端間に接続し、両スイッチング素子SW1SW
2を、上述したように、制御回路1により交互にオン・
オフするように制御する。制御回路1は、発振回路2の
矩形波出力に同期して、各スイッチング素子S W +
 、 S W 2を交互にオンにするドライブ回路41
.42を備え、発振回路2とドライブ回路4.との間に
は、電圧を変換するレベルシフト回路3が挿入される。 一方のスイッチング素子SW2とインピーダンスZとの
直列回路の両端間には、負荷回路5が接続される。負荷
回路5は、インダクタンスLとコンデンサCaとの直列
回路を備え、コンデンサCaの両端間に直流カット用の
コンデンサcbと負荷pとの直列[8il路が接続され
た構成となっている。ここに負荷!としては、蛍光ラン
プ等の放電ランプを用いているものとする。一方、スイ
ッチング素子SW2に流れる電流に対応したインピーダ
ンスZの両端電圧は、ゼロクロス検出回路7に入力され
てゼロクロス点が検出され、スイッチング素子3 W 
+ 、 S W 2の反転と、負荷回路5の共振電流の
ゼロクロス点とがほぼ一致するように、電圧制御回路6
の出力電圧を制御する。すなわち、電圧制御回路6は、
電源Eを入力とし、ゼロクロス検出回路7の出力によっ
て出力電圧を変化させるのである。 第17図の構成ては、第18図のように動作する。第1
8図における左半分は、電圧制御回路6およびゼロクロ
ス検出回路7を設けずに、負荷lへの供給エネルギーを
減少させるために発振回路2の出力周波数を高くしたと
きの動作を示す。負荷lは蛍光ランプのような放電ラン
プであるから、点灯状態では負特性を示し、ランプ電流
が増加すればランプ電圧が低下する。すなわち、供給エ
ネルギーに応じてインピーダンスが変化するという性質
を有している。したがって、発振回路2の出力周波数が
高くなると、負荷回路5のインピーダンスが上昇して、
負荷lへの供給エネルギーが減少する。また、第18図
(g)(h)のように、スイッチング素子sw1.sW
2に流れる電流が負荷回路5の共振電流に対して遅相と
なって、負荷lへの電流が減少するとともに、負荷回路
5の共振電流のゼロクロス点とスイッチング素子S W
 I、 S W 2の切換時とがずれるから、スイッチ
ングロスが増大する。 第18図右半分は、電圧制御回路6およびゼロクロス検
出回&+87が作動した場合の動作を示すものである。 第18図(j)に示すように、電圧制御回路6の出力電
圧V1を低下させると、負荷回路5に対する供給エネル
ギーが減少するから、負荷lのインピーダンスが増加す
る。その結果、負荷回路5の共振周波数が上昇するので
あって、発振回路2の出力周波数とほぼ等しくなる。こ
うして、スイッチング素子SW+、SW2の切換タイミ
ングと負荷回路5の共振を流のゼロクロス点とをほぼ一
致させることができるのである。 要するに、発振回路2の出力周波数を高くして負荷電流
を減少させるときには、電圧制御回路6の出力電圧を低
下させ、発振回路2の出力周波数を低くして負荷電流を
上昇させるときには、電圧制御回路6の出力電圧を増加
させれば、スイッチング素子S W l、 S W 2
の切換タイミングを、負荷回路5の共振電流のゼロクロ
ス点にほぼ一致させる状態を保ちながら、負荷lへの供
給エネルギーを調節することができるのである。
Conventionally, as this type of inverter device, for example,
As shown in FIG. 13, a pair of switching elements sw,
, sw2 is inserted between both ends of the power supply E, and both switching elements SW+ and SW2 are turned on and off alternately. Each switching element sw,, sw
2, the on period is controlled by the control circuit 1. The control circuit 1 includes an oscillation circuit 2 that outputs a pair of contradictory rectangular waves having a constant period as shown in FIGS. 14(a) and 14(b). One output V of the oscillation circuit 2 is converted into a voltage via the level shift circuit 3 (FIG. 14(C)), and then sent to the drive circuit 4. A control signal Vc to one switching element SW is generated via the switching element SW (FIG. 14(d)). In addition, the other output ■ of the oscillation circuit 2 generates a control signal V c 2 to the other switching element SW2 via the drive circuit 42 (FIG. 14(,)). As shown in Fig. 14(f),
This is because the voltage (2)0 across the switching element SW2 changes, and the reference voltage of the switching element SW+ changes. A load circuit 5 is connected between both ends of the switching element SW2. The load circuit 5 connects an inductance L and a capacitor Ca in series, and also connects an inductance L and a capacitor Ca in series.
DC cut capacitor cb and load between both ends of a! Which series circuit is connected? By the way, both switching elements S W 1.3 W 2
is the driver circuit 41.4 shown in FIGS. 14(d) and (e).
The on/off control is performed by the control signals V C1 and V CH from 2 and turned on and off alternately. In other words, the potential at the connection point of both switching elements SW + and SW 2 ■
. has a rectangular wave shape as shown in FIG. 14(f). When the switching element SW + is turned on at time t1, the current tends to flow due to the energy stored in the load circuit 5, so the direction of the current ■ flowing through the switching SW1 is as shown in FIG. 14 (h). After going in the opposite direction to the arrow in FIG. 13, it reverses. Furthermore, when the switching element SWt is turned on at time t2, the direction of the current I2 flowing through the switching element SW2 due to the accumulated energy of the load circuit 5 is opposite to the arrow in FIG. 13, as shown in FIG. 14(g). After becoming
Reverse. By repeating such operations, a load current (2) having an alternating current waveform as shown in FIG. 14(i) flows through the load (1). Here, in FIG. 14, the oscillation circuit 2
It is assumed that the output frequency of the load circuit 5 is higher than the resonant frequency of the load circuit 5. That is, the phase of the resonant current is delayed with respect to the output of the oscillation circuit 2, and the direction of the currents I, I2 flowing when the switching element 5WSW2 is switched is in the negative direction.
The direction is opposite to that shown by the arrow in Figure 3). If the phase relationships are reversed, as shown in FIG. 15, current will flow in the positive direction when switching elements SW, SW2. In this case, the state changes from a negative current flowing through one switching element to a positive current flowing through the other switching element, and instantaneously the switching element through which the negative current was flowing changes. Since a voltage is applied, a reverse recovery current, ie, a recovery current, flows due to the accumulation of carriers when a negative current flows. As shown in Section 15), this current becomes a whisker-like current and causes switching loss and noise. Therefore, it is normal to set the output frequency of the oscillation circuit 2 higher than the resonant frequency of the load circuits, but even if the output frequency of the oscillation circuit 2 is higher than the resonant frequency of the load circuit 5, as shown in FIG. If the operation is as shown in , the switching elements sw, ,
When switching sw2, the current and voltage change rapidly, causing switching loss and noise in the switching elements SW+ and SW2. Therefore, as shown in FIG. 16, it is conceivable to make the frequency of the output V of the oscillation circuit 2 approximately equal to the resonant frequency of the load circuit 5. In this way, the switching times of the switching elements sw, , sw2 almost coincide with the zero-cross point of the resonant current of the load circuit 5, reducing switching loss and reducing noise. On the other hand, if you try to control the energy supplied to the load l while maintaining this state, as in the case of dimming a lighting load, the output frequency of the oscillation circuit 2 and the load circuit 5
It is necessary to change the resonant frequency in conjunction with the resonant frequency. Although it is easy to adjust the output frequency of the oscillation circuit 2,
Adjusting the resonant frequency of the load circuit 5 causes problems such as an increase in the number of parts and a complicated circuit configuration, which is not practical. Furthermore, if the energy supplied to the load is to be changed continuously, the resonant frequency of the load circuit 5 must also be changed continuously, which is difficult to realize. Therefore, by using a load circuit with a configuration in which the resonant frequency changes depending on the supplied energy and adjusting the power supply voltage, the switching timing of the switching element can be made to approximately coincide with the zero-crossing point of the resonant current of the load circuit. It is conceivable to control the That is, as shown in FIG. 17, a pair of switching elements SW+,
A series circuit of SW2 and impedance Z is connected between the output terminals of the voltage control circuit 6, and both switching elements SW1SW
2 are alternately turned on and off by the control circuit 1 as described above.
Control to turn off. The control circuit 1 operates each switching element SW + in synchronization with the rectangular wave output of the oscillation circuit 2.
, a drive circuit 41 that turns on SW2 alternately.
.. 42, an oscillation circuit 2 and a drive circuit 4. A level shift circuit 3 for converting voltage is inserted between the two. A load circuit 5 is connected between both ends of the series circuit of one switching element SW2 and the impedance Z. The load circuit 5 includes a series circuit of an inductance L and a capacitor Ca, and has a configuration in which a series circuit of a DC cut capacitor cb and a load p is connected between both ends of the capacitor Ca. Loads here! Assume that a discharge lamp such as a fluorescent lamp is used. On the other hand, the voltage across the impedance Z corresponding to the current flowing through the switching element SW2 is input to the zero cross detection circuit 7, the zero cross point is detected, and the voltage across the impedance Z corresponding to the current flowing through the switching element SW2 is input to the zero cross detection circuit 7, and the zero cross point is detected.
The voltage control circuit 6
control the output voltage of the That is, the voltage control circuit 6 is
The power supply E is used as an input, and the output voltage is changed according to the output of the zero-cross detection circuit 7. The configuration shown in FIG. 17 operates as shown in FIG. 18. 1st
The left half of FIG. 8 shows the operation when the output frequency of the oscillation circuit 2 is increased in order to reduce the energy supplied to the load 1 without providing the voltage control circuit 6 and the zero-cross detection circuit 7. Since the load 1 is a discharge lamp such as a fluorescent lamp, it exhibits negative characteristics in the lit state, and as the lamp current increases, the lamp voltage decreases. That is, it has a property that the impedance changes depending on the supplied energy. Therefore, when the output frequency of the oscillation circuit 2 increases, the impedance of the load circuit 5 increases,
The energy supplied to load l decreases. Further, as shown in FIGS. 18(g) and (h), the switching elements sw1. sW
The current flowing through the load circuit 5 is delayed in phase with respect to the resonant current of the load circuit 5, and the current flowing to the load l decreases.
Since the switching times of I and SW2 are shifted, switching loss increases. The right half of FIG. 18 shows the operation when the voltage control circuit 6 and zero-cross detection circuit &+87 are activated. As shown in FIG. 18(j), when the output voltage V1 of the voltage control circuit 6 is reduced, the energy supplied to the load circuit 5 is reduced, so that the impedance of the load 1 is increased. As a result, the resonant frequency of the load circuit 5 increases and becomes approximately equal to the output frequency of the oscillation circuit 2. In this way, the switching timing of the switching elements SW+ and SW2 and the resonance of the load circuit 5 can be made to substantially coincide with the zero-crossing point of the flow. In short, when increasing the output frequency of the oscillation circuit 2 to decrease the load current, the output voltage of the voltage control circuit 6 is decreased, and when decreasing the output frequency of the oscillation circuit 2 to increase the load current, the voltage control circuit If the output voltage of 6 is increased, the switching elements S W l, S W 2
It is possible to adjust the energy supplied to the load l while keeping the switching timing of the load circuit 5 substantially coincident with the zero-crossing point of the resonant current of the load circuit 5.

【発明が解決しようとする課題】[Problem to be solved by the invention]

ところで、第19図に示すように、スイッチング素子S
W、、SW7は容量成分C5wt、C5w2を有してい
る。したがって、スイッチング素子SW2に流れる電流
■2を検出し、ゼロクロス点でスイ・ンチング素子SW
2をオフにすると、負荷回路5からの電流がなくなるか
ら、両スイッチング素子SW、、SW2の接続点の電位
■。はぜ口になる。このとき同時にスイッチング素子S
W1がオンになると、電位V。は高レベルに引き上げら
れる。その結果、第20図の時刻t0に示すように、電
位V。 の上昇により容量成分Csw、、への充電電流が急速に
流れ、電流I+、Ihとしてひげ状の電流が発生するこ
とになる。また、時刻1+においても電流■1のゼロ点
でスイッチング素子SW2がオンになったときに、電位
V0が低レベルになり、容量成分Csw、を充電するひ
げ状の電流が流れることになる。 このように、電流のゼロクロス点を検出し、負荷回路5
への供給エネルギーを電源電圧の変化を伴うように制御
することによって、ノイズやスイッチングロスを低減し
ようとする場合に、実際には、スイッチング素子sw、
、sw2の容量成分Csw、、C5w2の存在によって
、両スイッチング素子SW1.SW2に同時に電流が流
れる状態が発生し、ノイズやスイッチングロスを低減で
きない場合があった。 本発明は上記問題点の解決を目的とするものであり、ス
イッチング素子がオフにする際に、負荷回路のエネルギ
ーがスイッチング素子の容量成分に蓄積された電荷を過
不足なく打ち消すことができるようになった時点で、ス
イッチング素子をオフにすることにより、スイッチング
ロスやノイズを低減させたインバータ装置を提供しよう
とするものである。
By the way, as shown in FIG. 19, the switching element S
W, , SW7 has capacitance components C5wt and C5w2. Therefore, the current ■2 flowing through the switching element SW2 is detected, and the switching element SW2 is detected at the zero cross point.
2 is turned off, the current from the load circuit 5 disappears, so the potential at the connection point of both switching elements SW, SW2. It becomes an opening. At this time, the switching element S
When W1 is turned on, the potential V. is raised to a high level. As a result, as shown at time t0 in FIG. 20, the potential V. Due to the rise in C, a charging current flows rapidly into the capacitance components Csw, , and whisker-like currents are generated as currents I+ and Ih. Also, at time 1+, when the switching element SW2 is turned on at the zero point of the current ■1, the potential V0 becomes a low level, and a whisker-like current that charges the capacitance component Csw flows. In this way, the zero crossing point of the current is detected and the load circuit 5
When trying to reduce noise and switching loss by controlling the energy supplied to the switching elements sw,
, sw2 due to the presence of capacitive components Csw, , C5w2, both switching elements SW1 . A situation occurred in which current simultaneously flowed through SW2, and noise and switching loss could not be reduced in some cases. The present invention aims to solve the above-mentioned problems, and is designed so that when the switching element is turned off, the energy of the load circuit can cancel out the charge accumulated in the capacitance component of the switching element in just the right amount. The present invention aims to provide an inverter device in which switching loss and noise are reduced by turning off the switching elements at the point when the switching element is turned off.

【課題を解決するための手段】[Means to solve the problem]

本発明では、上記目的を達成するために、オン・オフ制
御されるスイッチング素子を備え、直流電源を交流出力
に変換するとともに、交流出力を負荷回路に供給するイ
ンバータ装置において、供給エネルギーに応じて共振周
波数が変化するように負荷回路を構成し、負荷回路の共
振電流のゼロクロス点の近傍を検出するゼロクロス検出
回路と、ゼロクロス検出回路の出力に基づいてスイッチ
ング素子の容量成分を負荷回路に残留しているエネルギ
ーで過不足なく充放電できるようにスイッチング素子の
切換タイミングを設定する制御回路とを設けているので
ある。
In order to achieve the above object, the present invention provides an inverter device that includes a switching element that is controlled on and off, converts a DC power source into an AC output, and supplies the AC output to a load circuit. The load circuit is configured so that the resonant frequency changes, and a zero-crossing detection circuit detects the vicinity of the zero-crossing point of the resonant current of the load circuit, and a capacitive component of the switching element remains in the load circuit based on the output of the zero-crossing detection circuit. A control circuit is provided to set the switching timing of the switching elements so that the battery can be charged and discharged with just the right amount of energy.

【作用】[Effect]

上記構成によれば、供給エネルギーに応じて共振周波数
が変化するように負荷回路を構成し、負荷回路の共振電
流のゼロクロス点の近傍を検出するゼロクロス検出回路
と、ゼロクロス検出回路の出力に基づいてスイッチング
素子の容量成分を負荷回路に残留しているエネルギーで
過不足なく充放電できるようにスイッチング素子の切換
タイミングを設定する制御回路とを設けているので、ス
イッチング素子のオン・オフの切換時に、スイッチング
素子の容量成分を負荷回路に残留しているエネルギーで
充電ないし放電することができ、スイッチング素子の容
量成分への充電電流によるひげ状の電流の発生を防止す
ることができるのである。その結果、スイッチング素子
のオン・オフの切換時におけるノイズやスイッチングロ
スを低減することができるのである。
According to the above configuration, the load circuit is configured so that the resonant frequency changes according to the supplied energy, and the zero-cross detection circuit detects the vicinity of the zero-cross point of the resonant current of the load circuit, and the A control circuit is provided to set the switching timing of the switching element so that the capacitance component of the switching element can be charged and discharged with just the right amount of energy remaining in the load circuit, so when the switching element is turned on and off, The capacitive component of the switching element can be charged or discharged with the energy remaining in the load circuit, and generation of whisker-like current due to the charging current to the capacitive component of the switching element can be prevented. As a result, noise and switching loss during on/off switching of the switching element can be reduced.

【実施例1】 第1図に本発明の基本構成を示し、第2図に第1図の各
部の動作波形を示す。各スイッチング素子sw、、sw
2は、第2図(aHb)のように、それぞれ制御信号V
c、、Vc2により交互にオン・オフするように制御さ
れており、両制御信号V(1゜V c 2には両スイッ
チング素子sw、、sw、を同時にオフにする期間(t
+  to)、(tz  tz)が設けられている。 時刻t0までは、制御信号Vc2が高レベルであるから
、スイッチング素子SW2がオンであって、電流工、が
流れている0時刻t0でスイッチング素子SW、がオフ
になるタイミングは、第2図(d)のように、電流■2
が0よりもやや大きい時点に設定される。第3図はこの
時点での等価回路を示す。 時刻t0以後に電流I2は次第に減少するのであり、ス
イッチング素子S W +の容量成分Csw、の電荷を
放電するとともに、スイッチング素子SW2の容量成分
C5w2を充電する。したがって、両スイッチング素子
S W + 、 S W 2の接続点の電位■。は時間
の経過とともに上昇する。本発明では、制御信号MCI
が高レベルになってスイッチング素子SWがオンになる
時刻t1までの間に電位V。を電源Eの電圧にほぼ等し
くなるように、電流■2の最低値を設定し、また、期間
(t s−t 2)に電位■。がほぼ0になるように電
流■1の最小値を設定する。 すなわち、容量成分C5llt 、 Csw2に蓄積さ
れた電荷の充放電によりスイッチング素子SW1.SW
2にひげ状の電流が流れるのを防止でき、ノイズやスイ
ッチングロスを抑制できるのである。 第4図に具体回路を示す、スイッチング素子SW+、S
W2には、電界効果トランジスタが用いられている。発
振回路2は、r555Jとして知られているタイマ用a
m回路に周辺部品を外付して構成され、発振回路2の出
力Vには、第5図(a)に示すように、高低2値の電圧
が一定周期で交互に得られる。発振回路2の出力Vは、
4個のトランジスタQ、〜Q4を備えた一対のカレント
ミラー回路よりなるレベルシフト回路3を通して抵抗R
I+の両端に印加され、抵抗R+2、コンデンサCI2
、ダイオードD、2よりなる立ち上がり遅延回路を介し
てバッファよりなるドライブ回路4.に電圧Vとして入
力される。立ち上がり遅延回路では、ドライブ回路41
への入力波形が立ち上がるときには、抵抗R12とコン
デンサCI2とにより立ち上がりを遅延させ、入力波形
が立ち下がるときには、コンデンサC12の電荷をダイ
オードDI2を介して急速に放電させて立ち下がりに遅
延が生じないようにしたものである。また、発振回路2
の出力Vは、抵抗R11、コンデンサC13、ダイオー
ドD11よりなる立ち上がり遅延回路を介して反転回路
よりなるドライブ回路42に入力され、ドライブ回路4
2に対しても入力波形の立ち上がりが遅延される。各ド
ライブ回路41.42の出力は、それぞれスイッチング
素子SW、、SW2をオン・オフさせる制御信号Vc、
、Vc2になるのである。このように、各ドライブ回路
41,42への入力波形の立ち上がりを遅延させること
によって、制御信号VC1,VC2に同時にオフになる
期間を設けることができるのである。なお、立ち上がり
遅延回路ではなく、論理回路を用いて遅延動作を行うよ
うにしてもよい。 電圧制御回路6は、昇圧型のチョッパ回路であって、電
源Eの両端間にチョークコイルCHとスイッチング素子
であるトランジスタT1との直列回路を挿入し、トラン
ジスタT1のコレクターエミッタ間にダイオードDとコ
ンデンサC1との直列回路を接続し、トランジスタT1
のベースに制御信号を入力するとともに、コンデンサC
5の両端間より出力電圧Viを得るようにしたものであ
る。トランジスタT1は、r555Jとして知られてい
るタイマ用集積回路に周辺部品を外付して構成されたオ
ン期間制御回路8の出力により制御される。オン期間制
御回路8は、抵抗R8とトランジスタT2との直列回路
のインピーダンスを調節することによって、トランジス
タT、のオン期間を変えることができるように構成され
ている。また、1−ランジスタT2のインピーダンスの
調節は、トランジスタT3.T、と抵抗R4〜R9とに
より構成された回路を通して行われる。すなわち、基準
状態では、トランジスタT3はオフ、トランジスタT4
はオンであって、トランジスタT2はほぼ完全にオンに
なる。トランジスタTzのオン期間が増加すれば、トラ
ンジスタT2のインピーダンスが低下してトランジスタ
T1のオン期間が短くなり、電圧制御回路6の出力電圧
Viは低くなる。 また、トランジスタT4のオフ期間が増加すれば、トラ
ンジスタT2のインピーダンスが上昇してトランジスタ
T1のオン期間が長くなり、電圧制御回路6の出力電圧
Viが高くなる。 抵抗R2、コンデンサC2、ツェナーダイオードZD2
は、ドライブ回路4.の電源回路、抵抗R,、コンデン
サCコ、ツェナーダイオードZ D 3は、制御回路1
の他部分の電源回路である。 ゼロクロス検出回路7は、負荷回路5の両端間電圧を抵
抗R−、Rsにより分圧し!ご電圧と、スイッチング素
子SW、に直列接続されたインピーダンスZの両端電圧
とに基づいて、負荷回路5の共振電流のゼロクロス点の
近傍を検出する。以下に、第5図ないし第7図とともに
、ゼロクロス検出回路7の構成と動作とを説明する。 負荷回路らの共振電流のゼロクロス点とスイッチング素
子sw、、sw2の切換タイミングとがほぼ一致してい
る場合の動作を第5図に示す。この場合、第5図<h>
に示すインピーダンス2の両端電圧Vaは、コンパレー
タ11の基準電圧E。より低く、期間(t 、−t o
)、(t 、−t 2)には、容量成分CSwl+ C
sw2を充放電し、電位■。が反転する時間をもちなが
ら、第4図(i)に示すコンパレータ11の出力レベル
vbは“L″になる。したがって、第5図(1)に示す
アンド回路12の出力レベルVeは“L”であり、第5
図(−)に示す反転回路13の出力レベルVfは“H”
になる。したがって、トランジスタT、はオフ、トラン
ジスタT、はオンになり、上述した基準状態になり、電
源制御回路6の出力電圧V1は現状維持される。 次に、負荷!への供給エネルギーを減少させるように発
振回路2の出力周波数を高くすると、第6図(f)(g
)のように、スイッチング素子SW、、SW2の切換時
に、スイッチング素子S W I、 S W 2に対し
て第1図の矢印とは逆向きの大きい電流II2が流れる
ことになる6したがって、第6図(h)のように、イン
ピーダンス2の両端電圧V a #J電流11.I2と
同じ向きに発生する。また、反転回路14とコンデンサ
C3oと抵抗Rhoとにより、立ち下がり検出回路が構
成されており、負荷回路5の両端電圧の立ち下がり時に
、第6図(j)に示すように、反転回路14の入力電圧
Vcも立ち下がるから、コンデンサC1゜と抵抗R1o
との接続点の電位Vdは、第6図(k)のように−時的
に増大する。このときに、コンパレータ11の出力レベ
ルvbも一時的に“H”になる6したがって、第6図(
1)に示すように、アンド回路12の出力レベルVcは
一時的に“H”になり、トランジスタT、がオンになり
、トランジスタT2のインピーダンスを低減する。一方
、コンデンサC1oと抵抗R3oどの接続点の電位が上
昇してアンド回路12の入力レベルが“H”であるとき
には、反転回路15を通してアンド回路16の入力端が
“L”になり、インタロックされることになるから、ア
ンド回路17の出力レベルも“L”であり、反転回路1
3の出力レベルVfは“H”に保たれる。したがって、
トランジスタT4は基準状態のままオン状態を続けるの
である。 以上のようにして、第65 (n)に示すオン期間制御
回F!@8の出力Vgにより、トランジスタTのオン期
間が減少し、第6図(0)に示す電圧制御回路6の出力
電圧viが下がるのである。これにより、負荷回路5へ
の供給エネルギーが減少し、負荷pのインピーダンスが
増大して共振周波数が上昇し、第6図(f)(g>(h
)(i)に破線で示すように、スイッチング素子SW+
、SW2に流れる電流■■2が変化し、スイッチング素
子SW、、SW2の切換タイミングが負荷回路5の共振
電流のゼロクロス点にほぼ一致するようになるのである
。 次に、負荷lへの供給エネルギーを増大させるように発
振回路2の出力周波数を低減した場合について、第7図
に基づいて説明する。この場合、スイッチング素子SW
、、SW2に流れる電流II2は、第71M(f)(F
i)に示すようになり、スイッチング素子SW、、SW
2の切換時に、第1図に矢印で示す向きの電流が流れる
ことになる。したがって、第7図(h)に示すように、
インピーダンスZの両端電圧Vaも電流II、I2に対
応する極性になる。コンパレータ11への入力電圧Va
が負になると、コンパレータ11の出力レベルvbは“
H”になる。また、第7図(e)のように、負荷回路5
の両端電圧V0が0である期間には、反転回路18の出
力レベルは“H”であり、かつまた、この期間の後半部
分では、第7図(k)に示すように、コンデンサC3゜
と抵抗R10との接続点の電位Vdが0であって、反転
回路15の出力レベルが“H″であるから、アンド回路
16の出力レベルは“H′″になる。したがって、アン
ド回路】7の出力レベルが“H”になり、第7図(−)
に示す反転回路13の出力レベルVfは一時的に“L”
になる。その結果、トランジスタT、がオフになり、オ
ン期間制御回路8の出力Vgが第7図(ロ)のようにな
り、トランジスタTIのオン期間が長くなって、電圧制
御回路6の出力電圧Viが高くなるのである。 すなわち、負荷lへの供給エネルギーの増加により、負
荷pのインピーダンスが減少し、負荷回路5の共振周波
数が低下して、第7図(f)(g)に破線で示すように
電流■1.I2が変化する。 以上のようにして、発振回路2の出力周波数を変化させ
て負荷回路5への供給エネルギーを調節すれば、電圧制
御回路6の出力電圧が変化することにより、スイッチン
グ素子sw、、sw2の切換タイミングが、負荷回路5
の共振電流のゼロクロス点とほぼ一致するように制御さ
れる。しかも、一方のスイッチング素子SW、、SW2
がオフのときの負荷回路らの残留エネルギーによって、
スイッチング素子SW+、SW2の容量成分Csw、、
Csw2を充放電して電位V0を反転させた後に、他方
のスイッチング素子sw2.sw、をオンにするのであ
り、ノイズやスイッチングロスを低減することができる
のである。 上記実施例において、スイッチング素子5WSW2とし
て電界効果トランジスタを用いているが、トランジスタ
やサイリスタのようなスイッチング素子にダイオードを
逆並列に接続したものを用いてもよい。また、電圧制御
回路6に昇圧型のチョッパ回路を用いているが、降圧型
としてもよく、出力電圧が可変できれば実施例の形式に
限定されるものではない。
Embodiment 1 FIG. 1 shows the basic configuration of the present invention, and FIG. 2 shows operating waveforms of each part in FIG. 1. Each switching element sw,, sw
2 is the control signal V, as shown in FIG. 2 (aHb).
c, , Vc2 to turn on and off alternately, and both control signals V (1°V c2 have a period (t
+ to) and (tz tz) are provided. Since the control signal Vc2 is at a high level until time t0, the switching element SW2 is on, and the timing at which the switching element SW is turned off at time t0, when the current is flowing, is as shown in FIG. As in d), the current ■2
is set at a point in time when is slightly larger than 0. FIG. 3 shows the equivalent circuit at this point. The current I2 gradually decreases after time t0, discharging the electric charge of the capacitive component Csw of the switching element SW+, and charging the capacitive component C5w2 of the switching element SW2. Therefore, the potential at the connection point of both switching elements SW + and SW 2 is ■. increases over time. In the present invention, the control signal MCI
The potential V becomes high level until time t1 when the switching element SW is turned on. The lowest value of the current ■2 is set so that the voltage is approximately equal to the voltage of the power source E, and the potential ■2 is set during the period (t s - t2). Set the minimum value of the current (1) so that it becomes almost 0. In other words, the switching elements SW1 . SW
2, it is possible to prevent whisker-like current from flowing, and noise and switching loss can be suppressed. Switching elements SW+, S whose specific circuit is shown in Figure 4
A field effect transistor is used for W2. The oscillation circuit 2 is a timer a known as r555J.
The oscillation circuit 2 is constructed by externally attaching peripheral components to an m circuit, and as shown in FIG. 5(a), the output V of the oscillation circuit 2 provides high and low binary voltages alternately at a constant period. The output V of the oscillation circuit 2 is
The resistor R
Applied across I+, resistor R+2, capacitor CI2
, a drive circuit 4 consisting of a buffer via a rise delay circuit consisting of a diode D,2. is input as a voltage V. In the rise delay circuit, the drive circuit 41
When the input waveform rises, the rise is delayed by the resistor R12 and the capacitor CI2, and when the input waveform falls, the charge in the capacitor C12 is rapidly discharged through the diode DI2 so that there is no delay in the fall. This is what I did. In addition, the oscillation circuit 2
The output V is inputted to the drive circuit 42 consisting of an inverting circuit via a rise delay circuit consisting of a resistor R11, a capacitor C13, and a diode D11.
2, the rise of the input waveform is also delayed. The output of each drive circuit 41, 42 is a control signal Vc, which turns on/off the switching elements SW, SW2, respectively.
, Vc2. In this way, by delaying the rise of the input waveforms to each of the drive circuits 41 and 42, it is possible to provide a period in which the control signals VC1 and VC2 are simultaneously turned off. Note that the delay operation may be performed using a logic circuit instead of the rise delay circuit. The voltage control circuit 6 is a step-up chopper circuit in which a series circuit of a choke coil CH and a transistor T1, which is a switching element, is inserted between both ends of a power supply E, and a diode D and a capacitor are inserted between the collector and emitter of the transistor T1. Connect the series circuit with C1, transistor T1
A control signal is input to the base of capacitor C.
The output voltage Vi is obtained between both ends of 5. The transistor T1 is controlled by the output of an on-period control circuit 8, which is constructed by externally attaching peripheral components to a timer integrated circuit known as r555J. The on-period control circuit 8 is configured to be able to change the on-period of the transistor T by adjusting the impedance of the series circuit of the resistor R8 and the transistor T2. Further, the impedance of transistor T3.1 is adjusted by adjusting the impedance of transistor T3. T, and resistors R4 to R9. That is, in the reference state, transistor T3 is off and transistor T4 is off.
is on, and transistor T2 is almost completely on. As the on-period of the transistor Tz increases, the impedance of the transistor T2 decreases, the on-period of the transistor T1 becomes shorter, and the output voltage Vi of the voltage control circuit 6 becomes lower. Furthermore, if the off-period of the transistor T4 increases, the impedance of the transistor T2 increases, the on-period of the transistor T1 becomes longer, and the output voltage Vi of the voltage control circuit 6 becomes higher. Resistor R2, capacitor C2, Zener diode ZD2
is the drive circuit 4. The power supply circuit, resistor R, capacitor C, and Zener diode ZD3 are the control circuit 1.
This is the power supply circuit for other parts. The zero cross detection circuit 7 divides the voltage across the load circuit 5 using resistors R- and Rs! The vicinity of the zero-crossing point of the resonant current of the load circuit 5 is detected based on the voltage and the voltage across the impedance Z connected in series with the switching element SW. The configuration and operation of the zero-cross detection circuit 7 will be explained below with reference to FIGS. 5 to 7. FIG. 5 shows the operation when the zero-cross point of the resonant current of the load circuits and the switching timing of the switching elements sw, , sw2 almost coincide with each other. In this case, Fig. 5<h>
The voltage Va across the impedance 2 shown in is the reference voltage E of the comparator 11. lower, period (t, −t o
), (t, -t2) has a capacitance component CSwl+C
Charge and discharge sw2, and the potential becomes ■. The output level vb of the comparator 11 shown in FIG. 4(i) becomes "L" while having time for inversion. Therefore, the output level Ve of the AND circuit 12 shown in FIG. 5(1) is "L", and the fifth
The output level Vf of the inversion circuit 13 shown in the figure (-) is "H"
become. Therefore, the transistor T is turned off and the transistor T is turned on, resulting in the above-mentioned reference state, and the output voltage V1 of the power supply control circuit 6 is maintained as it is. Next, load! When the output frequency of the oscillation circuit 2 is increased to reduce the energy supplied to the
), when the switching elements SW, SW2 are switched, a large current II2 flows in the opposite direction to the arrow in FIG. As shown in figure (h), voltage across impedance 2 V a #J current 11. It occurs in the same direction as I2. Further, a falling detection circuit is configured by the inverting circuit 14, the capacitor C3o, and the resistor Rho, and when the voltage across the load circuit 5 falls, as shown in FIG. Since the input voltage Vc also falls, capacitor C1° and resistor R1o
The potential Vd at the connection point with , increases over time as shown in FIG. 6(k). At this time, the output level vb of the comparator 11 also temporarily becomes "H" 6 Therefore, as shown in FIG.
As shown in 1), the output level Vc of the AND circuit 12 temporarily becomes "H", the transistor T is turned on, and the impedance of the transistor T2 is reduced. On the other hand, when the potential at the connection point between capacitor C1o and resistor R3o rises and the input level of AND circuit 12 is "H", the input terminal of AND circuit 16 becomes "L" through inverting circuit 15 and is interlocked. Therefore, the output level of the AND circuit 17 is also "L", and the inverting circuit 1
The output level Vf of No. 3 is kept at "H". therefore,
The transistor T4 continues to be in the on state in the reference state. As described above, the on-period control cycle F! shown in No. 65 (n) is completed! The output Vg of @8 reduces the on period of the transistor T, and the output voltage vi of the voltage control circuit 6 shown in FIG. 6(0) decreases. As a result, the energy supplied to the load circuit 5 decreases, the impedance of the load p increases, and the resonant frequency increases, as shown in FIG. 6(f) (g>(h
) As shown by the broken line in (i), the switching element SW+
, SW2 changes, and the switching timing of the switching elements SW, , SW2 almost coincides with the zero-crossing point of the resonant current of the load circuit 5. Next, a case where the output frequency of the oscillation circuit 2 is reduced so as to increase the energy supplied to the load l will be explained based on FIG. 7. In this case, the switching element SW
,, the current II2 flowing through SW2 is the 71st M(f)(F
As shown in i), the switching elements SW, , SW
2, a current flows in the direction shown by the arrow in FIG. Therefore, as shown in FIG. 7(h),
The voltage Va across the impedance Z also has a polarity corresponding to the currents II and I2. Input voltage Va to comparator 11
When becomes negative, the output level vb of the comparator 11 becomes “
In addition, as shown in FIG. 7(e), the load circuit 5
During the period when the voltage V0 across is 0, the output level of the inverting circuit 18 is "H", and in the latter half of this period, as shown in FIG. 7(k), the capacitor C3° and Since the potential Vd at the connection point with the resistor R10 is 0 and the output level of the inverting circuit 15 is "H", the output level of the AND circuit 16 is "H'". Therefore, the output level of AND circuit ]7 becomes "H", and the output level of FIG.
The output level Vf of the inverting circuit 13 shown in is temporarily “L”.
become. As a result, the transistor T is turned off, the output Vg of the on-period control circuit 8 becomes as shown in FIG. It becomes expensive. That is, as the energy supplied to the load l increases, the impedance of the load p decreases, and the resonant frequency of the load circuit 5 decreases, causing the current ■1. I2 changes. As described above, if the output frequency of the oscillation circuit 2 is changed to adjust the energy supplied to the load circuit 5, the output voltage of the voltage control circuit 6 is changed, thereby changing the switching timing of the switching elements sw, , sw2. However, load circuit 5
is controlled so that it almost coincides with the zero-crossing point of the resonant current. Moreover, one of the switching elements SW, SW2
Due to the residual energy in the load circuit when is off,
Capacitive components Csw of switching elements SW+ and SW2,
After charging and discharging Csw2 to invert the potential V0, the other switching element sw2. sw is turned on, and noise and switching loss can be reduced. In the above embodiment, a field effect transistor is used as the switching element 5WSW2, but a switching element such as a transistor or a thyristor with a diode connected in antiparallel may also be used. Further, although a step-up type chopper circuit is used for the voltage control circuit 6, it may be a step-down type, and is not limited to the type of the embodiment as long as the output voltage can be varied.

【実施例2】 本実施例は、制御信号V C1、V C2のデユーティ
比を制御することにより出力を制御する場合の例を示す
。この場合も、第8図に示すように、各スイッチング素
子SW、、SW2をオフにする時点を、負荷回路5にエ
ネルギーが残留している時点に設定し、両スイッチング
素子SW+、SW2の接続点の電位■。が反転したとき
に、容量成分C5w1゜C3ll+2を充放電できる最
小値とすることにより、実施例1と同様の効果を得てい
る。
Embodiment 2 This embodiment shows an example in which the output is controlled by controlling the duty ratio of the control signals V C1 and V C2. In this case as well, as shown in FIG. 8, the point in time when each switching element SW, SW2 is turned off is set to the point in time when energy remains in the load circuit 5, and the connection point between both switching elements SW+ and SW2 is set. The potential of■. By setting the capacitance component C5w1°C3ll+2 to the minimum value that allows charging and discharging when is reversed, the same effect as in Example 1 is obtained.

【実施例3】 本実施例は、電圧制御回路を用いない場合であって、第
9図に示すように、出力変化に応じてインピーダンスが
変化するような負荷Zに対して、インピーダンスが逆向
きに変化する負荷2′を直列接続することによって、イ
ンピーダンスの変化を打ち消すようにしたものである。 この場合でも、一方のスイッチング素子sw、、sw2
がオフになるときに、容量成分Cswl、 C3112
の電荷を充放電して電位■。を反転した後、他方のスイ
ッチング素子S W 2 、 S W tをオンにする
ことによって、実施例1と同様の効果が得られるもので
ある。なお、負荷Z、Z′は並列に接続してもよい。
[Embodiment 3] This embodiment is a case where a voltage control circuit is not used, and as shown in FIG. By connecting in series a load 2' that changes in impedance, the change in impedance is canceled out. Even in this case, one of the switching elements sw, , sw2
When turns off, the capacitive component Cswl, C3112
Charge and discharge the electric charge to create the electric potential■. After reversing , the other switching elements S W 2 and S W t are turned on, whereby the same effect as in the first embodiment can be obtained. Note that the loads Z and Z' may be connected in parallel.

【実施例4】 本実施例では、第10図に示すように、スイッチング素
子sw、、sw2を発振回路2の出力によって制御する
のではなく、負荷回路5のインダクタンスを、チョーク
コイルCH,と、帰還巻線を有したインダクタンスLa
との直列回路とし、帰還巻線の出力によりスイッチング
素子sw、、sw2を制御する自動型の構成としている
。チョークコイルCH,にはスイッチSWが並列接続さ
れ、スイッチSWを開閉することにより、負荷lへの供
給エネルギーが調節されるようになっている。 この構成においても、実施例1と同様の効果が得られる
ものである。
[Embodiment 4] In this embodiment, as shown in FIG. 10, instead of controlling the switching elements sw, sw2 by the output of the oscillation circuit 2, the inductance of the load circuit 5 is controlled by the choke coil CH, Inductance La with feedback winding
The automatic configuration is such that the switching elements sw, , sw2 are controlled by the output of the feedback winding. A switch SW is connected in parallel to the choke coil CH, and by opening and closing the switch SW, the energy supplied to the load I is adjusted. Also in this configuration, the same effects as in the first embodiment can be obtained.

【実施例5】 本実施例では、第11図に示すように、スイッチング素
子SW2については、実施例1と同様に発振回路2によ
ってオン・オフ制御し、スイッチング素子S W +に
ついては、負荷回路5のインダクタンスしに設けた帰還
巻線の出力によって制御するようにしている。 この構成でもスイッチングロスの低減効果については、
実施例1と同様である。
[Embodiment 5] In this embodiment, as shown in FIG. 11, the switching element SW2 is on/off controlled by the oscillation circuit 2 as in the first embodiment, and the switching element SW + is controlled by the load circuit. It is controlled by the output of a feedback winding connected to an inductance of 5. Even with this configuration, the effect of reducing switching loss is
This is the same as in Example 1.

【実施例6】 本実施例は、第12図に示すように、電源Eを得る整流
平滑回路11の前段階において、交流電源ACを制御す
るようにした例であって、効果上は実施例1と同様であ
る。 以上に示した実施例ではハーフブリッジ型のインバータ
装置を基本構成としたが、フルブリッジ型や一石型であ
っても、負荷回路の共振電流のゼロクロス点でスイッチ
ング素子の切換を行うように設定できるものてあれば、
どのような構成のインバータ装置でも本発明の技術思想
は適用可能である。また、電源Eとしては、交流電源を
整流平滑したものでよく、実施例1に示した構成の電圧
制御回路6への入力では交流電源を整流しただけでもよ
い。さらに、共振電流のゼロクロス点を検出するインピ
ーダンスZも実施例の位置に限定されるものではない。
[Embodiment 6] As shown in FIG. 12, this embodiment is an example in which the alternating current power supply AC is controlled at a stage before the rectification and smoothing circuit 11 that obtains the power supply E, and is effectively an embodiment of the present invention. It is the same as 1. Although the basic configuration of the embodiment shown above is a half-bridge type inverter device, even a full-bridge type or single-stone type can be configured to switch the switching elements at the zero-crossing point of the resonant current of the load circuit. If you have something,
The technical idea of the present invention is applicable to any inverter device having any configuration. Further, the power source E may be a rectified and smoothed AC power source, and the AC power source may only be rectified for input to the voltage control circuit 6 having the configuration shown in the first embodiment. Furthermore, the impedance Z for detecting the zero-crossing point of the resonant current is not limited to the position of the embodiment.

【発明の効果】【Effect of the invention】

本発明は上述のように、供給エネルギーに応じて共振周
波数が変化するように負荷回路を構成し、負荷回路の共
振電流のゼロクロス点の近傍を検出するゼロクロス検出
回路と、ゼロクロス検出回路の出力に基づいてスイッチ
ング素子の容量成分を負荷回路に残留しているエネルギ
ーで過不足なく充放電できるようにスイッチング素子の
切換タイミングを設定する制御回路とを設けているので
、スイッチング素子のオン・オフの切換時に、スイッチ
ング素子の容量成分を負荷回路に残留しているエネルギ
ーで充電ないし放電することができ、スイッチング素子
の容量成分への充電電流によるひげ状の電流の発生を防
止することができる。その結果、スイッチング素子のオ
ン・オフの切換時におけるノイズやスイッチングロスを
低減することができるという効果を奏するのである。
As described above, the present invention configures a load circuit so that the resonant frequency changes depending on the supplied energy, and includes a zero-cross detection circuit that detects the vicinity of the zero-cross point of the resonant current of the load circuit, and an output of the zero-cross detection circuit. A control circuit is provided to set the switching timing of the switching element so that the capacitance component of the switching element can be charged and discharged with just the right amount of energy remaining in the load circuit. At times, the capacitive component of the switching element can be charged or discharged with the energy remaining in the load circuit, and generation of whisker-like current due to charging current to the capacitive component of the switching element can be prevented. As a result, it is possible to reduce noise and switching loss when the switching element is turned on and off.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例1の基本構成を示す概略構成図
、第2図は同上の動作説明図、第3図は同上のスイッチ
ング素子の切換時の等価回路図、第4図は同上の具体構
成を示す回路図、第5図ないし第7図は同上の動作説明
図、第8図は本発明の実施例2の動作説明図、第9図は
本発明の実施例3を示す要部回路図、第10図は本発明
の実施例4を示す回路図、第11図は本発明の実施例5
を示す回路図、第12図は本発明の実施例6を示す要部
回路図、第13図は従来例を示す回路図、第14図ない
し第16図は同上の動作説明図、第17図は他の従来例
を示す回路図、第18図は同上の動作説明図、第19図
は同上の問題点を示す等価回路図、第20図は同上の動
作説明図である。 5・・・負荷回路、7・・・ゼロクロス検出回路、E・
・・電源、sw、、sw2・・・スイッチング素子、l
・・負荷。 代理人 弁理士 石 1)長 七 第3図 第5図 第6図 第8図 第9図 第7図 (o)Vi −一一一一一一一 第10図 第 1図 第 2図 第13図 第 5図 第14図 第17図 第19図 第20図 手続補正書(自発) 平成2年12月8日
FIG. 1 is a schematic configuration diagram showing the basic configuration of Embodiment 1 of the present invention, FIG. 2 is an explanatory diagram of the same operation, FIG. 3 is an equivalent circuit diagram when the switching element is switched, and FIG. 4 is the same as the above. 5 to 7 are operation explanatory diagrams of the same as above, FIG. 8 is an operation explanatory diagram of the second embodiment of the present invention, and FIG. 9 is a schematic diagram showing the third embodiment of the present invention. FIG. 10 is a circuit diagram showing Embodiment 4 of the present invention, and FIG. 11 is a circuit diagram showing Embodiment 5 of the present invention.
12 is a circuit diagram of a main part showing a sixth embodiment of the present invention, FIG. 13 is a circuit diagram showing a conventional example, FIGS. 14 to 16 are operation explanatory diagrams of the same, and FIG. 17 18 is a circuit diagram showing another conventional example, FIG. 18 is an explanatory diagram of the operation of the same, FIG. 19 is an equivalent circuit diagram showing the problem of the above, and FIG. 20 is an explanatory diagram of the operation of the same. 5...Load circuit, 7...Zero cross detection circuit, E.
・・Power supply, sw, , sw2 ・・Switching element, l
··load. Agent Patent Attorney Ishi 1) Chief 7 Figure 3 Figure 5 Figure 6 Figure 8 Figure 9 Figure 7 (o) Vi -111111 Figure 10 Figure 1 Figure 2 Figure 13 Figure 5 Figure 14 Figure 17 Figure 19 Figure 20 Procedure amendment (voluntary) December 8, 1990

Claims (1)

【特許請求の範囲】[Claims] (1)オン・オフ制御されるスイッチング素子を備え、
直流電源を交流出力に変換するとともに、交流出力を負
荷回路に供給するインバータ装置において、供給エネル
ギーに応じて共振周波数が変化するように負荷回路を構
成し、負荷回路の共振電流のゼロクロス点の近傍を検出
するゼロクロス検出回路と、ゼロクロス検出回路の出力
に基づいてスイッチング素子の容量成分を負荷回路に残
留しているエネルギーで過不足なく充放電できるように
スイッチング素子の切換タイミングを設定する制御回路
とを設けて成ることを特徴とするインバータ装置。
(1) Equipped with a switching element that is controlled on and off,
In an inverter device that converts DC power into AC output and supplies AC output to a load circuit, the load circuit is configured so that the resonant frequency changes depending on the supplied energy, and and a control circuit that sets the switching timing of the switching element so that the capacitance component of the switching element can be charged and discharged with just enough energy remaining in the load circuit based on the output of the zero-crossing detection circuit. An inverter device comprising:
JP2215160A 1990-08-14 1990-08-14 Inverter unit Pending JPH04101667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2215160A JPH04101667A (en) 1990-08-14 1990-08-14 Inverter unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2215160A JPH04101667A (en) 1990-08-14 1990-08-14 Inverter unit

Publications (1)

Publication Number Publication Date
JPH04101667A true JPH04101667A (en) 1992-04-03

Family

ID=16667651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2215160A Pending JPH04101667A (en) 1990-08-14 1990-08-14 Inverter unit

Country Status (1)

Country Link
JP (1) JPH04101667A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511252A (en) * 2009-11-13 2013-03-28 エス.シー. ジョンソン アンド サン、インコーポレイテッド Control system and method for resonant circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013511252A (en) * 2009-11-13 2013-03-28 エス.シー. ジョンソン アンド サン、インコーポレイテッド Control system and method for resonant circuits

Similar Documents

Publication Publication Date Title
US6269012B1 (en) Energy efficient power supply with light-load detection
US6198260B1 (en) Zero voltage switching active reset power converters
US6670779B2 (en) High power factor electronic ballast with lossless switching
US6452814B1 (en) Zero voltage switching cells for power converters
US5381327A (en) Electrical power inverter
US6069800A (en) Line harmonic correcting flyback power converter
KR20020067620A (en) Switching power supply
JP2001112253A (en) DC-to-DC CONVERTER
JP3451419B2 (en) Switching power supply
JP2006519577A (en) Single-stage power factor correction and power conversion circuit
US5680301A (en) Series/parallel resonant converter
JPH01255469A (en) Power source device
JPH04101667A (en) Inverter unit
JPH0588067B2 (en)
JP2742461B2 (en) Inverter device
JP3285231B2 (en) Discharge lamp lighting device
US6310790B1 (en) High frequency DC-DC down converter with power feedback for improved power factor
JP3252540B2 (en) Inverter device
JP2003348834A (en) Single-phase step-up/down converter
JPH08168240A (en) Dc-dc converter
JP5042880B2 (en) Switching power supply
JPH08264285A (en) Lighting device
JP3234301B2 (en) Inverter device
JPH06292357A (en) Power supply device
JPH04344167A (en) Self-excited type flyback converter