JP3234301B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP3234301B2 JP3234301B2 JP25252192A JP25252192A JP3234301B2 JP 3234301 B2 JP3234301 B2 JP 3234301B2 JP 25252192 A JP25252192 A JP 25252192A JP 25252192 A JP25252192 A JP 25252192A JP 3234301 B2 JP3234301 B2 JP 3234301B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- load
- switching
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y02B20/202—
Landscapes
- Inverter Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ブリッジ接続されたス
イッチング素子のスイッチングにより直流電力を交流電
力に変換するインバータ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device for converting DC power into AC power by switching a bridge-connected switching element.
【０００２】[0002]
【従来の技術】従来のハーフブリッジ構成のインバータ
装置を放電灯点灯装置として用いたものを図２１に示
す。このインバータ装置では、直流電源Ｅの両端にＭＯ
ＳＦＥＴからなるスイッチング素子Ｓ1 ，Ｓ2 を直列接
続し、少なくともインダクタＬ1とコンデンサＣ2 とか
らなる共振回路と、負荷としての放電灯Ｌａとからなる
負荷回路を、直流カット用コンデンサＣ1 を介してスイ
ッチング素子Ｓ2 の両端に接続してある。また、直流カ
ット用コンデンサＣ1 はその容量が通常はコンデンサＣ
2 の容量より相当に大きいため、通常は共振回路には含
まれないが、その容量によっては共振回路に含まれる場
合もある。2. Description of the Related Art FIG. 21 shows a conventional half-bridge inverter device used as a discharge lamp lighting device. In this inverter device, MO is connected between both ends of the DC power supply E.
Switching elements S 1 and S 2 composed of SFETs are connected in series, and a load circuit composed of at least a resonance circuit composed of an inductor L 1 and a capacitor C 2 and a discharge lamp La as a load is connected to a DC cut capacitor C 1 . is connected to both ends of the switching element S 2 through. Further, the DC cut capacitor C 1 has a capacity normally equal to that of the capacitor C 1.
Since it is considerably larger than the capacitance of 2 , it is not usually included in the resonance circuit, but may be included in the resonance circuit depending on the capacitance.
【０００３】上記インバータ装置の各スイッチング素子
Ｓ1 ，Ｓ2 は、制御回路１の制御の下で図２２（ａ），
（ｂ）に示すように交互にオン，オフされ、直流電源Ｅ
の電圧を交流電圧（この場合には高周波電圧）に変換し
て放電灯Ｌａに供給し、放電灯Ｌａを高周波点灯する。
この動作を以下に詳述する。いま、時刻ｔ0 で、図２２
（ａ）に示すように制御回路１の制御信号Ｖ1 がハイレ
ベル、同図（ｂ）に示すように制御信号Ｖ2 がローレベ
ルになったとすると、スイッチング素子Ｓ1 がオンとな
ると共に、スイッチング素子Ｓ2 がオフとなる。このと
き、直流電源Ｅから、スイッチング素子Ｓ1 、インダク
タＬ1 、直流カット用コンデンサＣ1 、コンデンサＣ2
及び放電灯Ｌａの経路で、放電灯Ｌａに電流が供給され
る。Under the control of the control circuit 1, the switching elements S 1 and S 2 of the inverter device shown in FIG.
The DC power supply E is turned on and off alternately as shown in FIG.
Is converted into an AC voltage (in this case, a high-frequency voltage) and supplied to the discharge lamp La, and the discharge lamp La is turned on at a high frequency.
This operation will be described in detail below. Now, at time t 0 , FIG.
Control signal V 1 is the high level of the control circuit 1 (a), when the control signal V 2, as shown in FIG. (B) goes low, the switching element S 1 is turned on, switching element S 2 is turned off. At this time, the switching element S 1 , inductor L 1 , DC cut capacitor C 1 , capacitor C 2
In addition, a current is supplied to the discharge lamp La through the path of the discharge lamp La.
【０００４】このとき、直流カット用コンデンサＣ1 が
充電される。また、共振回路にもエネルギが蓄積され
る。なお、インバータ回路の動作周波数を共振回路の共
振周波数よりも高い範囲に設定してある場合について以
下の説明を行う。この場合には、インダクタＬ1 に蓄積
されるエネルギが以下に説明するように回路動作に主に
影響する。[0004] At this time, the capacitor C 1 is DC blocking is charged. Energy is also stored in the resonance circuit. The case where the operating frequency of the inverter circuit is set to a range higher than the resonance frequency of the resonance circuit will be described below. In this case, energy stored in the inductor L 1 is affected mainly the circuit operation as described below.
【０００５】そして、時刻ｔ1 になると、図２２（ａ）
に示すように制御回路１の制御信号Ｖ1 がローレベル、
同図（ｂ）に示すように制御出力Ｖ2 がハイレベルにな
り、スイッチング素子Ｓ1 がオフとなると共に、スイッ
チング素子Ｓ2 がオンとなる。但し、上記スイッチング
素子Ｓ1 ，Ｓ2 では純然たるスイッチとは異なり、通常
と逆極性の電圧（直流電源Ｅの極性とは逆の極性の電
圧）が印加された場合に、スイッチング素子Ｓ 2 に本来
の電流ＩS2が流れる方向（図２１中の矢印で示す電流方
向）とは逆の方向に電流を流す働きを持つ寄生ダイオー
ドを有する。このため、スイッチング素子Ｓ2 をオンし
たとき、本来の電流方向にはオンとはならず、インダク
タＬ2 に蓄積されたエネルギでスイッチング素子Ｓ2 の
寄生ダイオードを介して電流が流れる。つまり、スイッ
チング素子Ｓ2 は逆方向に導通した状態になる。そし
て、インダクタＬ1 のそれまでと同じ方向に電流を流す
機能により、共振回路に蓄積されたエネルギによって、
インダクタＬ 1 、直流カット用コンデンサＣ1 、コンデ
ンサＣ2 及び放電灯Ｌａ、スイッチング素子Ｓ2 の寄生
ダイオードの経路で電流が流れる。即ち、インバータ回
路の動作周波数は共振回路の共振周波数よりも高い範囲
に設定してあるので、負荷回路は上述のような動作を行
う。At time t 1 , FIG.
As shown in the figure, the control signal V1 of the control circuit 1 is low level,
Control output V 2 as shown in FIG. (B) becomes high level, the switching element S 1 is turned off, the switching element S 2 is turned on. However, unlike the pure switch in the switching elements S 1 and S 2 , when a voltage having a polarity opposite to the normal voltage (a voltage having a polarity opposite to the polarity of the DC power supply E) is applied to the switching element S 2 , Originally
The direction of flow of the current I S2 is (current direction indicated by the arrow in FIG. 21) has a parasitic diode having a function of flowing a current in the opposite direction. Therefore, when turning on the switching element S 2, the original current direction does not become turned on, current flows through the parasitic diode of the switching element S 2 in the energy stored in the inductor L 2. That is, the switching element S 2 is in a state where conduction in the reverse direction. Then, the function to flow a current in the same direction as far inductor L 1, the energy stored in the resonant circuit,
A current flows through the path of the inductor L 1 , the DC cut capacitor C 1 , the capacitor C 2, the discharge lamp La, and the parasitic diode of the switching element S 2 . That is, since the operating frequency of the inverter circuit is set in a range higher than the resonance frequency of the resonance circuit, the load circuit operates as described above.
【０００６】そして、共振回路の電流がゼロとなった時
点から、スイッチング素子Ｓ2 が本来のオン状態となり
（図２１中の矢印で示す方向に電流ＩS2が流れる状態と
なり）、直流カット用コンデンサＣ1 と共振回路用コン
デンサＣ 2 とに蓄積された電荷を電源として、直流カッ
ト用コンデンサＣ1 、インダクタＬ1 、スイッチング素
子Ｓ2 、コンデンサＣ2 及び放電灯Ｌａの経路で、それ
までと逆方向の電流が流れる。When the current of the resonance circuit becomes zero,
From the point, the switching element S 2 is the original ON state (a state in which current I S2 flows in a direction indicated by an arrow in FIG. 21), a DC cut capacitor C 1 con resonance circuit
With the electric charge accumulated in the capacitor C 2 and the power supply, a current in the reverse direction flows through the path of the DC cut capacitor C 1 , the inductor L 1 , the switching element S 2 , the capacitor C 2, and the discharge lamp La.
【０００７】その後、時刻ｔ2 で、時刻ｔ0 の場合と同
様に、制御回路１の制御信号Ｖ1 がハイレベル、同図
（ｂ）に示すように制御信号Ｖ2 がローレベルになるた
め、スイッチング素子Ｓ1 がオンとなると共に、スイッ
チング素子Ｓ2 がオフとなる。しかし、この場合にもス
イッチング素子Ｓ 1 は本来の電流ＩS1が流れる方向（図
２１中の矢印で示す方向）にはオンとはならず、共振回
路に蓄積されたエネルギでスイッチング素子Ｓ 1 の寄生
ダイオードがオンとなる。つまり、スイッチング素子Ｓ
1 は逆方向に導通した状態になる。そして、共振回路に
蓄積されたエネルギによって、スイッチング素子Ｓ 1 の
寄生ダイオード、直流電源Ｅ、コンデンサＣ2 及び放電
灯Ｌａ、直流カット用コンデンサＣ1 の経路で電流が流
れる。Thereafter, at time t 2 , as in the case of time t 0 , the control signal V 1 of the control circuit 1 goes high, and the control signal V 2 goes low as shown in FIG. , the switching element S 1 is turned on, the switching element S 2 is turned off. However, it should not turned on in the switching element S 1 even when the flow direction original current I S1 (direction indicated by an arrow in FIG. 21), the resonance times
Parasitic diode of the switching element S 1 is turned on by the energy stored in the road. That is, the switching element S
1 becomes a state of conduction in the reverse direction. Then, the energy stored in the resonant circuit, the parasitic diode of the switching element S 1, a DC power source E, a capacitor C 2 and the discharge lamp La, the current flow in the path of the DC cut capacitor C 1
It is .
【０００８】そして、共振回路の電流がゼロとなった時
点から、スイッチング素子Ｓ1 が本来のオン状態とな
り、直流電源Ｅ、スイッチング素子Ｓ1 、インダクタＬ
1 、直流カット用コンデンサＣ1 、コンデンサＣ2 及び
放電灯Ｌａの経路で電流が流れる。以下、上記一連の動
作を繰り返すことにより、直流電源Ｅを高周波電力に変
換して、放電灯Ｌａに高周波電力が供給される。このと
き、インダクタＬ1 に流れる電流ＩL1は、図２２（ｅ）
に示すようになる。When the current of the resonance circuit becomes zero,
From this point, the switching element S 1 is turned on, and the DC power supply E, the switching element S 1 , and the inductor L
1 , a current flows through the path of the DC cut capacitor C 1 , the capacitor C 2 and the discharge lamp La. Hereinafter, by repeating the above series of operations, the DC power supply E is converted into high-frequency power, and high-frequency power is supplied to the discharge lamp La. At this time, current I L1 flowing to inductor L 1 is FIG. 22 (e)
It becomes as shown in.
【０００９】なお、上述の説明では、時刻ｔ0 の場合
に、スイッチング素子Ｓ1 が本来の電流方向にオンとな
ると説明したが、それまでスイッチング素子Ｓ1 ，Ｓ2
が交互にオン，オフしている定常点灯時には、時刻ｔ0
においてもスイッチング素子Ｓ1 の寄生ダイオードのオ
ンにより電流が流れ、その後に本来のスイッチング素子
Ｓ 1 の電流ＩS1が流れる方向にオンとなることは言うま
でもない。また、上述の説明では、スイッチング素子Ｓ
1 ，Ｓ2 の寄生ダイオードを共振回路に電流を流すため
に用いたが、スイッチング素子Ｓ1 ，Ｓ2 に夫々逆並列
にダイオードを接続するようにしてもよい。In the above description, the switching element S 1 is turned on in the original current direction at time t 0 , but the switching elements S 1 and S 2 have been described up to that time.
Are turned on and off alternately, at time t 0
Current also flows by turning on the parasitic diode of the switching element S 1 in, followed by the original switching element
It goes without saying that the transistor is turned on in the direction in which the current I S1 of S 1 flows. In the above description, the switching element S
1, a parasitic diode of S 2 was used for conducting the current in the resonant circuit, may be connected respectively antiparallel diode to the switching element S 1, S 2.
【００１０】[0010]
【発明が解決しようとする課題】上記インバータ装置に
おいて負荷に供給される電力（つまりは、インバータ装
置の出力）を可変する場合、スイッチング素子Ｓ1 ，Ｓ
2 のスイッチング周波数を変化させる。なお、負荷が上
述のように放電灯Ｌａである場合には、放電灯Ｌａを調
光制御することになる。When the power supplied to the load in the inverter device (that is, the output of the inverter device) is varied, the switching elements S 1 , S 1
Change the switching frequency of 2 . When the load is the discharge lamp La as described above, dimming control of the discharge lamp La is performed.
【００１１】ここで、上述したようにスイッチング素子
Ｓ1 ，Ｓ2 のスイッチング周波数を共振回路の共振周波
数より高い範囲に設定してある場合、スイッチング周波
数を低くすれば、スイッチング周波数が共振回路の共振
周波数に近付き、コンデンサＣ2 の両端に発生する電圧
が高くなり、放電灯Ｌａに供給される電力が大きくな
る。また、逆にスイッチング周波数を高くすれば、スイ
ッチング周波数が共振回路の共振周波数から遠ざかり、
コンデンサＣ2 の両端に発生する電圧が低くなり、放電
灯Ｌａに供給される電力が小さくなる。Here, as described above, when the switching frequency of the switching elements S 1 and S 2 is set to a range higher than the resonance frequency of the resonance circuit, if the switching frequency is lowered, the switching frequency becomes higher than the resonance frequency of the resonance circuit. approaches the frequency, the higher the voltage generated across the capacitor C 2, the power supplied is increased to the discharge lamp La. Conversely, if the switching frequency is increased, the switching frequency moves away from the resonance frequency of the resonance circuit,
Voltage generated across the capacitor C 2 is lowered, the power supplied is reduced to the discharge lamp La.
【００１２】ところが、上記直流電源Ｅを交流電源を整
流平滑して得る場合において、スイッチング素子Ｓ1 ，
Ｓ2 のスイッチング周波数を変化させると、交流電源側
に高周波が漏れる問題がある。そこで、交流電源を整流
するダイオードブリッジの入力端などに高周波成分が交
流電源側に漏れることを防止するフィルタが設けられ
る。しかし、上述のようにインバータ装置の動作周波数
が変化すると、高周波成分を除去する上記フィルタの設
計が複雑になるという問題があった。However, when the DC power supply E is obtained by rectifying and smoothing the AC power supply, the switching elements S 1 ,
Varying the switching frequency of the S 2, there is a high-frequency leakage problems to the AC power supply side. Therefore, a filter for preventing high-frequency components from leaking to the AC power supply side is provided at an input terminal of a diode bridge for rectifying the AC power supply. However, when the operating frequency of the inverter device changes as described above, there is a problem that the design of the filter for removing high-frequency components becomes complicated.
【００１３】また、負荷が放電灯Ｌａである場合に、イ
ンバータ装置の動作周波数を変化させると、それに伴っ
て放電灯Ｌａから放出される光の周波数も変化し、赤外
線リモコンなどの他の機器に悪影響を及ぼすという問題
もある。さらに、放電灯ＬａがＨＩＤランプである場
合、出力の周波数変化によって音響的共鳴現象を起こす
恐れが高くなり、放電灯Ｌａの破壊などを起こすという
信頼性に関わる問題を生じる。つまり、インバータ装置
の動作周波数が高くなると、ＨＩＤランプが音響的共鳴
現象を起こす周波数と、動作周波数とが一致する可能性
が高くなるからである。When the operating frequency of the inverter device is changed when the load is the discharge lamp La, the frequency of the light emitted from the discharge lamp La changes with the change. There is also the problem of adverse effects. Further, when the discharge lamp La is an HID lamp, there is a high possibility that an acoustic resonance phenomenon is caused by a change in the output frequency, which causes a problem related to reliability that the discharge lamp La is broken. That is, when the operating frequency of the inverter device increases, the possibility that the operating frequency coincides with the frequency at which the HID lamp causes an acoustic resonance phenomenon increases.
【００１４】そこで、この点を改善できる従来例とし
て、”Off-Line Application of Fixed-Frequency Clam
ped Mode Series Resonant Converter”,IEEE Tansacti
on onPower Electronics,Vol.6;No.1,January,1991 な
る文献がある。この従来例では、２つのスイッチング素
子の直列回路を直流電源と並列に２組接続すると共に、
夫々の直列回路のスイッチング素子の接続点間に少なく
ともＬＣ共振回路と負荷からなる負荷回路を接続し、夫
々の直列回路のスイッチング素子を同時にオンしないよ
うに交互にオン，オフさせ、一方の直列回路のスイッチ
ング素子のオン，オフのタイミングに対して、他方の直
列回路のスイッチング素子のオン，オフの位相を変化す
るようにしてある。Therefore, as a conventional example which can improve this point, “Off-Line Application of Fixed-Frequency Clam”
ped Mode Series Resonant Converter ”, IEEE Tansacti
on onPower Electronics, Vol. 6; No. 1, January, 1991. In this conventional example, two sets of a series circuit of two switching elements are connected in parallel with a DC power supply,
A load circuit comprising at least an LC resonance circuit and a load is connected between the connection points of the switching elements of the respective series circuits, and the switching elements of the respective series circuits are alternately turned on and off so as not to be simultaneously turned on. The on / off phase of the switching element of the other series circuit is changed with respect to the on / off timing of the switching element of
It is as that.
【００１５】なお、上記従来例の動作説明は本発明の実
施例の項で詳述する。この従来例によれば、動作周波数
を変化させずに、負荷に供給する電力を変化させること
ができる。ところが、上述の従来例を特に放電灯点灯装
置として適用し、低温時に放電灯Ｌａに供給される電力
を小さくしぼった状態で、放電灯Ｌａが立消えを起こし
たり、移動縞によるちらつきを発生するという問題があ
った。このため、放電灯Ｌａの調光範囲に制限を生じる
という問題があった。The operation of the conventional example will be described in detail in the section of the embodiment of the present invention. According to this conventional example, the power supplied to the load can be changed without changing the operating frequency. However, in a state in which applied in particular as a discharge lamp lighting device of a conventional example described above, squeezed reduce power supplied to the discharge lamp La at a low temperature, the discharge lamp La Shi Oko extinction
And flickering due to moving stripes . For this reason, there has been a problem that the dimming range of the discharge lamp La is limited.
【００１６】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、周波数を変化させるこ
となく、負荷に供給する電力を調整でき、且つ供給電力
を小さく抑えた場合にも負荷を安定動作させることがで
きるインバータ装置を提供することにある。The present invention has been made in view of the above points, and has as its object to adjust the power supplied to a load without changing the frequency and to reduce the supplied power. Another object of the present invention is to provide an inverter device capable of stably operating a load.
【００１７】[0017]
【課題を解決するための手段】本発明では、上記目的を
達成するために、２つのスイッチング素子の直列回路を
直流電源と並列に２組接続すると共に、夫々の直列回路
のスイッチング素子の接続点間に少なくともＬＣ共振回
路と負荷からなる負荷回路を接続し、夫々の直列回路の
スイッチング素子を同時にオンしないように交互にオ
ン，オフさせ、一方の直列回路のスイッチング素子のオ
ン，オフのタイミングに対して、他方の直列回路のスイ
ッチング素子のオン，オフのタイミングを同位相から１
８０度ずれた位相までの範囲で可変して、少なくとも１
組の直列回路のスイッチング素子のオン期間の比率を異
ならせている。According to the present invention, in order to achieve the above object, two sets of a series circuit of two switching elements are connected in parallel with a DC power supply, and a connection point of the switching elements of each series circuit is provided. A load circuit including at least an LC resonance circuit and a load is connected therebetween, and the switching elements of the respective series circuits are alternately turned on and off so as not to be simultaneously turned on. On the other hand, the on / off timing of the switching element of the other series circuit is changed from the same phase by one.
Variable up to a phase shifted by 80 degrees,
The ratios of the ON periods of the switching elements of the series circuits are different.
【００１８】なお、一方の直列回路のスイッチング素子
のオン，オフのタイミングに対して、他方の直列回路の
スイッチング素子のオン，オフのタイミングを早くして
も良いし、また他方の直列回路のスイッチング素子のオ
ン，オフのタイミングを遅らせるようにしてもよい。ま
た、負荷に供給される電力に応じて負荷を安定動作させ
るために、特に負荷への供給電力を小さくした場合に、
一方の直列回路のスイッチング素子のオン期間の比率
を、一方の直列回路のスイッチング素子のオン，オフの
タイミングに対する他方の直列回路のスイッチング素子
のオン，オフの位相のずれの大きさに応じて増加させる
ことが好ましい。The on / off timing of the switching element of the other series circuit may be earlier than the on / off timing of the switching element of the other series circuit. The on / off timing of the element may be delayed. In addition, in order to stably operate the load according to the power supplied to the load, especially when the power supplied to the load is reduced ,
The on-period ratio of the switching element of one series circuit is increased in accordance with the magnitude of the phase difference between the on and off phases of the switching element of the other series circuit with respect to the on / off timing of the switching element of one series circuit. Preferably.
【００１９】さらに、一方の直列回路のスイッチング素
子のオン期間の比率を変化させることにより減少する電
力を補うために、一方の直列回路のスイッチング素子の
オン期間の比率を変化させた場合に、他方の直列回路の
スイッチング素子のオン期間の比率を変化させて、負荷
に供給される電力を略一定にすることも可能である。Further, in order to compensate for the power reduced by changing the ratio of the on-period of the switching element of one series circuit, when the ratio of the on-period of the switching element of one series circuit is changed, It is also possible to make the power supplied to the load substantially constant by changing the ratio of the ON periods of the switching elements of the series circuit.
【００２０】[0020]
【作用】本発明は、上述のように一方の直列回路のスイ
ッチング素子のオン，オフのタイミングに対して、他方
の直列回路のスイッチング素子のオン，オフのタイミン
グを同位相から１８０度ずれた位相までの範囲で可変す
ることにより、対角位置のスイッチング素子の同時オン
期間を変化させて、スイッチング周波数を変化させず
に、負荷に供給される電力を調整することを可能とし、
スイッチング周波数が変化することに伴う種々の問題点
を回避する。また、少なくとも一方の直列回路のスイッ
チング素子のオン期間の比率を異ならせることにより、
ＬＣ共振回路への正負の供給電力をアンバランスにし
て、ＬＣ共振回路に蓄積されるエネルギを直流分として
負荷に供給可能とし、例えば負荷が放電灯である場合に
立消えや移動縞によるちらつきを起こすことを防止し、
移動縞によるちらつきも防止する。According to the present invention, as described above, the on / off timing of the switching element of the other series circuit is shifted 180 degrees from the same phase with respect to the on / off timing of the switching element of the other series circuit. It is possible to adjust the power supplied to the load without changing the switching frequency by changing the simultaneous ON period of the switching elements at the diagonal positions by changing the
Various problems associated with changing the switching frequency are avoided. Also, by changing the ratio of the ON period of the switching element of at least one of the series circuits,
The power supplied to the LC resonance circuit is imbalanced so that the energy stored in the LC resonance circuit can be supplied to the load as a direct current component. For example, when the load is a discharge lamp, it disappears or flickers due to moving stripes. To prevent
Also prevents flicker due to moving stripes.
【００２１】また、一方の直列回路のスイッチング素子
のオン期間の比率を、一方の直列回路のスイッチング素
子のオン，オフのタイミングに対する他方の直列回路の
スイッチング素子のオン，オフの位相の変化の大きさに
応じて増加させることにより、特に負荷への供給電力を
小さくした場合に負荷に印加する直流成分を増加して、
負荷を安定動作させることを可能とする。The ratio of the on-period of the switching element of one series circuit to the on / off timing of the switching element of the other series circuit is determined by the magnitude of the change in the on / off phase of the switching element of the other series circuit. By increasing the DC component applied to the load, especially when the power supplied to the load is reduced,
The load can be operated stably.
【００２２】さらに、一方の直列回路のスイッチング素
子のオン期間の比率を変化させた場合に、他方の直列回
路のスイッチング素子のオン期間の比率を変化させて、
負荷に供給される電力を略一定にすると、一方の直列回
路のスイッチング素子のオン期間の比率を変化させるこ
とにより減少する電力を補うことが可能となる。Further, when the ratio of the ON period of the switching element of one series circuit is changed, the ratio of the ON period of the switching element of the other series circuit is changed,
If the power supplied to the load is made substantially constant, it is possible to compensate for the reduced power by changing the ratio of the ON period of the switching element of one of the series circuits.
【００２３】[0023]
【実施例】（実施例１）図１に本発明の一実施例を示
す。本実施例のインバータ装置は、直流電力を交流電力
に変換するものであり、スイッチング素子Ｓ1 ，Ｓ2 及
びスイッチング素子Ｓ3 ，Ｓ4 を夫々直流電源Ｅの両端
に直列接続し、スイッチング素子Ｓ1 ，Ｓ 2 の接続点
と、スイッチング素子Ｓ3 ，Ｓ4 の接続点との間に、イ
ンダクタＬ1とコンデンサＣ2 からなる直列共振回路と
負荷Ｚとからなる負荷回路を接続してある。なお、負荷
ＺはコンデンサＣ2 と並列に接続してある。つまり、こ
のインバータ装置はスイッチング素子Ｓ1 〜Ｓ4 をブリ
ッジ接続したいわゆるフルブリッジ構成となっている。(Embodiment 1) FIG. 1 shows an embodiment of the present invention.
You. The inverter device of this embodiment converts DC power to AC power.
And the switching element S1, STwoPassing
And switching element SThree, SFourTo both ends of the DC power supply E
And the switching element S1, S TwoConnection point
And the switching element SThree, SFourBetween the connection point
Nacta L1And capacitor CTwoAnd a series resonant circuit
A load circuit including a load Z is connected. The load
Z is the capacitor CTwoAnd are connected in parallel. In other words, this
Inverter device is a switching element S1~ SFourThe yellowtail
It is a so-called full bridge configuration with a bridge connection.
【００２４】この種の通常のフルブリッジ構成のインバ
ータ装置では、一般に対角位置に設けられたスイッチン
グ素子Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ3 を組
として制御回路１で交互にオン，オフして、負荷回路に
交流電流を供給する。まず、本発明の動作を容易に理解
できるように、上記一般的なインバータ装置の動作を詳
述しておく。In this type of ordinary full-bridge type inverter device, switching elements S 1 and S 4 and switching elements S 2 and S 3 provided at diagonal positions are generally turned on and off by the control circuit 1 as a set. Turn off to supply AC current to the load circuit. First, the operation of the general inverter device will be described in detail so that the operation of the present invention can be easily understood.
【００２５】いま、時刻ｔ0 で制御回路１の制御信号Ｖ
1 ，Ｖ4 がハイレベルとなり、制御信号Ｖ2 ，Ｖ3 がロ
ーレベルとなる。このとき、スイッチング素子Ｓ1 ，Ｓ
4 が図２（ａ），（ｄ）に示すようにオンとなり、スイ
ッチング素子Ｓ2 ，Ｓ3 が同図（ｂ），（ｃ）に示すよ
うにオフとなり、直流電源Ｅから、スイッチング素子Ｓ
1 、インダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、スイ
ッチング素子Ｓ4 の経路で、負荷Ｚに電流が流される。Now, at time t 0 , the control signal V
1, V 4 becomes high level, the control signal V 2, V 3 becomes low level. At this time, the switching elements S 1 , S
4 is turned on as shown in FIGS. 2 (a) and 2 (d), and the switching elements S 2 and S 3 are turned off as shown in FIGS. 2 (b) and 2 (c).
1, inductor L 1, a capacitor C 2 and the load Z, in the path of the switching element S 4, current flows to the load Z.
【００２６】時刻ｔ2 では、制御回路１の制御信号
Ｖ1 ，Ｖ4 がローレベルとなり、制御信号Ｖ2 ，Ｖ3 が
ハイレベルとなる。すると、スイッチング素子Ｓ1 ，Ｓ
4 が図２（ａ），（ｄ）に示すようにオフとなり、スイ
ッチング素子Ｓ2 ，Ｓ3 が同図（ｂ），（ｃ）に示すよ
うにオンとなる。ここで、上記インバータ装置のスイッ
チング周波数をインダクタＬ1 とコンデンサＣ2 からな
る共振回路の共振周波数よりも高い範囲とした場合に
は、従来技術の項で説明したように、共振回路に蓄積さ
れたエネルギによって、インダクタＬ1 、コンデンサＣ
2 及び負荷Ｚ、スイッチング素子Ｓ3 の寄生ダイオー
ド、直流電源Ｅ、スイッチング素子Ｓ2 の寄生ダイオー
ドの経路で電流が流れる。At time t 2 , the control signals V 1 and V 4 of the control circuit 1 go low, and the control signals V 2 and V 3 go high. Then, the switching elements S 1 and S
4 is turned off as shown in FIGS. 2A and 2D, and the switching elements S 2 and S 3 are turned on as shown in FIGS. 2B and 2C. Here, when a range higher than the resonance frequency of the resonant circuit of the switching frequency the inductor L 1 and capacitor C 2 of the inverter device, as described in the prior art section, stored in the resonant circuit Depending on the energy, inductor L 1 , capacitor C
2 and the load Z, the parasitic diode of the switching element S 3, the DC power source E, a current flows through a path of the parasitic diode of the switching element S 2.
【００２７】そして、上記共振回路の電流がゼロになっ
た時点から、スイッチング素子Ｓ2，Ｓ3 がオンとな
り、直流電源Ｅから、スイッチング素子Ｓ3 ，コンデン
サＣ2及び負荷Ｚ、インダクタＬ1 、スイッチング素子
Ｓ2 の経路で、電流がそれまでと逆方向で流される。時
刻ｔ4 では、時刻ｔ0 の場合と同様に、制御回路１の制
御信号Ｖ1 ，Ｖ4 がハイレベルとなると共に、制御信号
Ｖ2 ，Ｖ3 がローレベルとなり、スイッチング素子
Ｓ1 ，Ｓ4 がオンとなると共に、スイッチング素子
Ｓ2 ，Ｓ3 がオフとなる。このときにも、共振回路に蓄
積されたエネルギによって、インダクタＬ1 、スイッチ
ング素子Ｓ 1 の寄生ダイオード、直流電源Ｅ、スイッチ
ング素子Ｓ4 の寄生ダイオード、コンデンサＣ2 及び負
荷Ｚの経路で電流が流れる。Then, the current of the resonance circuit becomes zero.
At this point , the switching elements S 2 and S 3 are turned on, and the current flows through the path from the DC power supply E to the switching element S 3 , the capacitor C 2 and the load Z, the inductor L 1 , and the switching element S 2. Flowed in the direction. At time t 4 , as in time t 0 , the control signals V 1 , V 4 of the control circuit 1 go high, and the control signals V 2 , V 3 go low, and the switching elements S 1 , S 3 4 is turned on, and the switching elements S 2 and S 3 are turned off. In this case, the energy stored in the resonant circuit, the inductor L 1, a parasitic diode of the switching element S 1, a DC power source E, a parasitic diode of the switching element S 4, the current flows through a path of the capacitor C 2 and the load Z .
【００２８】そして、共振回路の電流がゼロになった時
点から、直流電源Ｅから、スイッチング素子Ｓ1 、イン
ダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、スイッチング
素子Ｓ4 の経路で、負荷Ｚに電流が流される。なお、イ
ンバータ装置が定常動作している場合には、上記時刻ｔ
0 の時点でも、スイッチング素子Ｓ 1 ，Ｓ 4 の寄生ダイ
オードを介して電流が流れた後に、スイッチング素子Ｓ
1 ，Ｓ 4 を介して正方向への負荷電流が供給される。ま
た、スイッチング素子Ｓ1 〜Ｓ4 に夫々逆並列にダイオ
ードを接続して、共振回路の電流を流すものもある。When the current of the resonance circuit becomes zero
From the point of view , a current flows from the DC power supply E to the load Z through the path of the switching element S 1 , the inductor L 1 , the capacitor C 2, the load Z, and the switching element S 4 . When the inverter device is operating normally, the time t
At time 0, after current flows through the parasitic diode of the switching element S 1, S 4, the switching element S
1, the load current in the positive direction is supplied through the S 4. There is also a device in which a diode is connected in anti-parallel to each of the switching elements S 1 to S 4, and a current of a resonance circuit flows .
【００２９】ところで、従来技術の項で説明した後者の
従来例としてのインバータ装置の場合、負荷Ｚに供給す
る電力を変化させるとき、図３（ａ），（ｂ）に示す直
列接続されたスイッチング素子Ｓ1 ，Ｓ2 のオン，オフ
のタイミングを、同図（ｃ），（ｄ）に示すスイッチン
グ素子Ｓ3 ，Ｓ4 のオン，オフのタイミングとずらすよ
うにしてある。なお、直流電源Ｅの出力端間に、直列接
続されたスイッチング素子Ｓ1 ，Ｓ2 及びスイッチング
素子Ｓ3 ，Ｓ4 は交互にオン，オフするようにしてあ
る。By the way, in the case of the latter conventional inverter device described in the section of the prior art, when the power supplied to the load Z is changed, the series-connected switching shown in FIGS. The on and off timings of the elements S 1 and S 2 are shifted from the on and off timings of the switching elements S 3 and S 4 shown in FIGS. The switching elements S 1 and S 2 and the switching elements S 3 and S 4 connected in series between the output terminals of the DC power supply E are alternately turned on and off.
【００３０】さらに、この従来のインバータ装置の動作
を詳述する。なお、以下の説明は上述の場合と同様に、
インバータ装置のスイッチング周波数が共振回路の共振
周波数よりも高く設定してある場合を例として説明す
る。時刻ｔ0 では、図３（ｂ）に示すようにスイッチン
グ素子Ｓ2 ，Ｓ 4 がオンとなり、その他のスイッチング
素子Ｓ1 ，Ｓ 3 は同図（ａ），（ｃ）に示すように共に
オフである。従って、負荷回路には電圧が印加されな
い。Further, the operation of the conventional inverter device will be described in detail. Note that the following description is similar to the above case,
An example in which the switching frequency of the inverter device is set higher than the resonance frequency of the resonance circuit will be described. At time t 0 , the switching elements S 2 and S 4 are turned on as shown in FIG. 3 (b), and the other switching elements S 1 and S 3 are both turned off as shown in FIGS. 3 (a) and 3 (c ). It is. Therefore, no voltage is applied to the load circuit.
【００３１】時刻ｔ1 では、同図（ｃ），（ｄ）に示す
ようにスイッチング素子Ｓ3 がオン、スイッチング素子
Ｓ 4 がオフし、これにより直流電源Ｅ、スイッチング素
子Ｓ3 、コンデンサＣ2 及び負荷Ｚ、インダクタＬ1 、
スイッチング素子Ｓ2 の経路で、負荷電流が供給され
る。時刻ｔ2 では、図３（ｂ）に示すようにスイッチン
グ素子Ｓ2 がオフとなることにより、上記負荷への電圧
の印加がなくなる。また、スイッチング素子Ｓ2 のオフ
と同時に、スイッチング素子Ｓ1 を図３（ａ）に示すよ
うにオンとするように制御回路１から制御信号Ｖ1 が印
加される。この場合には、共振回路に蓄積されたエネル
ギで、インダクタＬ1 、スイッチング素子Ｓ1 の寄生ダ
イオード、スイッチング素子Ｓ3 、コンデンサＣ2 及び
負荷Ｚの経路で、それまでと同一方向に負荷電流が流さ
れる。 [0031] At time t 1, FIG. (C), the switching element S 3 as shown in (d) on the switching element
S 4 is turned off, thereby the DC power source E, the switching element S 3, capacitor C 2 and the load Z, inductor L 1,
In the path of the switching element S 2, the load current is supplied. At time t 2, the by the switching element S 2 as shown in FIG. 3 (b) is turned off, the voltage to the load
Is no longer applied . At the same time off the switching element S 2, the switching element S 1 is the control signal V 1 from the control circuit 1 so as to turn on as shown in FIG. 3 (a) is applied. In this case, the load current flows in the same direction as the current through the path of the inductor L 1 , the parasitic diode of the switching element S 1 , the switching element S 3 , the capacitor C 2, and the load Z by the energy stored in the resonance circuit. shed <br/> Re that.
【００３２】時刻ｔ3 では、図３（ｃ）に示すように、
スイッチング素子Ｓ3 がオフとなる。このときにはスイ
ッチング素子Ｓ4 を図３（ｄ）に示すようにオンとする
ように制御回路１から制御信号Ｖ4 が印加される。この
ため、共振回路にエネルギが残っている場合には、イン
ダクタＬ1 、スイッチング素子Ｓ1 の寄生ダイオード、
直流電源Ｅ、スイッチング素子Ｓ4 の寄生ダイオード、
コンデンサＣ2 及び負荷Ｚの経路で、電流が流れる。 At time t 3 , as shown in FIG.
Switching element S 3 is turned off. The switching element S 4 3 control signal V 4 from the control circuit 1 so as to turn on as shown in (d) is applied at the time of this. Therefore, when energy remains in the resonance circuit , the inductor L 1 , the parasitic diode of the switching element S 1 ,
DC power source E, a parasitic diode of the switching element S 4,
A path of the capacitor C 2 and the load Z, current flows.
【００３３】そして、共振回路の電流がゼロとなった時
点から、スイッチング素子Ｓ1 ，Ｓ4 が共にオンとな
り、直流電源Ｅ、スイッチング素子Ｓ1 、インダクタＬ
1 、コンデンサＣ2 及び負荷Ｚ、スイッチング素子Ｓ4
の経路で、それまでとは逆方向の負荷電流が流される。
但し、上記時刻ｔ3 の時点に共振回路の電流がゼロとな
った場合には、制御回路１の制御信号Ｖ4 がハイレベル
となると同時に、スイッチング素子Ｓ4 がオンとなる。
この場合には、この時刻ｔ3 で既にスイッチング素子Ｓ
1 がオンであるので、時刻ｔ3 において、直流電源Ｅ、
スイッチング素子Ｓ1 、インダクタＬ1、コンデンサＣ
2 及び負荷Ｚ、スイッチング素子Ｓ4 の経路で、負荷電
流が流れる。When the current of the resonance circuit becomes zero,
From this point , the switching elements S 1 and S 4 are both turned on, and the DC power supply E, the switching element S 1 , and the inductor L
1 , capacitor C 2 and load Z, switching element S 4
In this path, a load current in the opposite direction to the previous one is passed.
However, the current of the resonant circuit at the time of the time t 3 is ne zero
When Tsu, the control signal V 4 of the control circuit 1 is at the same time a high level, the switching element S 4 is turned on.
In this case, already switching element S in the time t 3
Since 1 is on, at time t 3 , DC power supply E,
Switching element S 1 , inductor L 1 , capacitor C
2 and the load Z, in the path of the switching element S 4, the load current Ru flows.
【００３４】時刻ｔ4 では、スイッチング素子Ｓ1 がオ
フとなり、上記経路での負荷電流の供給が停止される。
このとき、同時にスイッチング素子Ｓ2 に制御回路１か
らオンとする制御信号Ｖ2 が印加され、共振回路に蓄積
されたエネルギによって、インダクタＬ1 、コンデンサ
Ｃ2 及び負荷Ｚ、スイッチング素子Ｓ4 、スイッチング
素子Ｓ2 の寄生ダイオードの経路で電流が流れる。At time t 4 , the switching element S 1 is turned off, and the supply of the load current through the above path is stopped.
At this time, a control signal V 2 for turning on the switching element S 2 from the control circuit 1 is simultaneously applied, and the energy accumulated in the resonance circuit causes the inductor L 1 , the capacitor C 2 and the load Z, the switching element S 4 , current flows through a path of the parasitic diode of the element S 2.
【００３５】時刻ｔ5 では、スイッチング素子Ｓ4 がオ
フとなると共に、図３（ｃ）に示すようにスイッチング
素子Ｓ3 をオンとする制御回路１のハイレベルの制御信
号Ｖ3 が与えられる。このとき、共振回路にエネルギが
残っている場合には、インダクタＬ1 、コンデンサＣ2
及び放電灯Ｚ、スイッチング素子Ｓ3 の寄生ダイオー
ド、直流電源Ｅ、スイッチング素子Ｓ2 の寄生ダイオー
ドの経路で、電流が流れる。そして、共振回路の電流が
ゼロとなった後、直流電源Ｅ、スイッチング素子Ｓ3 、
コンデンサＣ2 及び負荷Ｚ、インダクタＬ1 、スイッチ
ング素子Ｓ2 の経路で、負荷電流が流れる。[0035] At time t 5, the switching element S 4 are together turned off, the control signal V 3 of the high level of the control circuit 1 for turning on the switching element S 3 as shown in FIG. 3 (c) is given. At this time, if energy remains in the resonance circuit , the inductor L 1 and the capacitor C 2
And the discharge lamp Z, the parasitic diode of the switching element S 3, the DC power source E, a route of the parasitic diode of the switching element S 2, current flows. And the current of the resonance circuit
After reaching zero, DC power supply E, switching element S 3 ,
Capacitor C 2 and the load Z, inductor L 1, a path of the switching element S 2, the load current Ru flows.
【００３６】上記一連の動作を繰り返すことにより、直
流電源Ｅの出力である直流電圧を交流電圧に変換して、
交流電圧が負荷回路に供給される。このインバータ装置
では、対角位置のスイッチング素子Ｓ1 ，Ｓ4 及びスイ
ッチング素子Ｓ2 ，Ｓ3 の同時オン期間が、図２に示す
ように一致している場合よりも短くなり、従って負荷Ｚ
に供給される電力が低減される。なお、インバータ装置
のスイッチング周波数を共振回路の共振周波数よりも高
い範囲で最も低く設定しておく。[0036] By repeating the above SL series of operations, it converts the DC voltage which is an output of the DC power source E into an AC voltage,
An AC voltage is supplied to the load circuit. In this inverter device, the simultaneous on-periods of the switching elements S 1 and S 4 and the switching elements S 2 and S 3 at the diagonal positions are shorter than in the case where they coincide as shown in FIG.
Is reduced. The switching frequency of the inverter device is higher than the resonance frequency of the resonance circuit.
Set the lowest in the range .
【００３７】つまり、このインバータ装置では、スイッ
チング素子Ｓ1 ，Ｓ2 のオン，オフのタイミングに対し
て、スイッチング素子Ｓ3 ，Ｓ4 のオン，オフの位相を
変化させることにより、スイッチング素子Ｓ1 ，Ｓ4 及
びスイッチング素子Ｓ2 ，Ｓ3 が同時にオンする時間を
変化させ、スイッチング素子Ｓ1 〜Ｓ4 のスイッチング
周波数を変化させずに、負荷回路に供給される電力を変
化させることができるのである。このため、交流電源Ａ
Ｃへの高周波出力の漏れを防止するフィルタ（図示せ
ず）の設計が容易となる。また、負荷Ｚが放電灯である
場合に、放電灯の発する光の周波数が変化し、赤外線リ
モコンなどの他の機器に悪影響を及ぼすということがな
い。さらに、放電灯がＨＩＤランプである場合、出力の
周波数変化によって音響的共鳴現象を起こす恐れも少な
くできる。[0037] That is, in the inverter device, the on-switching element S 1, S 2, with respect to the timing of the off-on of the switching element S 3, S 4, by <br/> changes the phase of off, The time during which the switching elements S 1 and S 4 and the switching elements S 2 and S 3 are simultaneously turned on is changed, and the power supplied to the load circuit is changed without changing the switching frequency of the switching elements S 1 to S 4 . You can do it. Therefore, the AC power source A
This facilitates the design of a filter (not shown) for preventing the leakage of the high-frequency output to C. Further, when the load Z is a discharge lamp, the frequency of the light emitted from the discharge lamp does not change and does not adversely affect other devices such as an infrared remote controller. Further, when the discharge lamp is an HID lamp, the possibility that an acoustic resonance phenomenon is caused by a change in the output frequency can be reduced.
【００３８】なお、上述の説明はスイッチング素子
Ｓ1 ，Ｓ3 のスイッチング位相に対してスイッチング素
子Ｓ2 ，Ｓ4 のスイッチング位相を遅らせた場合につい
て説明したが、逆に進ませても、同様に負荷回路に供給
される電力を変化させることができる。しかし、上記イ
ンバータ装置で負荷Ｚが放電灯であり、低温時に放電灯
への供給電力を小さくしぼった場合に、放電灯が立消え
を起こし、放電灯の調光制御範囲が狭くなるという問題
がある。In the above description, the switching phase of the switching elements S 2 and S 4 is delayed with respect to the switching phase of the switching elements S 1 and S 3. The power supplied to the load circuit can be changed. However, when the load Z is a discharge lamp in the above inverter device and the power supplied to the discharge lamp is reduced at a low temperature, the discharge lamp goes out and the dimming control range of the discharge lamp is narrowed. .
【００３９】そこで、本実施例ではこの点を改善するた
めに、図４に示すように、夫々のスイッチング素子
Ｓ1 ，Ｓ2 のオン期間の比率、つまりはオンデューティ
を異ならせてある。なお、スイッチング素子Ｓ1 ，Ｓ2
は相反させてオン，オフさせるようにしてある。また、
スイッチング素子Ｓ3 ，Ｓ4 のオン期間の比率は同じに
なっている。Therefore, in this embodiment, in order to improve this point, as shown in FIG. 4, the ratio of the ON periods of the respective switching elements S 1 and S 2 , that is, the ON duty is made different. The switching elements S 1 and S 2
Are turned on and off contrary to each other. Also,
The ratio of the ON periods of the switching elements S 3 and S 4 is the same.
【００４０】時刻ｔ0 の前の期間では、スイッチング素
子Ｓ1 ，Ｓ4 が共にオンであることにより、直流電源
Ｅ、スイッチング素子Ｓ1 、インダクタＬ1 、コンデン
サＣ2及び負荷Ｚ、スイッチング素子Ｓ4 の経路で、負
荷電流が流される。時刻ｔ0 では、スイッチング素子Ｓ
4 がオフとなり、これにより上記経路での負荷電流の供
給は停止される。この時刻ｔ0 では、スイッチング素子
Ｓ3 に制御回路１でハイレベルの制御信号Ｖ3 が与えら
れるので、上記説明から明らかなように、共振回路に蓄
積されたエネルギによって、インダクタＬ1 、コンデン
サＣ2 及び負荷Ｚ、スイッチング素子Ｓ3 の寄生ダイオ
ード、スイッチング素子Ｓ1の経路で電流が流れる。In the period before the time t 0 , the switching elements S 1 and S 4 are both on, so that the DC power source E, the switching element S 1 , the inductor L 1 , the capacitor C 2 and the load Z, and the switching element S The load current flows through the route 4 . At time t 0 , the switching element S
4 is turned off, thereby stopping the supply of the load current through the above path. At this time t 0 , a high-level control signal V 3 is applied to the switching element S 3 by the control circuit 1, and as is apparent from the above description, the energy accumulated in the resonance circuit causes the inductor L 1 and the capacitor C 3. 2 and the load Z, the parasitic diode of the switching element S 3, a current flows through a path of the switching element S 1.
【００４１】時刻ｔ1 では、スイッチング素子Ｓ1 がオ
フとなることにより、上記経路での電流が停止され、ス
イッチング素子Ｓ1 のオフと同時にスイッチング素子Ｓ
2 に制御回路１でハイレベルの制御信号Ｖ2 が与えられ
るので、共振回路に蓄積されたエネルギによって、イン
ダクタＬ1 、コンデンサＣ2 及び負荷Ｚ、スイッチング
素子Ｓ3 の寄生ダイオード、直流電源Ｅ、スイッチング
素子Ｓ2 の寄生ダイオード経路で電流が流れる。そし
て、共振回路の電流がゼロとなった時点で、直流電源
Ｅ、スイッチング素子Ｓ3 、コンデンサＣ2 及び負荷
Ｚ，インダクタＬ1 、スイッチング素子Ｓ2 の経路で、
負荷電流が流される。At time t 1 , the switching element S 1 is turned off, so that the current in the above path is stopped, and the switching element S 1 is turned off simultaneously with the switching element S 1 being turned off.
Since second control signal V 2 is supplied with a high-level control circuit 1, the energy stored in the resonant circuit, the inductor L 1, a capacitor C 2 and the load Z, the parasitic diode of the switching element S 3, the DC power source E, current flows in the parasitic diode path of the switching element S 2. Then, when the current in the resonance circuit becomes zero, the path of the DC power supply E, the switching element S 3 , the capacitor C 2 and the load Z, the inductor L 1 , and the switching element S 2
Load current is applied.
【００４２】時刻ｔ2 で、スイッチング素子Ｓ2 ，Ｓ3
がオフになり、上記経路での負荷電流の供給は停止され
る。それと同時に、スイッチング素子Ｓ1 ，Ｓ4 をオン
とする制御信号Ｖ1 ，Ｖ2 が与えられるので、共振回路
に蓄積されたエネルギによって、スイッチング素子Ｓ1
の寄生ダイオード、直流電源Ｅ、スイッチング素子Ｓ4
の寄生ダイオード、コンデンサＣ2 及び負荷Ｚの経路で
電流が流れる。そして、共振回路の電流がゼロになった
時点から、直流電源Ｅ、スイッチング素子Ｓ1、インダ
クタＬ1 、コンデンサＣ2 及び負荷Ｚ、スイッチング素
子Ｓ4 の経路で、負荷電流が流れる。At time t 2 , switching elements S 2 , S 3
Is turned off, and the supply of the load current through the above path is stopped. At the same time, the control signal V 1, V 2 to turn on the switching element S 1, S 4 are given, by the energy stored in the resonant circuit <br/>, the switching element S 1
Parasitic diode, DC power supply E, switching element S 4
In the path of the parasitic diode, capacitor C 2 and load Z
Electric current flows . And the current of the resonance circuit became zero
From the time, the DC power source E, the switching element S 1, inductor L 1, a capacitor C 2 and the load Z, in the path of the switching element S 4, the load current Ru flows.
【００４３】時刻ｔ3 では、スイッチング素子Ｓ4 のオ
フにより、上記経路での負荷電流が停止され、この時点
で共振回路のエネルギによって、時刻ｔ0 で説明したよ
うにスイッチング素子Ｓ3 の寄生ダイオードを介して電
流が流れる。ここで、スイッチング素子Ｓ1 ，Ｓ2 のオ
ン期間の比率を異ならせてあるので、図４（ｅ）に示す
ようにスイッチング素子Ｓ1 ，Ｓ4 が同時にオンする期
間の方が、スイッチング素子Ｓ2 ，Ｓ3 が同時にオンす
る期間よりも長くなる。このため、スイッチング素子Ｓ
1 ，Ｓ4 が同時にオンする期間と、スイッチング素子Ｓ
2 ，Ｓ3 が同時にオンする期間とで、負荷回路に負荷電
流が流れる時間が変化し、共振回路に蓄積されるエネル
ギが異なってくる。そして、本実施例のようにスイッチ
ング素子Ｓ1 のオン期間よりもスイッチング素子Ｓ2 の
オン期間が短いと、スイッチング素子Ｓ1 ，Ｓ4 の同時
オン時に共振回路に供給されるエネルギが増加し、この
エネルギに伴う直流成分が負荷回路に印加されることに
なる。[0043] At time t 3, by turning off the switching element S 4, the load current of the above path is stopped, by the energy of the resonance circuit at this point, the parasitic switching element S 3 as described at time t 0 Power through the diode
The current flows . Since are at different ratio of on-period switching device S 1, S 2, found the following period for turning on the switching element S 1, S 4 simultaneously as shown in FIG. 4 (e), the switching element S 2, S 3 is longer than the period to turn on at the same time. Therefore, the switching element S
1 and S 4 are simultaneously turned on and the switching element S
In a period 2, S 3 are turned on at the same time, the time the load current Ru into the load circuit changes, varies the energy accumulated in the resonant circuit. When the ON period of the switching element S 2 than the ON period of the switching element S 1 as in this embodiment is short, the energy supplied to the resonant circuit during simultaneous ON of the switching element S 1, S 4 increases, A DC component accompanying this energy is applied to the load circuit.
【００４４】図５は、スイッチング素子Ｓ1 のオン期間
よりもスイッチング素子Ｓ2 のオン期間を短くすると共
に、図３で説明した方法、つまりはスイッチング素子Ｓ
1 ，Ｓ 2 のスイッチング位相に対してスイッチング素子
Ｓ 3 ，Ｓ4 のスイッチング位相を変化させることによ
り、スイッチング素子Ｓ1 ，Ｓ4 及びスイッチング素子
Ｓ2 ，Ｓ3 が同時にオンする時間を変化させ、負荷回路
に供給される電力を変化させ、負荷Ｚに供給される電力
を低減している。この場合の動作は、スイッチング素子
Ｓ1 ，Ｓ4 及びスイッチング素子Ｓ2 ，Ｓ3 が同時オン
する時間する時間が図４の場合よりもさらに短くなる点
を除いて同様に動作する。[0044] Figure 5 is a method with, as described in FIG. 3 to shorten the ON period of the switching element S 2 than the ON period of the switching element S 1, that is, the switching element S
Switching element for switching phase of 1 , S 2
By changing the switching phase of S 3 and S 4 , the time during which the switching elements S 1 and S 4 and the switching elements S 2 and S 3 are simultaneously turned on is changed, and the power supplied to the load circuit is changed. The power supplied to Z is reduced. The operation in this case operates similarly except that the time during which the switching elements S 1 and S 4 and the switching elements S 2 and S 3 are simultaneously turned on is shorter than that in the case of FIG.
【００４５】なお、図３の場合にはスイッチング素子Ｓ
1 ，Ｓ2 のオン，オフ位相よりもスイッチング素子
Ｓ 3 ，Ｓ 4 のオン，オフ位相を遅らせてあるが、図５の
場合にはスイッチング素子Ｓ1 ，Ｓ2 のオン，オフ位相
よりもスイッチング素子Ｓ 3 ，Ｓ4 のオン，オフ位相を
進ませてある点が異なるが、負荷Ｚに供給する電力を低
減させる働きは同じである。このようにすれば、スイッ
チング周波数を変化させる必要がなく、スイッチング周
波数を変化させることに伴う問題を生じない。さらに、
スイッチング素子Ｓ1 ，Ｓ4 の同時オンの期間とスイッ
チング素子Ｓ2 ，Ｓ3 の同時オンの期間との長さが異な
るため、負荷Ｚに直流成分が印加される。これにより、
負荷Ｚが放電灯であり、低温時に調光状態を深くした場
合に、上記直流成分が放電灯に印加されているので、交
流分が低下してもこの直流分で放電灯が点灯状態に保た
れ、放電灯が立消えを起こしにくくなり、移動縞による
ちらつきも低減する。従って、調光範囲を広くすること
が可能となり、安定な点灯が可能となる。In the case of FIG. 3, the switching element S
1, the on S 2, the switching element than off phase
Although the on and off phases of S 3 and S 4 are delayed, in the case of FIG. 5, the on and off phases of switching elements S 3 and S 4 are advanced more than the on and off phases of switching elements S 1 and S 2. However, the function of reducing the power supplied to the load Z is the same. In this way, there is no need to change the switching frequency, and there is no problem associated with changing the switching frequency. further,
Since the length of the simultaneous ON period of the switching elements S 1 and S 4 is different from the length of the simultaneous ON period of the switching elements S 2 and S 3 , a DC component is applied to the load Z. This allows
When the load Z is a discharge lamp and the dimming state is deepened at a low temperature, the DC component is applied to the discharge lamp. Therefore, even if the AC component decreases, the discharge lamp is maintained in the lighting state by the DC component. sauce, Ri discharge lamp is less likely to cause extinction, by the moving stripes
Flickering also that to reduce. Therefore, Ri Do can be wider dimming range, that Do allow stable lighting.
【００４６】図６は図４の場合とは逆に、スイッチング
素子Ｓ1 のオン期間をスイッチング素子Ｓ2 のオン期間
よりも短くし、スイッチング素子Ｓ1 ，Ｓ2 のオン，オ
フ位相よりもスイッチング素子Ｓ3 ，Ｓ4 のオン，オフ
位相を遅らせた場合を示す。この場合には図６から明ら
かなように、スイッチング素子Ｓ1 ，Ｓ4 の同時オンの
期間よりもスイッチング素子Ｓ2 ，Ｓ3 の同時オンの期
間が長くなる。このため、インダクタＬ1 には上述の場
合とは逆極性の直流成分が蓄えられることになる。但
し、このように極性が異なっても、放電灯が立消えを起
こしにくくする効果は同様に得ることができる。なお、
この場合においてスイッチング素子Ｓ1，Ｓ2 のオン，
オフ位相に対して、スイッチング素子Ｓ3 ，Ｓ4 のオ
ン，オフ位相をさらに遅らせれ、負荷Ｚに供給される電
力を低減した場合を図７に示す。また、図８に示すよう
に、図２の場合と同様にスイッチング素子Ｓ1 のオン期
間をスイッチング素子Ｓ2 のオン期間よりも長くし、ス
イッチング素子Ｓ1 ，Ｓ2のオン，オフ位相よりもスイ
ッチング素子Ｓ 3 ，Ｓ 4 のオン，オフ位相を遅らせた場
合を示す。詳細な説明は省略するが、この場合にも上述
の場合と同様の効果を得ることができる。[0046] Figure 6 is contrary to the case of FIG. 4, the switching ON period of the switching element S 1 and shorter than the on period of the switching element S 2, the on-switching element S 1, S 2, than off phase This shows a case where the on / off phases of the elements S 3 and S 4 are delayed. In this case, as is clear from FIG. 6, the simultaneous ON period of the switching elements S 2 and S 3 is longer than the simultaneous ON period of the switching elements S 1 and S 4 . Therefore, the inductor L 1 so that the DC component of the opposite polarity is stored in the case of the above. However, even if the polarities are different as described above, the effect of making the discharge lamp hardly go out can be obtained similarly. In addition,
In this case, the switching elements S 1 and S 2 are turned on,
FIG. 7 shows a case where the ON and OFF phases of the switching elements S 3 and S 4 are further delayed with respect to the OFF phase, and the power supplied to the load Z is reduced. Further, as shown in FIG. 8, similarly on period of the switching element S 1 and the case of FIG. 2 longer than the ON period of the switching element S 2, the on-switching element S 1, S 2, than off phase This shows a case where the ON and OFF phases of the switching elements S 3 and S 4 are delayed. Although detailed description is omitted, the same effect as in the above case can be obtained in this case.
【００４７】さらに、図９に示すように、スイッチング
素子Ｓ3 ，Ｓ4 のオン期間の比率を変化させても同様の
効果を得ることができることは言うまでもない。ところ
で、上述の場合には共振回路のエネルギの蓄積状態をア
ンバランスとして、放電灯に直流成分を印加するように
していたが、上記の場合には放電灯に印加される直流成
分が略一定になっていた。上記放電灯が立ち消えを起こ
し易くなるのは、深く調光されたときであるので、深く
調光されたとき、つまりは放電灯に供給される電力が少
なくなるのに伴って、放電灯に印加する直流電圧を増加
させることが好ましい。Further, as shown in FIG. 9, it is needless to say that the same effect can be obtained by changing the ratio of the ON periods of the switching elements S 3 and S 4 . By the way, in the above case, the DC component is applied to the discharge lamp with the energy accumulation state of the resonance circuit being unbalanced, but in the above case, the DC component applied to the discharge lamp is substantially constant. Had become. Since the discharge lamp is more likely to extinguish when the light is deeply dimmed, when the light is deeply dimmed, that is, as the power supplied to the discharge lamp decreases, the discharge lamp is applied to the discharge lamp. It is preferable to increase the applied DC voltage.
【００４８】この場合、放電灯に供給される電力が少な
くなるのは、スイッチング素子Ｓ1，Ｓ2 のオン，オフ
位相に対して、スイッチング素子Ｓ3 ，Ｓ4 のオン，オ
フ位相の変化が大きくなるときである。そこで、スイッ
チング素子Ｓ1 ，Ｓ2 のオン，オフ位相に対して、スイ
ッチング素子Ｓ3 ，Ｓ4 のオン，オフ位相の変化が大き
くなることに伴って、スイッチング素子Ｓ1 ，Ｓ2 のオ
ン期間の比率を大きく変化させれば、放電灯に供給され
る電力が少なくなるのに伴って、放電灯に印加する直流
電圧を増加させることができる。In this case, the power supplied to the discharge lamp is reduced because the on / off phase of the switching elements S 3 and S 4 changes with respect to the on / off phase of the switching elements S 1 and S 2. It's time to get bigger. Therefore, the on-switching element S 1, S 2, with respect to off-phase, on the switching element S 3, S 4, with that change in off-phase increases, the ON period of the switching element S 1, S 2 If the ratio is greatly changed, the DC voltage applied to the discharge lamp can be increased as the power supplied to the discharge lamp decreases.
【００４９】具体的には、図２、図５及び図１０のよう
にスイッチング素子Ｓ1 ，Ｓ2 のオン，オフ位相に対し
て、スイッチング素子Ｓ3 ，Ｓ4 のオン，オフ位相の変
化が大きくなることに伴って、スイッチング素子Ｓ1 ，
Ｓ2 のオン期間の比率を大きく変化させればよい。つま
り、図４の動作状態に対して、図５は放電灯に供給され
る電力を低下させた場合と見ることができ、図１０はさ
らに放電灯に供給される電力を低下させた場合と見るこ
とができる。これらの図から明らかなように、、スイッ
チング素子Ｓ1 ，Ｓ2 のオン期間の比率が大きく変化す
ることにより、共振回路のエネルギの蓄積状態をアンバ
ランスな状態がさらに大きくなっており、従って放電灯
に印加される直流電圧が増加している。More specifically, as shown in FIGS. 2, 5 and 10, the on / off phase of the switching elements S 3 and S 4 changes with respect to the on / off phase of the switching elements S 1 and S 2. With the increase, the switching elements S 1 ,
The ratio of the ON period S 2 increases may be changed. That is, with respect to the operation state of FIG. 4, FIG. 5 can be regarded as a case where the power supplied to the discharge lamp is reduced, and FIG. 10 is regarded as a case where the power supplied to the discharge lamp is further reduced. be able to. As is apparent from these figures, as the ratio of the ON periods of the switching elements S 1 and S 2 greatly changes, the state of the energy accumulation in the resonance circuit becomes more unbalanced, and thus the discharge state is increased. The DC voltage applied to the lamp is increasing.
【００５０】（実施例２）以上の実施例では概念的な説
明を行ったが、本実施例では図１１に示すように負荷Ｚ
が放電灯Ｌａである場合の具体例を示す。なお、本実施
例は、図１２及び図１３に示すようにスイッチング素子
Ｓ1 ，Ｓ2 のオン期間の比率を変化させ、且つスイッチ
ング素子Ｓ1 ，Ｓ2 のオン，オフ位相に対してスイッチ
ング素子Ｓ 3 ，Ｓ4 のオン，オフ位相を進ませたもの
で、図１３が放電灯Ｌａへの供給電力を低下させた場合
を示す。本実施例の動作は上述した実施例の場合と同様
であるので、詳細な説明は省略する。(Embodiment 2) In the above embodiment, a conceptual explanation
In this embodiment, the load Z was changed as shown in FIG.
Shows a specific example in which is a discharge lamp La. This implementation
Examples are switching elements as shown in FIGS.
S1, STwoSwitch the ratio of the ON period of the
Element S1, STwoSwitch for ON / OFF phase
Element S Three, SFourWith advanced on / off phase
FIG. 13 shows a case where the power supplied to the discharge lamp La is reduced.
Is shown. The operation of this embodiment is the same as that of the above-described embodiment.
Therefore, detailed description is omitted.
【００５１】ここで、インダクタＬ1 に流れる電流ＩL1
は、図１２（ｊ）及び図１３（ｊ）に示すように、スイ
ッチング素子Ｓ1 ，Ｓ2 のオン期間の比率を変化させる
ことにより、正の波高値ＩL1P が、負の波高値ＩL1N よ
りも高くなり、これにより図１２（ｋ）及び図１３
（ｋ）に示すように、ランプ電流ＩLaの波高値Ｉ
LaP が、負の波高値ＩLaN よりも高くなり、放電灯Ｌａ
に直流を重畳した形で、放電灯Ｌａに供給する電力を減
少させることができることを示す。Here, the current I L1 flowing through the inductor L 1
As shown in FIG. 12 (j) and FIG. 13 (j), the positive peak value I L1P is changed to the negative peak value I L1N by changing the ratio of the ON periods of the switching elements S 1 and S 2. 12 (k) and FIG.
As shown in (k), the peak value I of the lamp current I La
LaP becomes higher than the negative peak value I LaN and the discharge lamp La
Shows that the power supplied to the discharge lamp La can be reduced in a form in which a direct current is superimposed.
【００５２】図１４に上記インバータ装置における制御
回路１の具体回路を示す。この制御回路１は、基本周波
数の矩形波信号を発生する発振回路２と、この発振回路
２の出力に応じてスイッチング素子Ｓ1 ，Ｓ2 を駆動す
る駆動回路３，４と、発振回路２の出力を一定時間遅延
させた信号を作成する遅延回路５と、この遅延回路５の
出力に応じてスイッチング素子Ｓ3 ，Ｓ4 を駆動する駆
動回路６，７とで構成してある。FIG. 14 shows a specific circuit of the control circuit 1 in the inverter device. The control circuit 1 includes an oscillating circuit 2 that generates a square wave signal having a fundamental frequency, driving circuits 3 and 4 that drive switching elements S 1 and S 2 according to the output of the oscillating circuit 2, It comprises a delay circuit 5 for producing a signal whose output is delayed for a fixed time, and drive circuits 6 and 7 for driving the switching elements S 3 and S 4 according to the output of the delay circuit 5.
【００５３】発振回路２は、タイマＩＣ２ａと、このタ
イマＩＣ２ａの外付け抵抗Ｒ11、可変抵抗ＶＲ11，ＶＲ
12、ダイオードＤ11，Ｄ12及びコンデンサＣ11で構成さ
れ、図１５（ａ）の矩形波信号を発生する。ここで、可
変抵抗ＶＲ11，ＶＲ12の調整により、矩形波信号のハイ
レベル期間とローレベル期間との比率を可変できるよう
になっている。The oscillation circuit 2 includes a timer IC 2a, an external resistor R 11 , variable resistors VR 11 and VR of the timer IC 2a.
12, is composed of a diode D 11, D 12 and capacitor C 11, generates a rectangular wave signal of FIG. 15 (a). Here, by adjusting the variable resistor VR 11, VR 12, which is the ratio between the high-level period and the low level period of the square wave signal can be variably.
【００５４】スイッチング素子Ｓ1 を駆動する駆動回路
３は、スイッチング素子Ｓ2 と同時オンして直流電源Ｅ
間を短絡することを防止するデッドオフ期間を発振回路
２の出力Ｖａに設定するデッドオフ回路３１と、このデ
ッド回路３１の出力をレベルシフトしてスイッチング素
子Ｓ1 に与えるレベルシフト回路３２とで構成してあ
る。The drive circuit 3 for driving the switching element S 1 is turned on simultaneously with the switching element S 2 to turn on the DC power supply E.
A dead-off circuit 31 to set the dead-off time in the output Va of the oscillation circuit 2 to prevent shorting between, constituted by a level shift circuit 32 to be supplied to the switching elements S 1 to level shift the output of the dead circuit 31 It is.
【００５５】ところで、上述の場合には説明しなかった
が、直流電源Ｅに対して直列に接続されたスイッチング
素子Ｓ1 ，Ｓ2 及びスイッチング素子Ｓ3 ，Ｓ4 が同時
にオンすると、電源短絡状態になるため、それを防止す
るためにスイッチング素子Ｓ 1 ，Ｓ2 あるいはスイッチ
ング素子Ｓ3 ，Ｓ4 がオン，オフに切り換わる時点に
は、スイッチング素子Ｓ1 ，Ｓ2 あるいはスイッチング
素子Ｓ3 ，Ｓ4 が共にオフとなるいわゆるデットオフ期
間が設けられる。By the way, no explanation was given in the above case.
Is connected in series with the DC power source E
Element S1, STwoAnd switching element SThree, SFourBut at the same time
When the power is turned on, the power supply is short-circuited.
Switching element S 1, STwoOr switch
Element SThree, SFourAt which point switches on and off
Is the switching element S1, STwoOr switching
Element SThree, SFourSo-called dead-off period when both are off
An interval is provided.
【００５６】デッドオフ回路３１は、可変抵抗ＶＲ13〜
ＶＲ15、ダイオードＤ13，Ｄ14、コンデンサＣ12及びバ
ッファアンプＢ1 で構成してある。つまり、可変抵抗Ｖ
Ｒ13，ＶＲ14とコンデンサＣ12の時定数で決まる時間
（図１５におけるｔ0 −ｔ1 の期間）だけ、発振回路２
の出力Ｖａの立上りを遅らせた図１５（ｃ）の信号を作
る。The dead-off circuit 31 includes variable resistances VR 13 to VR 13 .
VR 15 , diodes D 13 and D 14 , capacitor C 12 and buffer amplifier B 1 . That is, the variable resistance V
R 13, VR 14 and time determined by the time constant of the capacitor C 12 only (period t 0 -t 1 in FIG. 15), the oscillation circuit 2
Create a signal of Figure 15 obtained by delaying the rise of the output Va of (c)
You .
【００５７】レベルシフト回路３２は、トランジスタＱ
11〜Ｑ14からなるカレントミラー回路ＣＭ3 と、バッフ
ァアンプＢ2 と、直流電源Ｅの電圧を定電圧化するツェ
ナダイオードＺＤ1 及びコンデンサＣ18からなる定電圧
回路３３とで構成してある。このレベルシフト回路３２
では、カレントミラー回路ＣＭ3 でデッドオフ回路３１
の出力を電流に代えて、異なる電位で動作するバッファ
アンプＢ2 に信号を伝達し、バッファアンプＢ2 の出力
を制御信号Ｖ1 としてスイッチング素子Ｓ1 に与える。The level shift circuit 32 includes a transistor Q
A current mirror circuit CM 3 consisting of 11 to Q 14, a buffer amplifier B 2, are the voltage of the DC power source E is composed of a Zener diode ZD 1 and the constant voltage circuit 33 comprising a capacitor C 18 to constant voltage. This level shift circuit 32
Now, the dead-off circuit 31 in the current mirror circuit CM 3
Instead the output of the current, to transmit a signal to the buffer amplifier B 2 to operate at different potentials, giving the switching element S 1 of the output of the buffer amplifier B 2 as the control signal V 1.
【００５８】スイッチング素子Ｓ2 の駆動回路４は、ス
イッチング素子Ｓ2 と同時オンして直流電源Ｅ間を短絡
することを防止するデッドオフ期間を発振回路２の出力
Ｖａから設定するデッドオフ回路４１で構成してある。
つまり、スイッチング素子Ｓ2 の動作基準電位は制御回
路１の基準電位と一致しているので、レベルシフト回路
は必要ない。The driving circuit 4 of the switching element S 2 is constituted by a dead-off circuit 41 to set the dead-off time to prevent short-circuiting between the DC power source E and simultaneous ON and the switching element S 2 from the output Va of the oscillation circuit 2 I have.
That is, since the operation reference potential of the switching element S 2 is consistent with the reference potential of the control circuit 1, the level shift circuit is not necessary.
【００５９】上記デッドオフ回路４１は、インバータゲ
ートＩ1 、可変抵抗ＶＲ16〜ＶＲ18、ダイオードＤ15，
Ｄ16、コンデンサＣ13及びバッファアンプＢ3 で構成し
てある。このデッドオフ回路４１では、インバータゲー
トＩ1 で発振回路２の出力Ｖａを反転し（その反転出力
Ｖｂを図１５（ｂ）に示す）、可変抵抗ＶＲ16，ＶＲ 17
とコンデンサＣ13の時定数で決まる時間（図１５のｔ4
−ｔ5 で示す期間）だけ、発振回路２の出力Ｖａの立上
りを遅らせた図１５（ｄ）の信号を作成する。The dead-off circuit 41 includes an inverter gate.
I1, Variable resistor VR16~ VR18, Diode DFifteen,
D16, Capacitor C13And buffer amplifier BThreeComposed of
It is. In this dead-off circuit 41, the inverter gate
I1To invert the output Va of the oscillation circuit 2 (the inverted output
Vb is shown in FIG. 15B), the variable resistor VR16, VR 17
And capacitor C13Time (t in FIG. 15)Four
-TFiveRise of the output Va of the oscillation circuit 2 only during the period indicated by
The signal shown in FIG.
【００６０】遅延回路５は、発振回路２の出力Ｖａを遅
延する時間を設定する遅延時間設定部５１と、この遅延
時間設定回路５１の遅延時間に応じて発振回路２の出力
Ｖａを全体的に遅延させた信号を作成する遅延信号作成
部５２とで構成してある。遅延時間設定部５１は、可変
抵抗ＶＲ19，ＶＲ20、ダイオードＤ17、コンデンサ
Ｃ14、インバータゲートＩ3 ，Ｉ4 とで構成し、可変抵
抗ＶＲ19とコンデンサＣ14の時定数で決まる時間（例え
ば、図１５のｔ0 −ｔ2 で示す期間）が、発振回路２の
出力Ｖａを遅延する時間となる。さらに詳しくは、発振
回路２の出力Ｖａの立上りから図１５（ｅ）に示すよう
にコンデンサＣ14の充電が開始され、コンデンサＣ14の
両端電圧がインバータゲートＩ3 のスレッショルド電圧
に達したとき、インバータゲートＩ3 の出力Ｖｄは図１
５（ｆ）のようになる。The delay circuit 5 includes a delay time setting section 51 for setting a time for delaying the output Va of the oscillation circuit 2, and the output Va of the oscillation circuit 2 as a whole according to the delay time of the delay time setting circuit 51. And a delay signal creation unit 52 for creating a delayed signal. The delay time setting section 51 includes variable resistors VR 19 and VR 20 , a diode D 17 , a capacitor C 14 , and inverter gates I 3 and I 4, and a time determined by the time constant of the variable resistor VR 19 and the capacitor C 14 ( For example, a period indicated by t 0 -t 2 in FIG. 15 is a time for delaying the output Va of the oscillation circuit 2. More particularly, the charging of the capacitor C 14 as shown in FIG. 15 (e) is started from the rise of the output Va of the oscillation circuit 2, when the voltage across the capacitor C 14 reaches a threshold voltage of the inverter gate I 3, the output Vd of the inverter gate I 3 Figure 1
5 (f).
【００６１】遅延信号作成部５２は、遅延時間設定部５
１のインバータゲートＩ3 の出力Ｖｄと発振回路２の出
力ＶａとのアンドをとるアンドゲートＡＮＤ1 と、遅延
時間を得るためのコンデンサＣ15と、アンドゲートＡＮ
Ｄ1 の出力ＶｇでコンデンサＣ15を充電するカレントミ
ラー回路ＣＭ1 と、コンデンサＣ15の両端電圧を所定電
圧と比較するコンパレータＣＰ1 と、発振回路２の出力
Ｖａを反転するインバータゲートＩ2 と、インバータゲ
ートＩ2 の出力ＶｆとコンパレータＣＰ1 の出力Ｖｉと
のアンドをとるアンドゲートＡＮＤ2 と、アンドゲート
ＡＮＤ2 の出力Ｖｊと遅延時間設定部５１の出力Ｖｅと
のオアをとるオアゲートＯＲ1 と、オアゲートＯＲ1 の
出力ＶｋとインバータゲートＩ2 の出力Ｖｆとのアンド
をとるアンドゲートＡＮＤ3 と、アンドゲートＡＮＤ3
の出力Ｖｌに応じてコンデンサＣ 15の放電を行うカレン
トミラー回路ＣＭ2 とで構成してある。The delay signal creation section 52 includes a delay time setting section 5
1 inverter gate IThreeOutput Vd and output of the oscillation circuit 2
AND gate AND to AND with force Va1And the delay
Capacitor C to get timeFifteenAnd AND gate AN
D1The output Vg of the capacitor CFifteenCharge the current
Color circuit CM1And the capacitor CFifteenVoltage across the
Comparator CP to compare with pressure1And the output of the oscillation circuit 2
Inverter gate I for inverting VaTwoAnd the inverter
ITwoOutput Vf and comparator CP1Output Vi
AND gate ANDTwoAnd the gate
ANDTwoAnd the output Vj of the delay time setting unit 51
OR gate that takes OR1And OR gate OR1of
Output Vk and inverter gate ITwoAND with output Vf
AND gate ANDThreeAnd AND gate ANDThree
Capacitor C according to the output Vl of the FifteenKaren discharges electricity
Tomirror circuit CMTwoIt consists of
【００６２】以下、この遅延信号作成部５２の動作を説
明する。アンドゲートＡＮＤ1 で、図１５（ｆ）に示す
遅延時間設定部５１のインバータゲートＩ3 の出力Ｖｄ
と、発振回路２の出力Ｖａとのアンドをとると、このア
ンドゲートＡＮＤ1 の出力Ｖｇは、図１５（ｉ）に示す
ように、遅延時間設定部５１で設定した遅延時間に相当
する期間ハイレベルとなる。このアンドゲートＡＮＤ1
の出力Ｖｇがハイレベルである期間、図１５（ｊ）に示
すようにコンデンサＣ15がカレントミラー回路ＣＭ1 で
充電される。ここで、コンパレータＣＰ1 の基準電圧は
ほぼ０Ｖに設定してあるので、その出力Ｖｉは図１５
（ｋ）に示すようにハイレベルに保たれる。The operation of the delay signal generator 52 will be described below. The AND gates the AND 1, the output Vd of the inverter gate I 3 of the delay time setting unit 51 shown in FIG. 15 (f)
If, taking the AND of the output Va of the oscillation circuit 2, the output Vg of the AND gates the AND 1, as shown in FIG. 15 (i), period high corresponding to the delay time set by the delay time setting unit 51 Level. This AND gate AND 1
Period output Vg of a high level, the capacitor C 15, as shown in FIG. 15 (j) is charged by a current mirror circuit CM 1. Here, since the reference voltage of the comparator CP 1 is set at approximately 0V, the output Vi is 15
It is kept at a high level as shown in FIG.
【００６３】上述の動作時点では、図１５（ｈ）に示す
ようにインバータゲートＩ2 の出力Ｖｆはローレベルで
あるので、同図（ｌ）に示すようにアンドゲートＡＮＤ
2 の出力Ｖｊはローレベルとなっている。そして、上記
コンパレータＣＰ1 の出力はコンデンサＣ15が充電され
ている期間ハイレベルに保たれる。いま、図１５（ａ）
に示すように発振回路２の出力Ｖａがローレベルとなる
と、同図（ｈ）に示すようにインバータゲートＩ2 の出
力Ｖｆがハイレベルとなる。このため、同図（ｌ）に示
すようにアンドゲートＡＮＤ2 の出力Ｖｊがハイレベル
となる。これにより、遅延時間設定部５１のインバータ
ゲートＩ4 の出力Ｖｅがローレベルに立ち下がった後
も、オアゲートＯＲ1 の出力Ｖｋは図１５（ｍ）に示す
ようにハイレベルに保たれる。[0063] In the operation time described above, since the output Vf of the inverter gate I 2 as shown in FIG. 15 (h) is at a low level, the AND gate AND, as shown in FIG. (L)
The output Vj of 2 is at a low level. The output of the comparator CP 1 is maintained in a period high level capacitor C 15 is charged. Now, FIG.
When the output Va of the oscillation circuit 2 goes low as shown in FIG. 7 , the output Vf of the inverter gate I2 goes high as shown in FIG. Accordingly, the output Vj of the AND gates the AND 2 As shown in FIG. (L) becomes high level. Thus, even after the output Ve of the inverter gate I 4 of the delay time setting unit 51 has fallen to the low level, the output Vk of the OR gate OR 1 is kept at a high level as shown in FIG. 15 (m).
【００６４】このとき、アンドゲートＡＮＤ3 の出力Ｖ
ｌが図１５（ｎ）に示すようにハイレベルになることに
より、カレントミラー回路ＣＭ2 が動作し、コンデンサ
Ｃ15の放電が開始される。ここで、カレントミラー回路
ＣＭ2 と上記カレントミラー回路ＣＭ1 はミラー比が
１：１に設定してあるので、図１５（ｊ）に示すよう
に、遅延時間設定部５１で設定した遅延時間と同じ時間
後に、コンデンサＣ15が完全に放電される。At this time, the output V of the AND gate AND 3
l is by a high level as shown in FIG. 15 (n), operated by the current mirror circuit CM 2, the discharge of the capacitor C 15 is started. Here, the mirror ratio current mirror circuit CM 2 and the current mirror circuit CM 1 has 1: Since 1 is set, as shown in FIG. 15 (j), a delay time set by the delay time setting unit 51 after the same time, the capacitor C 15 is completely discharged.
【００６５】そして、コンデンサＣ15が完全に放電され
ると、コンパレータＣＰ1 の出力Ｖｉは図１５（ｋ）に
示すようにローレベルとなる。これにより、アンドゲー
トＡＮＤ2 の出力Ｖｊが図１５（ｌ）に示すようにロー
レベルとなり、オアゲートＯＲ1 の出力Ｖｋも同図
（ｍ）に示すようにローレベルとなる。そして、そのオ
アゲートＯＲ1 の出力ＶｋによりアンドゲートＡＮＤ3
の出力Ｖｌが図１５（ｎ）に示すようにローレベルにな
り、カレントミラー回路ＣＭ2 の動作が停止される。[0065] When the capacitor C 15 is completely discharged, the output Vi of the comparator CP 1 becomes low level, as shown in FIG. 15 (k). Accordingly, the output Vj of the AND gates the AND 2 becomes low level, as shown in FIG. 15 (l), a low level, as shown in the output Vk also drawing of the OR gate OR 1 (m). The AND gate AND 3 is output by the output Vk of the OR gate OR 1.
Output Vl of becomes a low level as shown in FIG. 15 (n), the operation of the current mirror circuit CM 2 is stopped.
【００６６】つまり、上記遅延信号作成部５２は、遅延
時間設定部５１で設定された時間と同じだけの時間、オ
アゲートＯＲ1 の出力Ｖｋの立下りを遅らせるために設
けてあり、遅延時間設定回路５１の遅延時間に応じて発
振回路２の出力Ｖａを全体的に遅延させた信号を作成し
ている。そして、この信号Ｖｋを基にして駆動回路６，
７がスイッチング素子Ｓ3 ，Ｓ 4 を駆動する。スイッチ
ング素子Ｓ3 の駆動回路６は、デッドオフ回路６１とレ
ベルシフト回路６２とで構成し、スイッチング素子Ｓ4
の駆動回路７は、デッドオフ回路７１で構成してある。In other words, the delay signal creation section 52
The same amount of time as the time set in the time setting
Agate OR1To delay the fall of the output Vk
Output according to the delay time of the delay time setting circuit 51.
A signal in which the output Va of the oscillation circuit 2 is totally delayed
ing. Then, based on the signal Vk, the driving circuits 6,
7 is the switching element SThree, S FourDrive. switch
Element SThreeThe driving circuit 6 of
And a switching element SFour
Is constituted by a dead-off circuit 71.
【００６７】デッドオフ回路６１は、インバータゲート
Ｉ5 、可変抵抗ＶＲ24〜ＶＲ26、ダイオードＤ20，
Ｄ21、コンデンサＣ17及びバッファアンプＢ5 で構成し
てあり、オアゲートＯＲ1 の出力の反転出力Ｖｍの立上
りを図１５のｔ 6 −ｔ 7 で示す期間遅延させて、デッド
オフ期間を設定する。また、レベルシフト回路６２は、
トランジスタＱ15〜Ｑ18からなるカレントミラー回路Ｃ
Ｍ4 と、バッファアンプＢ6 と、直流電源Ｅの電圧を定
電圧化するツェナダイオードＺＤ2 及びコンデンサＣ19
からなる定電圧回路６３とで構成してある。The dead-off circuit 61 includes an inverter gate I 5 , variable resistors VR 24 to VR 26 , a diode D 20 ,
D 21 , a capacitor C 17 and a buffer amplifier B 5. The rising edge of the inverted output Vm of the output of the OR gate OR 1 is delayed for a period shown by t 6 -t 7 in FIG. 15 to set a dead-off period. Further, the level shift circuit 62
A current mirror circuit C composed of the transistors Q 15 to Q 18
And M 4, the Zener diode ZD 2 and the capacitor C 19 in which the buffer amplifier B 6, a constant voltage the voltage of the DC power source E
And a constant voltage circuit 63 composed of
【００６８】デッドオフ回路７１は、可変抵抗ＶＲ21〜
ＶＲ23、ダイオードＤ18，Ｄ19、コンデンサＣ16及びバ
ッファアンプＢ4 で構成してあり、オアゲートＯＲ1 の
出力Ｖｋを反転した出力の立上りを図１５のｔ 2 −ｔ 3
で示す期間遅延させて、デッドオフ期間を設定する。こ
のようにすれば、スイッチング素子Ｓ1 ，Ｓ2 及びスイ
ッチング素子Ｓ3 ，Ｓ4 のオン，オフタイミングの位相
差としては、図１５における時刻ｔ1 −ｔ3として与え
られる。そして、スイッチング素子Ｓ1 ，Ｓ2 のオン期
間の比率を可変する場合には、例えば図１４における可
変抵抗ＶＲ15の抵抗値を大きくして、制御信号Ｖ1 の立
下り時点を遅らせると共に、可変抵抗ＶＲ17の抵抗値を
大きくして、制御信号Ｖ2 の立上り時点を遅らせるよう
にすればよい。[0068] dead-off circuit 71, a variable resistor VR 21 ~
It comprises VR 23 , diodes D 18 and D 19 , capacitor C 16 and buffer amplifier B 4. The rising of the inverted output Vk of the OR gate OR 1 is represented by t 2 -t 3 in FIG.
And a dead-off period is set. By doing so, the phase difference between the ON and OFF timings of the switching elements S 1 and S 2 and the switching elements S 3 and S 4 is given as time t 1 -t 3 in FIG. Then, the when varying the ratio of the ON period switching device S 1, S 2, for example by increasing the resistance value of the variable resistor VR 15 in FIG. 14, delaying the falling time of the control signal V 1, the variable by increasing the resistance value of the resistor VR 17, it is sufficient to delay the rise time of the control signal V 2.
【００６９】（実施例３）図１６で本発明のさらに他の
実施例の動作を説明する。なお、回路構成は図１と同じ
である。上述した各実施例の場合、スイッチング素子Ｓ
1 ，Ｓ2 のオン期間の比率を可変して直流分を負荷回路
に印加していたが、この場合にスイッチング素子Ｓ1 ，
Ｓ2 のオン期間の比率を変化させると、負荷Ｚへの供給
電力が大きいとき（放電灯の場合には例えば全点灯時）
にも、負荷Ｚに供給される電力がそれに応じて低下して
いた。そこで、この点を改善するため、本実施例では、
スイッチング素子Ｓ1 ，Ｓ2 のオン期間の比率を変えた
場合、それに応じてスイッチング周波数Ｓ3 ，Ｓ4 側の
オン期間の比率も変えるようにしてある。(Embodiment 3) The operation of still another embodiment of the present invention will be described with reference to FIG. The circuit configuration is the same as in FIG. In each of the above-described embodiments, the switching element S
The DC component is applied to the load circuit by changing the ratio of the ON periods of S 1 and S 2. In this case, the switching elements S 1 and S 2
Varying the ratio of the ON period S 2, when the supply power to the load Z is large (at the time when the discharge lamp is, for example, all on)
Also, the power supplied to the load Z has been reduced accordingly. Therefore, in order to improve this point, in this embodiment,
When the ratio of the ON periods of the switching elements S 1 and S 2 is changed, the ratio of the ON periods of the switching frequencies S 3 and S 4 is changed accordingly.
【００７０】例えば、図１６（ａ），（ｂ）に示すよう
に、スイッチング素子Ｓ1 のオン期間をスイッチング素
子Ｓ2 のオン期間よりも長くしたとき、同図（ｃ），
（ｄ）に示すようにスイッチング素子Ｓ4 のオン期間を
スイッチング素子Ｓ3 のオン期間よりも長くする。この
ようにすれば、スイッチング素子Ｓ1 ，Ｓ4 の同時オン
期間を長くして、インバータ装置の全体としての負荷へ
の供給電力を増加させ、スイッチング素子Ｓ1 ，Ｓ2 の
オン期間の比率を可変しない場合と同程度の電力を負荷
Ｚに供給することが可能となる。For example, as shown in FIGS. 16A and 16B, when the ON period of the switching element S 1 is longer than the ON period of the switching element S 2 , FIGS.
The ON period of the switching element S 4 as shown in (d) longer than the ON period of the switching element S 3. By doing so, the simultaneous ON period of the switching elements S 1 and S 4 is lengthened, the power supplied to the load as a whole of the inverter device is increased, and the ratio of the ON period of the switching elements S 1 and S 2 is reduced. It is possible to supply the same level of power to the load Z as in the case where the power is not changed.
【００７１】図１７はスイッチング素子Ｓ1 ，Ｓ2 のオ
ン，オフタイミングよりスイッチング素子Ｓ3 ，Ｓ4 の
オン，オフタイミングが遅れている場合を示す。この場
合にも同様に、図１７（ａ），（ｂ）に示すように、ス
イッチング素子Ｓ1 のオン期間をスイッチング素子Ｓ2
のオン期間よりも長くしたとき、同図（ｃ），（ｄ）に
示すようにスイッチング素子Ｓ4 のオン期間をスイッチ
ング素子Ｓ3 のオン期間よりも長くする。このようにす
れば、スイッチング素子Ｓ1 ，Ｓ4 の同時オン期間を長
くして、インバータ装置の全体としての負荷への供給電
力を増加させることができる。FIG. 17 shows a case where the on / off timings of the switching elements S 3 and S 4 are later than the on / off timings of the switching elements S 1 and S 2 . Similarly in this case, FIG. 17 (a), the (b), the switching-on period of the switching element S 1 element S 2
When longer than the on-period, Fig. (C), is longer than the ON period of the switching element S 3 to the ON period of the switching element S 4 as shown in (d). By doing so, the simultaneous ON period of the switching elements S 1 and S 4 can be lengthened, and the power supplied to the load of the inverter device as a whole can be increased.
【００７２】図１８は図１１においてスイッチング素子
Ｓ1 ，Ｓ2 のオン期間の比率を変化させることにより、
放電灯Ｌａを全点灯させるときに、負荷Ｚに供給される
電力が低下することを、上述の場合と同様にして、スイ
ッチング素子Ｓ1 ，Ｓ2 のオン期間の比率に応じてスイ
ッチング周波数Ｓ3 ，Ｓ4 側のオン期間の比率を変化さ
せて補うようにしたものである。FIG. 18 shows that the ratio of the ON periods of the switching elements S 1 and S 2 in FIG.
When the discharge lamp La is fully lit, the power supplied to the load Z decreases in the same manner as in the above-described case, in accordance with the switching frequency S 3 according to the ratio of the ON periods of the switching elements S 1 and S 2. it is obtained by the so compensated by changing the ratio of S 4 side of the oN period.
【００７３】（実施例４） 図１９は負荷が放電灯Ｌａである場合において、共振回
路のコンデンサＣ2 以外に放電灯Ｌａのフィラメントの
非電源側の両端に予熱用のコンデンサＣ3 を接続したも
のである。この場合、放電灯Ｌａが点灯していないとき
には、コンデンサＣ3 を介してフィラメントに電流が流
れ、スイッチング素子Ｓ 1 ，Ｓ 2 に対するスイッチング
素子Ｓ 3 ，Ｓ 4 の位相を変化して出力を増加し、放電灯
Ｌａが点灯すると、コンデンサＣ3 の両端電圧が下がる
ため、コンデンサＣ3 の電流が減少し、点灯前の先行予
熱を行うことができる。このような構成であっても、上
述した各実施例を適用し、スイッチング素子Ｓ1 〜Ｓ4
のスイッチング周波数を変化させずに、放電灯Ｌａを調
光点灯でき、スイッチング素子Ｓ1 ，Ｓ2 のオン期間の
比率を変えて、放電灯Ｌａの立消えを防止し、移動縞に
よるちらつきを低減することができる。[0073] (Embodiment 4) FIG. 19 load is connected when a discharge lamp La, the capacitor C 3 for preheating the ends of the non-power side of the filament of the discharge lamp La in addition to the capacitor C 2 of the resonance circuit Things. In this case, when the discharge lamp La is not lit, a current flows through the filaments through a capacitor C 3, the switching to the switching element S 1, S 2
When the output is increased by changing the phase of the elements S 3 and S 4 and the discharge lamp La is turned on, the voltage across the capacitor C 3 is reduced, so that the current of the capacitor C 3 is reduced and the preheating before lighting is performed. be able to. Even in such a configuration, each of the above-described embodiments is applied, and the switching elements S 1 to S 4
The dimming operation of the discharge lamp La can be performed without changing the switching frequency of the discharge lamp La. By changing the ratio of the on-periods of the switching elements S 1 and S 2 , the discharge lamp La is prevented from disappearing and moving stripes are formed.
The flicker can be reduced .
【００７４】図２０は、図１９の予熱用としてインダク
タＬ2 を用いたものである。このようにしても放電灯Ｌ
ａの点灯前にフィラメントを先行予熱することができ、
しかもインダクタＬ2 に蓄積されるエネルギもスイッチ
ング素子Ｓ1 ，Ｓ2 のオン期間の比率を可変することで
変化し、放電灯Ｌａに重畳する直流分を増加でき、低温
時の深い調光状態における放電灯Ｌａの立消えをさらに
良好に防止できる利点もある。[0074] Figure 20 is obtained by using the inductor L 2 for the preheating of Figure 19. The discharge lamp L
The filament can be preheated before the lighting of a.
Moreover the energy stored in the inductor L 2 is also changed by varying the ratio of the switching element S 1, S 2 of the ON period, can increase the DC component to be superimposed on the discharge lamp La, in a deep dimming state at the low temperature There is also an advantage that the extinction of the discharge lamp La can be better prevented.
【００７５】ところで、上述の説明では、スイッチング
素子がＦＥＴである場合について説明したが、バイポー
ラトランジスタやサイリスタにダイオードを逆並列に接
続したものを用いてもよい。また、直流電源は、交流電
源を整流あるいは整流平滑して得られるものなども含ま
れることは言うまでもない。In the above description, the case where the switching element is an FET has been described. However, a bipolar transistor or a thyristor having a diode connected in anti-parallel may be used. Needless to say, DC power supplies include those obtained by rectifying or rectifying and smoothing AC power supplies.
【００７６】[0076]
【発明の効果】本発明は上述のように、一方の直列回路
のスイッチング素子のオン，オフのタイミングに対し
て、他方の直列回路のスイッチング素子のオン，オフの
タイミングを同位相から１８０度ずれた位相までの範囲
で可変しているので、対角位置のスイッチング素子の同
時オン期間を変化させて、スイッチング周波数を変化さ
せずに、負荷に供給される電力を調整することができ、
定常点灯時にスイッチング周波数が変化することに伴う
種々の問題点を回避することができる。また、少なくと
も一方の直列回路のスイッチング素子のオン期間の比率
を異ならせてあるので、ＬＣ共振回路への正負の供給電
力をアンバランスにして、ＬＣ共振回路に蓄積されるエ
ネルギを直流分として負荷に供給でき、例えば負荷が放
電灯である場合に立消えや移動縞によるちらつきを起こ
すことを防止できる。As described above, according to the present invention, the on / off timing of the switching element of the other series circuit is shifted by 180 degrees from the same phase with respect to the on / off timing of the switching element of the other series circuit. It is possible to adjust the power supplied to the load without changing the switching frequency by changing the simultaneous on-period of the switching element at the diagonal position,
It is possible to avoid various problems caused by the switching frequency changing at the time of steady lighting . Further, since the ratio of the ON period of the switching element of at least one of the series circuits is made different, the positive and negative power supplied to the LC resonance circuit is unbalanced, and the energy stored in the LC resonance circuit is converted into a direct current component. For example, when the load is a discharge lamp, it is possible to prevent flickering or flickering due to moving stripes .
【００７７】また、一方の直列回路のスイッチング素子
のオン期間の比率を、一方の直列回路のスイッチング素
子のオン，オフのタイミングに対する他方の直列回路の
スイッチング素子のオン，オフの位相変化の大きさに応
じて増加させることにより、特に負荷への供給電力を小
さくした場合に負荷に印加する直流成分を増加すること
ができ、負荷を安定動作させることができる。The ratio of the ON period of the switching element of one series circuit to the ON / OFF timing of the switching element of the other series circuit is the magnitude of the phase change of the ON / OFF state of the switching element of the other series circuit. , The DC component applied to the load can be increased especially when the power supplied to the load is reduced, and the load can be operated stably.
【００７８】さらに、一方の直列回路のスイッチング素
子のオン期間の比率を変化させた場合に、他方の直列回
路のスイッチング素子のオン期間の比率を変化させて、
負荷に供給される電力を略一定にすると、一方の直列回
路のスイッチング素子のオン期間の比率を変化させるこ
とにより減少する電力を補うことがことができる。Further, when the ratio of the ON period of the switching element of one series circuit is changed, the ratio of the ON period of the switching element of the other series circuit is changed.
When the power supplied to the load is substantially constant, the power that is reduced by changing the ratio of the ON period of the switching element of one of the series circuits can be compensated for.
【図１】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of the present invention.
【図２】同上の負荷への供給電力最大時の動作説明図で
ある。FIG. 2 is an explanatory diagram of the operation when the power supplied to the load is the maximum.
【図３】スイッチング周波数を変えることなく、負荷へ
の供給電力を可変する方法を示す動作説明図である。FIG. 3 is an operation explanatory diagram showing a method of varying power supplied to a load without changing a switching frequency.
【図４】負荷に直流成分を印加する方法を示す動作説明
図である。FIG. 4 is an operation explanatory diagram showing a method of applying a DC component to a load.
【図５】負荷に直流成分を印加し、且つスイッチング周
波数を変えることなく、負荷への供給電力を変化させる
場合の動作説明図である。FIG. 5 is an explanatory diagram of an operation in a case where a DC component is applied to a load and power supplied to the load is changed without changing a switching frequency.
【図６】負荷に直流成分を印加する他の方法を示す動作
説明図である。FIG. 6 is an operation explanatory diagram showing another method of applying a DC component to a load.
【図７】同上において負荷への供給電力を変化させた場
合の動作説明図である。FIG. 7 is an operation explanatory diagram in the case where power supply to a load is changed in the above power supply;
【図８】負荷に直流成分を印加するさらに他の方法を示
す動作説明図である。FIG. 8 is an operation explanatory diagram showing still another method of applying a DC component to a load.
【図９】負荷に直流成分を印加するさらに別の方法を示
す動作説明図である。FIG. 9 is an operation explanatory diagram showing still another method of applying a DC component to a load.
【図１０】負荷に供給する電力を小さくするに伴って、
負荷に印加する直流成分を増加させた場合の動作説明図
である。FIG. 10 shows that as the power supplied to the load is reduced,
FIG. 4 is an operation explanatory diagram when a DC component applied to a load is increased.
【図１１】負荷が放電灯である場合の具体回路図であ
る。FIG. 11 is a specific circuit diagram when a load is a discharge lamp.
【図１２】同上のほぼ全点灯時の動作説明図である。FIG. 12 is an explanatory diagram of the operation at the time of substantially all lighting in the above.
【図１３】同上の調光時の動作説明図である。FIG. 13 is an explanatory diagram of the operation at the time of dimming according to the first embodiment.
【図１４】同上の制御回路の具体回路図である。FIG. 14 is a specific circuit diagram of a control circuit of the above.
【図１５】同上の制御回路の動作説明図である。FIG. 15 is a diagram illustrating the operation of the control circuit of the above.
【図１６】一方の直列回路の夫々のスイッチング素子の
オン期間の比率が変化しても、負荷に供給される電力を
低下させない方法を示す動作説明図である。FIG. 16 is an operation explanatory diagram showing a method for preventing the power supplied to the load from being reduced even when the ratio of the ON period of each switching element of one series circuit changes.
【図１７】一方の直列回路の夫々のスイッチング素子の
オン期間の比率が変化しても、負荷に供給される電力を
低下させない他の方法を示す動作説明図である。FIG. 17 is an operation explanatory diagram showing another method for preventing the power supplied to the load from being reduced even when the ratio of the ON period of each switching element of one series circuit changes.
【図１８】図１１の回路において、一方の直列回路の夫
々のスイッチング素子のオン期間の比率が変化しても、
負荷に供給される電力を低下させない方法を示す動作説
明図である。FIG. 18 is a circuit diagram of FIG. 11, in which the ratio of the ON period of each switching element of one of the series circuits changes.
FIG. 4 is an operation explanatory diagram showing a method of not reducing power supplied to a load.
【図１９】負荷が放電灯である場合に予熱用のコンデン
サを設けた場合の回路図である。FIG. 19 is a circuit diagram when a preheating capacitor is provided when the load is a discharge lamp.
【図２０】負荷が放電灯である場合に予熱用のインダク
タを設けた場合の回路図である。FIG. 20 is a circuit diagram when a preheating inductor is provided when the load is a discharge lamp.
【図２１】従来のハーフブリッジ構成のインバータ装置
の回路図である。FIG. 21 is a circuit diagram of a conventional half-bridge inverter device.
【図２２】同上の動作説明図である。FIG. 22 is an explanatory diagram of the above operation.
Ｅ 直流電源 Ｓ1 〜Ｓ4 スイッチング素子 Ｌ1 インダクタ Ｃ2 コンデンサ Ｚ 負荷 １ 制御回路E DC power supply S 1 to S 4 Switching element L 1 Inductor C 2 Capacitor Z Load 1 Control circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−254098（ＪＰ，Ａ) 特開 昭63−290171（ＪＰ，Ａ) 特開 昭59−153473（ＪＰ，Ａ) 特開 昭63−92277（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-254098 (JP, A) JP-A-63-290171 (JP, A) JP-A-59-153473 (JP, A) JP-A-63-290 92277 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H02M 7/48
Claims (5)
流電源と並列に２組接続すると共に、夫々の直列回路の
スイッチング素子の接続点間に少なくともＬＣ共振回路
と負荷からなる負荷回路を接続し、夫々の直列回路のス
イッチング素子を同時にオンしないように交互にオン，
オフさせ、一方の直列回路のスイッチング素子のオン，
オフのタイミングに対して、他方の直列回路のスイッチ
ング素子のオン，オフのタイミングを同位相から１８０
度ずれた位相までの範囲で可変して、少なくとも一方の
直列回路のスイッチング素子のオン期間の比率を異なら
せて成ることを特徴とするインバータ装置。1. Two series circuits of two switching elements are connected in parallel with a DC power supply, and a load circuit comprising at least an LC resonance circuit and a load is connected between the connection points of the switching elements of each series circuit. The switching elements of each series circuit are turned on alternately so as not to turn on at the same time.
Off, turning on the switching element of one of the series circuits,
The on / off timing of the switching element of the other series circuit is shifted from the same phase by 180
An inverter device, wherein the ratio is varied in a range up to a phase shifted by at least one of the switching elements of at least one of the series circuits, and the ratio of the on-period is changed.
ン，オフのタイミングに対して、他方の直列回路のスイ
ッチング素子のオン，オフのタイミングを早くして成る
ことを特徴とする請求項１記載のインバータ装置。2. The method according to claim 1, wherein the on / off timing of the switching element of the other series circuit is made earlier than the on / off timing of the switching element of the other series circuit. Inverter device.
ン，オフのタイミングに対して、他方の直列回路のスイ
ッチング素子のオン，オフのタイミングを遅らせて成る
ことを特徴とする請求項１記載のインバータ装置。3. The inverter according to claim 1, wherein the on / off timing of the switching element of the other series circuit is delayed from the on / off timing of the switching element of the other series circuit. apparatus.
ン期間の比率を、一方の直列回路のスイッチング素子の
オン，オフのタイミングに対する他方の直列回路のスイ
ッチング素子のオン，オフの位相のずれの大きさに応じ
て増加させて成ることを特徴とする請求項１記載のイン
バータ装置。The ratio of 4. ON period of the switching element of one of the series circuit, on switching elements of the one series circuit, the switching elements of the other series circuit with respect to the timing of the off-on, off-the phase shift of magnitude 2. The inverter device according to claim 1, wherein the number is increased in accordance with the degree.
ン期間の比率を変化させた場合に、他方の直列回路のス
イッチング素子のオン期間の比率を変化させて、負荷に
供給される電力を略一定にして成ることを特徴とする請
求項１記載のインバータ装置。5. When the ratio of the on period of the switching element of one series circuit is changed, the ratio of the on period of the switching element of the other series circuit is changed to make the power supplied to the load substantially constant. The inverter device according to claim 1, wherein
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25252192A JP3234301B2 (en) | 1992-09-22 | 1992-09-22 | Inverter device |
| TW082107705A TW344190B (en) | 1992-09-22 | 1993-09-20 | Discharge lamp lighting device |
| DE4332059A DE4332059B4 (en) | 1992-09-22 | 1993-09-21 | Ballast for brightness control of discharge lamps |
| CN93118130A CN1080531C (en) | 1992-09-22 | 1993-09-22 | Discharge lamp lighting device |
| US08/124,636 US5434479A (en) | 1992-09-22 | 1993-09-22 | Full-bridge inverter for discharge lamp lighting device with varied transistor zero voltage period |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25252192A JP3234301B2 (en) | 1992-09-22 | 1992-09-22 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06105557A JPH06105557A (en) | 1994-04-15 |
| JP3234301B2 true JP3234301B2 (en) | 2001-12-04 |
Family
ID=17238531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25252192A Expired - Fee Related JP3234301B2 (en) | 1992-09-22 | 1992-09-22 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234301B2 (en) |
-
1992
- 1992-09-22 JP JP25252192A patent/JP3234301B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06105557A (en) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796214A (en) | Ballast circuit for gas discharge lamp | |
| US5930121A (en) | Direct drive backlight system | |
| NL193923C (en) | Electronic ballast of the zero voltage switching type for a fluorescent lamp. | |
| US5434479A (en) | Full-bridge inverter for discharge lamp lighting device with varied transistor zero voltage period | |
| US5144203A (en) | Circuit for driving an electric field luminous lamp | |
| JP4503580B2 (en) | Dimming system and control method thereof | |
| GB2306062A (en) | Circuit for driving MOS gated power semiconductor devices | |
| JP2933077B1 (en) | Discharge lamp lighting device | |
| JP3234301B2 (en) | Inverter device | |
| JP3285231B2 (en) | Discharge lamp lighting device | |
| JP3285230B2 (en) | Inverter device | |
| JP2742461B2 (en) | Inverter device | |
| JPH06111986A (en) | Inverter device | |
| JPH06153516A (en) | Inverter | |
| JPH06153515A (en) | Inverter | |
| JPH06153513A (en) | Inverter | |
| JP2000268992A (en) | Discharge lamp lighting device | |
| JPH06151082A (en) | Discharge lamp lighting device | |
| JP3269460B2 (en) | Piezoelectric transformer drive circuit and drive method | |
| KR0185249B1 (en) | An electronic ballast for discharge lamp with high power factor | |
| JP2831016B2 (en) | Discharge lamp lighting device | |
| JPH06165509A (en) | Inverter device | |
| JPH06153514A (en) | Inverter | |
| EP1129603A1 (en) | A power supply system for a fluorescent lamp | |
| JP3416065B2 (en) | Driver circuit for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |