JPH04101517A - Σ△変調形ａｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はΣΔ変調形ＡＤ変換器に関し、特に、振幅周波
数特性を改善し、ノイズを減少させるためのフィルタ回
路を付加したΣΔ変調形ＡＤ変換器に関する。

（従来の技術） アナログ信号をデインタル信号に変換するＡＤ変換器に
は多くの方式かあるか、データ通信においてΣΔ変調方
式を応用したΣΔ変調形ＡＤ変換器かその直線性の良さ
又はディジタル部での信号処理によりＳＮ比か良好にな
るという利点のため、近時、多く用いられるようになっ
ている。このΣΔ変調形ＡＤ変換器の原理を説明する。

第６図はΔ変調器のブロック図である。図において、１
は標本化されたアナログ信号と比較器２の出力かフィー
ドバックされた前記の人力アナログ信号の直前の信号と
の差を求める演算器である。

比較器２は演算器１の出力と零電位とを比較し、正の場
合は＋Δとし、負の場合は−Δとする段階波を作り、＋
Δの時は“１”　　−Δの時は“０”のように符号化す
る。３は比較器２の符号化出力を積分してアナログ信号
に変換し、演算器１にフィードバックする積分器で、現
在の標本化アナログ信号の直前のアナログ信号を演算器
１に供給する。この変換波形を第７図に示す。（イ）図
は人力アナログ信号ａと量子化段階幅Δによって段階波
で近似されたパルス信号すを示す図、（ロ）図はパルス
信号すから変換された符号化信号Ｃを示す図である。

以上のようなΔ変調器の主たる欠点は、直流信号が伝送
できないことと、ＳＮ比が信号周波数で変化することで
ある。この欠点は比較器２の入力端に積分器を設けるこ
とで解決する。このような変調器をΣΔ変調器といい、
その回路は第８図に示す通りである。図において、第６
図と同等な部分には同一の符号を付しである。図中、４
は第６図のΔ変調器に付加された積分器である。５は第
６図の比較器２と同等の動作をする１ビツトＡＤ変換器
、６は積分器３と同等の動作をする１ビツトＤＡ変換器
である。７は上記の各部で構成されるΣ△Δ変調器ある
。Δ変調器は信号振幅の差が出力されていたか、ΣΔΔ
変調器は実際の信号振幅に関する情報を運ぶことになる
。

ΣΔ変調形ＡＤ変換器は第８図に示すΣΔΔ変調器の符
号化信号出力をデシメーションフィルタと称せられるデ
ィジタルフィルタを通すことにょってディジタル信号化
したものである。第９図はΣΔΔ変調器を応用したオー
バーサンプリング形のΣΔ変調形ＡＤ変換器のブロック
図である。図において、第８図と同等の部分には同一の
符号を付しである。８は入力された符号化信号Ｃを２進
数列のディジタル信号に変換するデシメーションフィル
タで、この第９図の回路か入力アナロク信号をディジタ
ル信号に変換するΣΔ変調形ＡＤ変換器となっている。

入力信号の周波数をＤＣ〜１０　ｋｔ（ｚ（１６ビツト
）とするとＡＤ変換器のサンプリング周波数（クロック
周波数）は通常２０ｋＨｚ以上となっている。

しかし、ΣΔ変調形ＡＤ変換器ではサンプリング周波数
を２０ＭＨｚにも及ぶ周波数でサンプリングするため、
入力信号の１波長間に１０００回ものサンプリングを行
うことになり、構造の簡単な１ビツトＡＤ変換器５及び
１ビツトＤＡ変換器６を用いても極めて精度の高いＡＤ
変換を行うことができる。

（発明が解決しようとする課題） ところて、このΣΔΔ変調器の伝達関数を第１０図を参
照して説明する。図において、第９図と同等の部分には
同一の符号を付しである。この回路の伝達関数を考える
と、人力信号Ｖ、。と出力信号Ｖ。。１の関係は次式の
通りである。

ＤＩ＋　　　　　　　１４Ｈ・・・　（１）たたし、Ｈ
は積分器の利得、 Ｎｏは量子化ノイス Ｈの特性は低周波数ではＨ〉〉１ 高周波数ではＨ＝１ である。従って、（１）式から 低周波数ではＶｏ。、＝■、。　　　　　・・・（２）
・・・　（３） ΣΔΔ変調器は積分器を用いているので、信号周波数の
低周波領域では（２）式に示されるように入力信号がそ
のまま出力として出るが、高周波領域では（３）式に示
されるように量子化ノイズが人力信号と同程度に現れる
。このΣΔΔ変調器におけるノイスの周波数特性を第１
１図に示す。図において、ＡはΣΔ変調器のＶｏ、、に
含まれる量子化ノイスの曲線である。このようにノイズ
は高周波領域になる稈しヘルか大きくなっている。

このようにΣΔΔ変調器ては積分器４の特性によって高
周波領域での量子化ノイスか無視てきないため、ΣΔΔ
変調器の出力をデイ７タルでデシメーションする場合に
、このディジタルフィルタの特性を高周波領域に急峻な
遮断特性を持たせて、高周波領域のノイスを除去してい
る。

このΣ△変調形ＡＤ変換器のディジタルフィルタとして
５ｉｎｃフイルタが広く用いられているが、この５ｉｎ
ｅフイルタは周波数特性か次式で表されるフィルタであ
る。

ＮπｆＴ−ｘ、　　πｆＴ−ｙとおけばＸ　　　　　　
　　　ｓｉｎ　　ｙ ｓ＋ｎｃ　　ｙ ここで、ｎ：フィルタの直列接続数 Ｎ：デンメーションファクタ Ｔ：サンプリング周期 ｆ　周波数 （１）式で表わされる周波数特性は通過域の上限で振幅
が減少する特性である。

この通過域の上限での振幅の減少を補償するために、第
１２図に示す方法が用いられる。図において、１１はΣ
ΔΔ変調器の出力をデシメーションするための高速動作
の５ｉｎｅフイルタ、１２は５ｉｎｅフイルタ１１の通
過特性改善のためのディジタルフィルタである。この回
路ではサンプリング周波数の２０Ｍｔ＋ｚを５ｉｎｅフ
イルタ１１とディジタルフィルタ１２とてそれぞれ１／
３０ずつに落とし、即ち、５ｉｎｅフイルタ１１ては６
００ｋｌｌｚ　、ディジタルフィルタ１２ては２Ｑｋｌ
ｌｚに落として用いる。このようにして５ｉｎｅフイル
タ１１は高速（２０ＭＩＩＺ）動作を行うが構成が簡単
でその遮断特性はラフなものを用い、ディジタルフィル
タ１２には低速（６００ｋＨｚ）動作を行い、急峻な遮
断特性のものを用いる。上記のように５ｉｎｅフイルタ
１１はその特性が急峻でなくノイズの遮断が十分てはな
い。ノイズの遮断を十分に行うようにすると、特性か急
峻でないため必要な領域での減衰の可能性かある。その
ため、ディジタルフィルタ］２において、５ｉｎｅフイ
ルタ１１の減衰領域の周波数特性を持ち上げる必要があ
る。

以上説明したように従来のΣΔ変調形ＡＤ変換器では、
その特性上少なくとも２個のフィルタを用い、１個は高
速動作の５ｉｎｅフイルタ、１個は低速動作ではあるが
、他方の周波数特性を補正するため高周波領域で出力レ
ベルの大きな特性を持つディジタルフィルタを用いてい
る。このように、従来、ΣΔ変調器の後に２段のフィル
タを用いることにより平坦な周波数特性を得ている。又
、ΣΔ変調器で発生した量子化ノイズを除去するために
高域遮断特性の急峻なフィルタを用いる必要かあり、そ
の構成は複雑なものとなっている。

本発明は上記の点に鑑みてなされたもので、その目的は
、単純な構成でその周波数特性か改善され、出力信号の
高周波領域でのＳＮ比が改善されたΣΔ変調形ＡＤ変換
器を実現することにある。

（課題を解決するための手段） 前記の課題を解決する本発明は、入力アナログ信号を符
号化信号に変換して出力するΣΔ変調器と、前記符号化
信号をデシメーションによりディジタル信号に変換して
出力するフィルタと、該フィルタの周波数特性を補正す
るために入力アナログ信号の高周波域を増幅して強調す
る特性を有する前記ΣΔ変調器の前段に設けられた周波
数特性補正用濾波回路とから成ることを特徴とするもの
である。

（作用） 入力アナログ信号を高域強調回路により高周波域を増幅
して強調し、その出力信号をΣΔ変調器に入力する。Σ
Δ変調器で符号化信号に変換される時に、特に高周波域
に量子化ノイズか混入される。この出力信号はフィルタ
に人力されてディジタル信号に変換され、強調された高
周波域の信号は減衰されて周波数特性の平坦な信号が出
力されると共に高周波域の減衰に伴って量子化ノイズも
減衰して高周波域におけるＳＮ比も向上する。

（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例のブロック図である。

図において、第１２図と同等の部分には同一の符号を付
しである。図中、２１は高域で減衰するΣΔ変調形ＡＤ
変換器に用いられている５ｉｎｅフイルタ１１の周波数
特性を補正するためにΣΔΔ変調器の前段のアナログ領
域に設けた５ｉｎｅフイルタ１１の周波数特性の逆特性
を持った周波数特性補正用フィルタである。この周波数
特性補正用フィルタ２１には増幅器が内蔵されていて、
入力信号を増幅し、そのフィルタ特性によって高周波領
域を強調している。

次に、上記のように構成されている実施例の動作を説明
する。アナログ信号か入力されると周波数特性補正用フ
ィルタ２１は後段の５ｉｎｅフイルタ１１の通過域の高
周波領域における減衰特性を補正するために、入力信号
を増幅し、低周波領域を減衰させることにより高周波領
域を強調し、低周波領域に比べてハイレベルな信号を出
力する。その周波数特性の概略を第２図に示す。図に明
らかなように、この周波数特性補正用フィルタ２１は、
通過周波数帯域において、低周波域よりも高周波域が強
調されて出力されている。ここで高周波域を強調された
信号はΣΔ変調器７に入力される。

ΣΔ変調器７は周波数特性補正用フィルタ２１の出力信
号をＰ　Ｄ　Ｍ　（Ｐｕｌｓｅ　Ｄｅｎｓｉｔｙ　Ｍｏ
ｄｕｒａｔｌｏｎ）波に変換する。ＰＤＭ波は主パルス
間隔中に存在するパルス波の密度によって変調された信
号である。ΣΔ変調器７の特性を第３図に示す。図にお
いて、横軸に人力レベルを取り、縦軸にＳ／ＮＯ＋Ｄを
取っである。ここで、Ｓは入力信号レベル、Ｎｏは量子
化ノイスのレベル、Ｄは発生する高調波歪のレベルであ
る。Ｅは通常のＡＤ変換器の人力レベルに対するＳ／　
（Ｎ、＋Ｄ）の曲線で、略直線的に上昇している。Ｆは
ΣΔ変調器７の特性曲線で、高周波領域において量子化
ノイスと高調波歪のため、この曲線は低下している。Σ
Δ変調器７はこの特性曲線のレベルの低下する点をフル
スケール（Ｆ　Ｓ）レベルとして設定していて、飽和レ
ベルまでには余裕かあり、ＦＳＳレベル超えても歪は増
すが飽和してしまうことはない。従って、周波数特性補
正用フィルタ２］て高周波域を増幅されて振幅がＦＳレ
ベルを超えても、飽和レベルを超えることはなく大振幅
の信号をも通過させることがてきる。ΣΔ変調器７の出
力は５ｉｎｃフイルタ１１で不要帯域のノイスが除去さ
れる。この５ｉｎｅフイルタ１１は構成か単純で高速動
作に適するが、通過域の上限近くの周波数で減衰して出
力される。併し、人力された信号が高周波域で強調され
ているので、総合してフラットな特性を得ることができ
る。この場合夏子化ノイズも減衰するため、強調された
高周波域の信号に比べて低いレベルになり、高周波域に
おけるＳＮ比は改善されることになる。又、第３図に示
されるＦＳレベルを超えた非直線部により生ずる歪によ
って発生した高調波は、５ｉｎｅフイルタ１１の阻止帯
域に入るので出力信号に影響しない。

上記のようなΣΔ変調形ＡＤ変換器の高周波域でのＳＮ
比改善の原理を第４図を参照して説明する。高周波域で
の人力信号は、周波数特性補正用フィルタ２１て増幅さ
れ、ΣΔ変調器７ては信号レベルはそのまま出力されて
、５ｉｎｅフイルタ１１で減衰される。結果として出力
レベルは入力信号レベルを略維持させることができる。

一方、量子化ノイズはΣΔ変調器７で発生し、５ｉｎｅ
フイルタ１１に入力されて減衰される。従って、量子化
ノイズは入力信号と異なり増幅を受けることなく減衰だ
けを受けるので、入力信号に対し量子化ノイズは小さく
なり、ＳＮ比は改善される。

又、高周波域において、周波数特性補正用フィルタ２１
て増幅されて高周波域で過大入力が生ずる。これに対す
る動作を第５図により説明する。

ΣΔ変調器７においては、先に説明したように、フルス
ケールのＦＳＳレベル飽和レベルてはなく、歪のない高
精度領域の上限に設定されている。周波数特性補正用フ
ィルタ２１て入力信号の高周波域が増幅されるので、高
周波域は高精度領域を超えて歪発生域に入ることかある
。併し、これは飽和レベル以下で飽和域には入らないの
で、信号強度の変化は保持されている。歪発生域に入っ
た高周波域の信号か２次以上の高調波を発生しても、５
ｉｎｅフイルタ１１の帯域外になるため減衰させられて
、出力信号に高調波が残留して歪となることはない。

尚、本発明は上記実施例に限定されるものではない。次
のような変形か考えられる。

（イ）　５ｉｎｃフイルタ１１には、他のディジタルフ
ィルタ、即ち、アナログ側で補正特性か得やすい特性の
もの、又は、ＳＮ比か有利になるようなフィルタを用い
ることかできる。

（ロ）ΣΔ変調器７の前段のアナログ部分での周波数特
性補正用に独立したフィルタを用いる例を示したか、Σ
ΔΔ変調器の人力部に増幅器を接続する場合等では、そ
の増幅器の周波数特性を調整して、周波数特性補正用フ
ィルタとして用いることができる。

（発明の効果） 以上、詳細に説明したように本発明によれば、単純な構
成でΣΔ変調形ＡＤ変換器の周波数特性を改善し、出力
ディジタル信号の高周波領域でのＳＮ比を改善すること
ができて、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は周波
数特性補正用フィルタの周波数出力信号レベル曲線図、 第３図はΣΔ変調器の入力レベル−Ｓ／　（Ｎ。 ＋Ｄ）特性曲線図、 第４図は本発明の実施例による効果の説明図、第５図は
ΣΔ変調器の出力レベル特性を示す図、第６図はΔ変調
器のブロック図、 第７図はΔ変調器の動作の説明図、 第８図はΣΔ変調器のブロック図、 第９図はΣΔ変調形ＡＤ変換器のブロック図、第１０図
はΣΔ変調器の伝達関数算出の説明図、第１１図はΣΔ
変調器に発生するノイズの周波数特性曲線図、 第１２図は従来のΔΣ変調形ＡＤ変換器のフィルタ回路
の説明図である。 １・・・演算器　　　　　　　２・・・比較器３４・・
積分器 ５・・１ビツトＡＤ変換器 ６・・・１ビツトＤＡ変換器　７・・・ΣΔΔ変調器・
・・デシメーションフィルタ １１・・・５ｉｎｅフイルタ １２・・・ディジタルフィルタ ２１・・・周波数特性補正用フィルタ 第 図 周波数 第 図 第 図 （イ） 第 図 ７ΣΔ変調番

Claims (1)

1. 【特許請求の範囲】 入力アナログ信号を符号化信号に変換して出力するΣΔ
   変調器（７）と、 前記符号化信号をデシメーションによりディジタル信号
   に変換して出力するフィルタ（１１）と、該フィルタ（
   １１）の周波数特性を補正するために入力アナログ信号
   の高周波域を増幅して強調する特性を有する前記ΣΔ変
   調器（７）の前段に設けられた周波数特性補正用濾波回
   路（２１）とから成ることを特徴とするΣΔ変調形ＡＤ
   変換器。