JPH04100449A - Ａｔｍ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 規模を簡易化したＡＴＶ通信システムに関する。

（従来の技術） 近時、非同期伝送モードにて情報の交換通信を行うＡＴ
Ｍ　（＾５ｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｒｅｒ　
Ｍｏｄｅ）システムについての技術開発が種々進められ
ている。

この種のＡＴＭ通信システムは可変帯域性と云う特徴を
有し、種々のトラヒック性、サービス性を持つ全ての通
信メディアを統一的に扱うことが可能である。しかもイ
ンテリジェント・ネツトワ−りに向けての通信サービス
の高度化、カスタム化等を図ることができる等の点で注
目されている。

さてＡＴＭ通信は、バーチャル会チャネル（Ｖ　Ｃ；　
Ｖｉｒｔｕａｌ　Ｃｈａｎｃｌ）を介して端末からの情
報人出力が行われ、ＶＣを束ねたバーチセル・バス（Ｖ
　Ｐ　；　ｖｉｒｔｕａｌ　Ｐａ５ｓ）を単位としてノ
ードやリンク間の交換通信が行われる。しかしてＶＣや
ＶＰについては　ＣＣＩＴＴ（国際電信電話諮問委員会
）にて予めその標準仕様が規定されており、ＡＴＭ通信
システムを実現する場合には、これらの仕様を満足する
ようにその情報通信を制御することが必要である。例え
ば情報を担うセルの流れがＶＰとして定められた帯域以
内に収まるようにそのセル流を監視し、オーバーフロー
したセルを廃棄する等のセルに対する種々の処理制御を
行うことが必要となる。

ところでＡＴＶ通信網における呼処理を１つの呼処理プ
ロセッサ（Ｓ　Ｐ　；　Ｓｉｇｎａｌｉｎｇ　Ｐｒｏｃ
ｅｓｓｏｒ）にてまとめて実行しようとすると、そのＡ
ＴＭチャネル数が多いことから上記呼処理プロセッサに
おける処理負担（負荷）が非常に多大なものとなること
が否めない。そこで複数の呼処理プロセッサを準備し、
これらの呼処理プロセッサに呼処理を分散することが考
えられている。ところが従来−船釣にはＡＴＭ交換機（
Ａ　Ｔ　Ｍ　Ｓ　Ｗ　；　Ａｓｙｎｃｈｒ。

ｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ　５ｗ１ｔｃｈ
　）の１チヤネルを１つのＳＰに割り当てることが考え
られているだけであり、しかもＡＴＭＳＷとＳＰとの伝
送速度も６４　Ｋ　ｂｐｓ程度であるので非常に処理効
率が悪いと云う問題があった。その上、そのハードウェ
ア構成が相当大掛かりなものとなり、実際上、その実現
が非常に困難であると云う問題があった。

（発明が解決しようとする課題） このようにＡＴＭ通信システムを実現する場合、未だに
解決すべきハードウェア上の種々の問題が残されており
、その解決法が強く望まれている。特に複数の呼処理プ
ロセッサにシグナリングセルを振り分けてその呼処理を
分散させる場合、どのようにして効率的にシグナリング
セルを振り分けるかと云う点で大きな問題か残されてい
る。

本発明はこのような事情を考慮ｌ、てなされたもので、
その目的とするところは、シグナリングセルの振り分け
を簡易に、且つ効率的に行うことができ、しかもそのハ
ードウェア構成の簡略化を図ることのできる実用性・実
現性の高いＡＴＭ通信システムを提供することにある。

［発明の構成］ （課題を解決するための手段） 本発明に係るＡＴＭ通信システムは、ＡＴＭ交換機の後
ろに複数の呼処理プロセッサを設けると共に、これらの
呼処理プロセッサにシグナリングセルを振り分けるシグ
ナリングセルスイッチを設け、呼処理の負荷を分散する
に際し、ＡＴＭ交換機と、その呼処理を実行するシグナ
ルプロセッサとの間で受け渡されるシグナリングセルの
ＡＴＭチャネルをＳＴＭ多重して伝送するようにしたこ
とを特徴とするものである。

（作　用） このようにしてシグナリングセルの振り分は機能を実現
するＡＴＭ通信システムによれば、ＡＴＭチャネルをＳ
　Ｔ　Ｍ多重ｔ、　Ｔ　Ａ　Ｔ　Ｍ　Ｓ　ＷとＳＰＡと
の間でのシグナリングセルの受け渡しを行うので、例え
ばマルチプレクサ等を用いた簡易な構成のハードウェア
にてシグナリングセルの振り分けを非常に効率的に行う
ことが可能となる。

（実施例） 以下、図面を参照して本発明に係るＡＴＭ通信システム
の一実施例について説明する。

第１図はシステムの全体構成を示す図で、ＡＴＭ交換！
ｌ　（Ａ　Ｔ　Ｍ　Ｓ　Ｗ　；　Ａｓｙｎｃｈｒｏｎｏ
ｕｓ　ＴｒａｎｓｆｅｒＭｏｄｅ　５ｗ１ｔｃｈ　）　
ｌはその制御プロセッサ（ＡＰＳ。

ＡＴＭＳＷ　Ｐｒｏｅｅｓｓｅｒ　）　２の制御を受け
て動作し、ＡＴＭ網を介するセル（情報）の交換通信処
理を実行する。このＡＴＭＳＷＩに、ユーザ・ネットワ
ーク・インターフェース（Ｂ　Ｕ　Ｎ　Ｉ　：　Ｂｒｏ
ａｄｂａｎｄＵｓｅｒ−Ｎｅｔｗｏｒｋ　Ｉｎｔｅｒｆ
ａｃｅ）　３やネットワーク−ネットワーク・インター
フェース（ＢＮＮＩ；Ｂｒｏａｄｂａｎｄ　Ｎｅｔｗｏ
ｒｋ−Ｎｅｔｗｏｒｋ　Ｉｎｔｅｒｆａｃｅ　）　４等
のセル処理機能が接続される。

その他にも前記ＡＴＭＳＷＩにはＮＵＮ　１（Ｎａｒｒ
ｏｗｂａｎｄ　　ｌＪｓｃｒ−Ｎｅｔｗｏｒｋ　　ｌ　
ｎｔｅｒｆａｃｅ）　　５　　や　ＮＮＮ　　Ｉ　　（
Ｎａｒｒｏｗｂａｎｄ　　Ｎｅｔｗｏｒｋ−Ｎｅｔｗｏ
ｒｋ　　Ｉｎｔｅｒｆａｃｅ）６ＣＬ　Ｓ　　Ｆ　（Ｃ
ｏｎｎｅｃｔｉｏｎｌｃｓｓ　　５ｕｐｐｏｒｔ　　Ｆ
ａｃｉｌｉｔｙ）７Ｖ　　Ｖ　　Ｔ　　Ｔ　　（Ｖｏｉ
ｃｅ／Ｖｌｄｅｏ　　Ｔａ１ｋｉｅ　　Ｔｒｕｎｋ）ｌ
ｉ　　、　　　Ｖ　　Ｖ　　ＣＢ　（Ｖｏｌｃｅ／Ｖｉ
ｄｅｏ　Ｃｏｎｆｅｒｅｎｃｅ　Ｂｒｌｄｇｅ）９が接
続される。これらのインターフェース等の谷回路機能は
それぞれ専用のプロセッサによりその動作が制御される
。

しかして上記ＢＵＮＩ５やＢＮＮＩ６等のセル処理機能
に入力された／ブナリング・セルは、シグナリング・セ
ル・スイッチ（Ｓ　ＣＳＷ　；　Ｓｉｇｎａｉｎｇ　５
ｅｌｌ　５ｗ１ｔｃｈ　）　ＩＱに接続された出力ボー
トに至る為に必要なルーティング・タグや、そのシグナ
リング・セルが処理される／ブナリング・プロセッサー
７レイ（Ｓ　Ｐ　Ａ　；　Ｓｌｇｎａｌｉｎｇ　Ｐｒｏ
ｃｅｓｓｅｒ＾ｒｒａｙ）１１群に対する番号か付加さ
れたＳＷセルに変形される。

ＡＴＭＳＷＩは、前述したセル処理機能で付加されたル
ーティングタグを参照し、各セル処理機能から渡されｔ
ニングナリング・セルを前二己ｓｃｓｗ１０に接続され
た出力ポートに一旦集線し、これを受けた５ＣＳＷＩＯ
は個々のシグナリング・セルに付けられたＳＰＡ番号を
参照して、それらの各シグナリング・セルが処理される
５ＰＡＩＩにスイッチングする。

一方、５ＰＡｌｌが出力するシグナリング・セルには、
そのシグナリング・セルが出力されるべきＡＴＭＳＷの
出力ポートに至る為のルーティング・タグが付加されて
ＳＷセルとなり、５Ｃ３ＷＩＯにより集線されて前記Ａ
ＴＭＳＷＩに渡される。

ここでのシグナリングＶＣの識別は、ＶＰ　Ｉ。

ＶＣＩ、およびルーティング・タグによってなされる。

しかしてＡＴＭＳＷＩは個々のシグナリング・タグに付
けられたルーティング・タグを参照し、それらが出力さ
れる出力ポートにセルを出力する。その後、ＡＴＭＳＷ
Ｉから出力されるセルは、前述したセル処理機能による
所定の処理を受けて出リンクに出力される。

尚、第１図においてＯＡＭＰは（Ｏｐｅｒａｔｉｏｎ　
ａｎｄＭａｎａｇｅｍｅｎｔ　Ｐｒｏｃｅｓｓｏｒ）で
あり、ＩＮＩは（Ｉｎｔｅ！Ｉ１ｇｅｎｔ　　Ｎｅｔｗ
ｏｒｋ　　Ｉｎｒｔｅｒ４ａｃｅ）、　　ＴＭＮ　　Ｉ
　　は（Ｔｅｌｃｏｓｓｕｎｌｅａｔｉｏｎ　　Ｍａｎ
ａｇｅｇ＋ｅｎｔ　　Ｎｅｔｗｏｒｋ　　Ｉｎｔｅｒｒ
ｎｃｅ）、ＮＰＭは（Ｎｏｄｅ　Ｍａｎａｇｅｍｅｎｔ
　Ｐｒｏｃｅｓｓｏｒ）　。

１０Ｃは（Ｉｎｐｕｔｌｏｕｔｐｕｔ　Ｃｏｎｔｒｏｌ
ｌｅｒ）　、　　Ｉ　Ｎ　ＲＰは（Ｉｎｔｅｒｎａ！　
Ｎｏｄｅ　Ｒｏｕｔｉｎｇ　Ｐｒｏｃｅｓｓｏｒ）であ
る。

また５ＰＡＩＩは、それぞれＡ　Ａ　Ｌ　Ｐ　（ＡＴＭ
　Ａｄａｐｔａｔｌｏｎ　Ｌａｙｅｒ　　Ｐｒｏｃｅｓ
ｓｏｒ）、　　Ｌ　２　Ｐ　（Ｌｓｙｅｒ　　２　　Ｐ
ｒｏｃｅｓｓｏｒ）、　　Ｌ　３　Ｐ　（Ｌｓｙｅｒ　
　３　　Ｐｒｏｃｅｓｓｏｒ）、　　ＣＰ　Ｐ（Ｃａｌ
ｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｐｒｏｃｅｓｓｏｒ）によ
り構成される。

ここで上述したように５ＰＡＩＩとＢＵＮＩ３やＢＮＮ
Ｉ４等のセル処理機能との間で行われる通信を観察して
みると、５ＰＡＩＩ間では通信かなく、５ＰＡＩＩとＢ
ＵＮＩ３やＢＮＮ　１４等のセル処理機能との間でだけ
で通信が行われることが分かる。

更に５ＰＡＩＩのスループットは、そこでプロトコル処
理が行われることを考えると、あまり大きくならないこ
とが分かる。従って前記ｓｃｓｗｔｏのトボルジーとし
ては木状のＴＤＭバスか適していると考えられる。

さてこのシステムでは、ＡＴＭＳＷＩの後ろに５ＰＡＩ
Ｉ群を置き、呼処理に関する負荷分散を行うことにより
、５ＰＡＩＩの台数を削減するように構成されている。

そしてこれらの５ＰＡＩＩにシグナリングセルの振り分
けて負荷分散を行うべく、シグナリングセルを所望のＳ
ＰＡに導く為のスイッチとして前記Ｓ　ＣＳ　Ｗ　（Ｓ
ｉｇｎａｌｉｎｇ　Ｃｅ１ｌ　５ｗ１ｔｃｈ）１０が設
けられている。

しかしてこの５Ｃ３ＷＩＯは、基本的には次の２つの機
能要素を備えて構成される。その１つはＳＴＭＳＷＩの
１つの出力ポートに集線される個々のシグナリングセル
を、そのシグナリングセルを処理するように割り当てら
れた５ＰＡＩＩにそれぞれ渡す為の機能である。また２
つ目の機能要素は５ＰＡＩＩからそれぞれ出力されるシ
グナリングセルをＡＴＭＳＷＩによってスイッチングで
きるフォーマットに変形し、ＡＴＭＳＷＩのシグナリン
グセル入力ポートに対して入力する為の機能である。

しかして前記ＢＵＮ　Ｉ／ＢＮＮ　Ｉ等のセル処理機能
に入力されたシグナリングセルは、そこに設けられたＲ
　Ｔ　Ａ　（Ｒｏｕｔｉｎｇ　Ｔａｇ　Ａｄｄｅｒ）に
てＳＷセルに変形される。このとき、個々のシグナリン
グセルには、５Ｃ５ＷＩＩにつながれた出力ポートに至
る為に必要なルーティングタグ、およびそのシグナリン
グセルが処理されるＳＰＡの番号がそれぞれ付けられる
。

ＡＴＭＳＷＩは上述した如＜　ＲＴＡにてセルに付けら
れたルーティングタグを参照し、各セル処理機能から渡
されたセルを５ＣＳＷＩＯが接続された出力ポートに一
旦集線する。このＡＴＭＳＷＬにおけるシグナリングＶ
Ｃの識別は、ＶＰＩ。

ＶＣＩ　　ＳＰＡ番号を参照して行われる。

第２図はｓｃｓｗｔｏの概略的な構成例を示す図である
。この５Ｃ５ＷＩＯは、ＡＴＭＳＷＩから与えられるシ
グナリングセルのＡＴＭチャネルをＳＴＭ多重化するＡ
ＴＭ／ＳＴＭ多重デマルチプレクサ（ＡＴＭ／ＳＴＭ−
ＤＥＭＵＸ）２１と、このＳＴＭ多重化されたシグナリ
ングセルを複数の５ＰＡＩＩに振り分けるデマルチプレ
クサ（ＤＥＭＵＸ）群、また複数の５ＰＡＩＩからのセ
ルを多重化するマルチプレクサ（ＭＵＸ）群と、このＳ
ＴＭ多重化されているセルをＡＴＭチャネルに対してＡ
ＴＭ多重してＡＴＭＳＷＩに渡すＡＴＭマルチプレクサ
（ＡＴＭ−ＭＵＸ）２２とにより構成される。

即ち、ＡＴＭ／ＳＴＭ−ＤＥＭＵＸ２１は前記ＡＴＭＳ
ＷＩの、ｓｃｓｗｉｏが接続された出力ポートに集線さ
れたシグナリングセルを入力する。このＡＴＭ／ＳＴＭ
−ＤＥＭＵＸ２１に入力されたシグナリングセルは、Ｓ
ＰＡ番号毎に設けられたバッファに一旦蓄積される。し
かしてＡＴＭ／ＳＴＭ−ＤＥＭＵＸ２１は、前記シグナ
リングセルの出力ポートを８ポート備えており、これら
の各出力ポートから、１２８Ｋ　ｂｐｓ　Ａ　Ｔ　Ｍチ
ャネルを３２５Ｔ　Ｍ多重された形で出力する。このセ
ルがＡＴＭ多重された通信チャネルを、ここではＡＴＭ
チャネルと称する。

前記ＡＴＭ／ＳＴＭ−ＤＥＭＵＸ２１から出力される、
　１２８Ｋ　ｂｐｓ　Ａ　Ｔ　Ｍチャネルを３２ＳＴＭ
多重してなるセル流は、１人力４出力のデマルチプレク
サ（１−４ＤＥＭＵＸ）２３から、更に１人力８出力の
デマルチプレクサ（１−８ＤＥＭＵＸ）２４を通して３
２本の　１２８Ｋ　ｂｐｓ　Ａ　Ｔ　Ｍチャネルニそれ
ぞれ分割される。このようにして分割されたそれぞれの
ＡＴＭチャネルから、前記各５ＰＡＩＩに対して前記シ
グナリングセルかそれぞれ与えられる。

即ち、呼処理の負荷分散は、ＲＴＡによって各ＶＣ毎に
付けられたＳＰＡ番号に基づき、シグナリングセルを５
Ｃ５ＷＩＯにてＳＴＭにてスイッチングすることにより
実現されている。

一方、前記各５ＰＡＩＩから出力されるシグナリングセ
ルを運ぶ１２１１Ｋ　ｂｐｓ　Ａ　Ｔ　Ｍチャネルは、
８人力１出力のマルチプレクサ（８−ＩＭＵＸ）２５か
ら、更に４人力１出力のマルチプレクサ（４ＩＭＵＸ）
２６を通して３２ＳＴＭ多重される。この結果、２５６
個の５ＰＡＩＩからＡＴＭＳＷＩに向けて、１２８Ｋｂ
ｐｓＡＴＭチャネルか３２ＳＴＭ多重されたセル流が８
本分、送られてくることになる。しかしてこれらの各セ
ル流は、先ずデフレーマ２７によってそのフレーム構造
かそれぞれ分解され、４ＭｂｐｓＡＴＭ多重のセル流に
変換される。その後、ＲＴ　Ａ　（Ｒｏｕｔｉｎｇ　Ｔ
ａｇ　Ａｄｄｅｒ）　２ｇを通してＳＷセルに変換され
、前記ＡＴＭ−ＭＵＸ２２により　３００Ｍ　ｂｐｓ　
Ａ　Ｔ　Ｍチャネルに対してＡＴＭ多重され、ＡＴＭＳ
ＷＩ　に渡される。

尚、上記ＲＴ　Ａ　２ｇをＡＴＭ−ＭＵＸ２２の後ろに
設けることで、ＲＴＡの必要個数を削減することも考え
られる。しかしＲＴＡで扱い得る最大同時接続線数の制
限を考慮した場合、現天的にはＡＴＭ−ＭＵＸ２２の前
にＲＴ　Ａ　２Ｂを設けた方が都合が良い。

また１つの５ＰＡＩＩに複数のシグナリングＶＣが割り
当てられることがある。しかしこれらのシグナリングＶ
Ｃは、ＵＮＩ、ＮＮＩのどちらにも任意に用力できるこ
とが必要である。このようなシグナリングＶＣの出力光
の選択については、ＲＴ　Ａ　２ｇか備えている、各Ｖ
Ｃ毎のＵＮ　Ｉ／ＮＮ　Ｉを忠別し、これを書き替える
為の■Ｐフィールドを変化させる機能により実現される
。

第３図は５Ｃ３ＷＩＯの各部ての４３号フォーマットを
示す図であり、ＡＴＭチャネルのＳＴＭ多重の様子を模
式的に示している。しかしてＳＴＭ多重されている部分
においては、前述した３ＭＵＸ／ＤＥＭＵＸをそれぞれ
制御する為の制御信号は、フレーム／セル先頭を示す信
号線や、セル流を転送する信号線とは別個に設けられた
信号線を使って前記各ＭＵＸ／ＤＥＭＵＸにそれぞれ伝
えられる。このようにして各ＭＵＸ／ＤＥＭＵＸの動作
を制御するように構成することで、５ＰＡ１１からＡＴ
ＭＳＷｌのパスに使用されるデフレーマを、例えば５３
　Ｂｙｔｅのカウンタ１個で非常に簡易に実現すること
が可能となる。

第４図は前述したＡＴＭ／ＳＴＭ−ＤＥＭＵＸ２１の構
成例を示す図である。

セル蓄積ＲＡＭ３１は、このＡＴＭ／ＳＴＭ〜ＤＥＭＵ
Ｘ２１に一旦蓄積されるセルを蓄積する為の領域として
機能する。このセル蓄積ＲＡＭ３１は、例えばＩＭｂＨ
の５−ＲＡＭを４個使用し、計８に個のＳＷセルを蓄積
できる容量を持つように横成される。このセル蓄積ＲＡ
Ｍ３１の上には前述した各ＳＰＡ番号に対応したバッフ
ァが設定される。

これらのバッファは、セル蓄積ＲＡＭ３１上のメモリ領
域を共有する、所謂共通バッファとして実現され、セル
蓄積ＲＡＭ３１の記憶領域の有効利用を図るものとなっ
ている。

一方、共通バッファの形で実現されるＳＰＡ番号対応の
バッファは、例えばリンクドリスト方式により実現され
る。このリンクドリストを作成する為のポインタ群は、
ポインタＲＡＭ３２に保持される。このポインタＲＡＭ
３２には、上述した各ＳＰＡ番号対応バッファの他に、
前記セル蓄積ＲＡＭ３１の空き領域を管理する為の空き
領域管理用リンクドリストも作成されている。

これらのバッファの論理的な構造は、ＡＴＭＳｗｉやセ
ル処理機能におけるＯ　Ｂ　Ｕ　Ｆ　（ＯｕｔｐｕｔＢ
ｕｆｆｅｒ）で使用される構造と同しような構造として
実現される。但し、ＡＴＭ／ＳＴＭ−ＤＥＭＵＸ２１に
はＡＴＭＳＷＩや０ＢＵＦのよう高スルーブツトか要求
されていないので、そのポインタＲＡＭ３２としては通
常−船釣な１ポート型のＲＡＭが使用される。

このポインタＲＡＭ３２からのポインタ読み出しが行わ
れる際には、そのパリティピットのチエツクが行われる
。そしてパリティ−エラーが発見された場合、その旨が
５Ｃ５ＷＩＯの制御部であるＳ　ＣＳ　Ｐ　（Ｓｉｇｎ
ａｌｉｎｇ　５ｅｌｌ　５ｗ１ｔｃｈ　Ｐｒｏｃｅｓｓ
ｏｒ）に対して通知されるものとしても良い。

尚、上記ポインタＲＡＭ３２のアドレスマツプは、例え
ば第５図に示すように設定される。

さて５Ｃ５ＷＩＯの入力ボートから入力されたセルは、
空き領域管理用リンクドリストからデキューされた前記
セル蓄積ＲＡＭ３１の空き領域に、入力制御部３３の制
御を受けながら一旦蓄積される。

この際、ＡＴＭＳＷＬとＡＴＭ／ＳＴＭ−ＤＥＭＵＸ２
１の間には適宜フロー制御が掛けられ、セルの廃棄が生
じないように制御される。このフロー制御かＡＴＭＳＷ
ｌに向けて掛けられたことは、前記５ｃｓｐに通知され
る。このフロー制御が掛けられた状部は、シグナリング
セルが５ＰＡＩＩ群の処理能力を越えて人力されている
状部を示しており、従って前記５ｃｓｐではその通知か
らシグナリングセルが輪軸状態であることを認工するこ
とになる。

一方、前記セル蓄＠ＲＡＭ３１からのセルの読み出しは
、出力制御部３４の制御を受けながら前述した第３図に
示したフレーム構成となるように、１フレームに１回、
各ＳＰＡ番号に対応するバッファから順に行われる。尚
、読み出そうとしたバッファが空であるときには、空セ
ルが出力される。

またこのセルの読み出し時には、更にＳＷセルからＮＮ
Ｉセルへのセルフオーマット変換が行われる。このセル
フオーマット変換は、不要のオクテツトを読み飛ばすこ
とにより実現される。

しかしてこのように構成されるＡＴＭ／ＳＴＭ−ＤＥＭ
ＵＸ２１は　１２８Ｋ　ｂｐＳ　Ａ　Ｔ　Ｍチャネルの
３２５ＴＭ多重出力を８個持つので、ここでは計２５６
個の　１２８Ｋ　ｂｐｓ　Ａ　Ｔ　Ｍチャネルを出力す
ることになる。これらのＡＴＭチャネルとＳＰＡ番号対
応バッファは１対１に対応している。これ故、以降の１
−４ＤＥ１−４ＤＥ、１−８ＤＥ１−８ＤＥにおける振
り分は処理により、ＡＴＭ多重されているシグナリング
セルを簡易な制御のもとで、それぞれ所望の５ＰＡＩＩ
へと導くことが可能となる。

これに対して５ＰＡＩＩからのシグナリングセルを運ぶ
１２８Ｋ　ｂｐｓ　Ａ　Ｔ　Ｍチャネルを８−ＩＭＵＸ
２５から４−ＩＭＵＸ２Ｂを通して３２５ＴＭ多重して
なるセル流は、先ず、デフレーマ２７によって８ｂｉｔ
パラレルの標準インターフェースの形に直される。この
場合にもフレームの先頭を別線で伝送するので、このイ
ンターフェース変換については比較的容易に行うことが
可能である。

その後、セル処理機能で使用されると同様なＲＴＡ、Ｌ
ＰＴ、ＨＴＴを８組使用し、５ＰＡＩＩが出力したＮＮ
ＩセルをＳＷセルに変換する。前述したようにここでは
ＳＷセルの出力光によって、そのＶＰＩフィールドの書
き替え位置を変える必要がある。また同しＲＴＡにより
セルフオーマット変換を受けるセル流を出力する５ＰＡ
ＩＩは全部で３２個存在するが、正常にシクナリングＶ
Ｃを識別する為にはこれらの３２個の５ＰＡＩＩ間１：
おけるシグナリングＶＣの識別子である［ＶＰＩ］＋［
ＶＣｌ３を一意に定めておく必要がある。

その後、例えば第６図に示すように構成されるＡＴＭ−
ＭＵＸ、２２により、５ＰＡＩＩからのセル流を３００
Ｍｂｐｓセル流にマルセル流クスする。

即ち、５ＰＡＩＩから（７）　ｔ’　ル流ハＡ　Ｔ　Ｍ
　−Ｍ　Ｕ　Ｘ２２の入力ポート＃１から入力ポート＃
８にそれぞれ人力される。出力制御部４１は、上記入力
ポートにそれぞれ設けられたデュアルバッファ４２に１
つのセルが蓄積されたとき、その時点でそのデュアルバ
ッファ４２からセルを引き出して出力する。尚、デュア
ルバッファ４２に出力すべきセルがない場合には、空セ
ルが出力される。

このＡＴＭ−ＭＵＸ２２における入力トラヒックは４Ｍ
ｂｐｓＸ８ｃｈであり、これを３００Ｍｂｐｓの出力ポ
ートに出力するので、ここでは前記ＡＴＭＳＷ１からの
フロー制御が掛からない限りセルの廃棄は起こらない。

ちなみにこのＡＴＭ−ＭＵＸ２２においてセルの廃棄が
生じた場合には、ＡＴＭＳＷｌ自体がかなり輪軸状態に
あり、異常事態であると看做し得る。従ってここでは前
記５Ｃ５Ｐには単セル廃棄が起こったことだけを通知す
るものとなっている。

以上のようにして実現される５Ｃ５ＷＩＯのハードウェ
ア上での構成は、その実装イメージの影響を大きく受け
ている。集中配置されるＡＴＭＳＷｌから分散配置され
た５ＰＡＩＩ群に対してシグナリングセルを分配し、ま
た５ＰＡＩＩ群からＡＴＭＳＷＩに対してシグナリング
セルを集中させる為に用いられているＳＴＭ多重の手法
は、その集中／分配機能を実現する為のハードウェア規
模を、ＡＴＭ多重を用いるのに比較して圧倒的に小さく
抑えるのに大きく作用する。この結果、前記ＭＵＸ／Ｄ
ＥＭＵＸ２１をＳＰＡ筐体の中に簡単に実装することが
可能となる。

第７図は上述した５ＣＳＷＩＯの実装イメージを示す図
である。この５ＣＳＷＩ（］は、例えばＡＴＭＳＷＩの
Ｏ／Ｅ、Ｅｌｏ、ＯＡＭセル処理部等が実装されている
ＡＴＭＳＷ筐体に、ＡＴｋ丁／ＳＴ＋１１−ＤＥＭＵＸ
２１か実装された基板、Ａ　Ｔ　Ｍ−ＭＵＸ２２が実装
された基板、および５ｃｓｐが実装された基板をそれぞ
れセットすることにより実現される。

これらに対して複数の５ＰＡＩＩを実装するｓＰＡ筺体
には、例えば１ンエルフに８個の５ＰＡＩＩを実装した
ンエルフＳＰＡを４個実装される。従ってこのＳＰＡ筐
体のバックブレーンには、１−４ＤＥ１−４ＤＥと４−
ＩＭＵＸ２Ｂとを実装する。

更にこのＳＰＡ筐体の前記各シェルフにそれぞれ１−８
ＤＥ１−８ＤＥと８−ＩＭＵＸ２５とを実装する。これ
によってＡＴＭＳＷ筐体とＳＰＡ筐体とに上述した５Ｃ
５ＷＩＯを効果的に実装することが可能となる。

尚、ＡＴＭＳＷの基本架とＡＴＭ−ＭＵＸ基板。

ＡＴＭ／ＳＴＭ−ＤＥＭＵＸ基板との間は、例えば３０
０Ｍ　ｂｐｓ　、　　８　ｂｉｔパラレルの標準インタ
ーフェースで結ばれる。

またＡＴＭＳＷ筐体とＳＰＡ筐体との間は、４Ｍｂｐｓ
ＣＭＩて信号の伝送か行われる。ここには電気絶縁を確
保する為に絶縁トラ−・スが使用される。また１−４Ｄ
Ｅ１−４ＤＥ、４−ＩＭＵＸ２６から５ＰＡＩＩまでの
信号路は、例えばＲ３４２２によりインターフェースさ
れる。

ＡＴＭ−ＤＥＭＵＸ２！板には第４図に示した回路部に
加えて、ＣＭＩ伝送路符号化回路や絶縁トランスか実装
される。尚、ＡＴＭ−ＤＥＭＵＸはＩＭｂｌｔの５−Ｒ
ＡＭを４個と、２５６Ｋ　ｂｉｔの５−ＲＡＭを２個の
他に、Ｆ／ＡＳＴＴＬ標準ロジック標準０方１７ れる。

またＡＴＭ−ＭＵＸ基板には絶縁トランス、ＣＭｌ伝送
路復号回路、ＲＴＡ−ＬＰＴ−ＨＴＴゲートアレイとこ
れらに必要なＲＡＭ，Ｆ／ＡＳＴＴＬ標準ロジック標準
０方１７ 実装される。

このようにシグナリングセルを複数のＳＰＡに振り分け
る５Ｃ５ＷＩＯは、上述した如く簡易で、その規模の小
さいハードウェアとして容品に実現することができる。

しかも効率的に呼処理を実行することを可能とするシグ
ナリングセルの振り分は機能を実現することができる等
の実用上多大なる効果が奏せられる。

尚、本発明は上述した寅施例に限定されるものではない
。例えばＡＴＭチャネルを何チャネルに亘ってＳＴＭ多
重するかは、そのＡＴＭ１！Ｉｉ信システムの仕様に応
じて定めれば良いものである。またその仕様に応してＳ
ＰＡ等の個数を設定すれば良く、要はその要旨を逸脱し
ない範囲で種々変形して実施することができる。

［発明の効果コ 以上説明したように本発明によれば、効率的に呼処理を
実行することを可能とするシグナリングセルの振り分は
機能を、簡易で規模の小さい／％−ドウエアとして容易
に実現することができる等の実用上多大なる効果が奏せ
られる。

【図面の簡単な説明】

図は本発明の一実施例に係るＡＴＭ通信システムについ
て示すもので、第１図はシステム全体の構成を示す図、
第２図はｓｃｓｗの構成例を示す図、第３図はｓｃｓｗ
の各部におけるセルの信号）す−マットを示す図、第４
図はＡＴＭ／ＳＴＭ−ＤＥＭＵＸの構成例を示す図、第
５図はポインタＲＡＭのアドレスマツプを示す図、第６
図はＡＴＭ−ＭＵＸの構成例を示す図、第７図はｓｃｓ
ｗの実装イメージを示す図である。 ■・・・ＡＴＭＳＷ、１０・−・５Ｃ５Ｗ、１１・・Ｓ
ＰＡ。 ２１・・・Ａ”ｒ’Ｍ／ＳＴＭ−ＤＥＭＵＸ、２２・＝
　Ａ　Ｔ　Ｍ　−ＭＵＸ、２３・・・１−４１−４ＤＥ
、２４・・１−８１−８ＤＥ、２５・・８−ＩＭＵＸ、
２Ｂ・・・４−ＩＭＵＸ。 ２７・・・デフレーマ、２８・・・ＲＴＡ。 出願人代理人　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. ＡＴＭ交換機と、その呼処理を実行するシグナルプロセ
   ッサとの間で受け渡されるシグナリングセルのＡＴＭチ
   ャネルをＳＴＭ多重して伝送することを特徴とするＡＴ
   Ｍ通信システム。