JPH0399524A - デジタル線形化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル伝送に関し、詳細には、非直線歪の
補正に間する。

〔従来の技術〕

デジタル伝送速度が益々高まるにつれて、あらゆる種類
の歪の影響が深刻になってくる。例えば、直角振絽変調
（ＱＡＭ）が−膜内なデジタル無線伝送システムにおい
ては、ビット速度を高めるために、転送速度（ボー・レ
イｌ−＞を上げるだけでなく、各記号に対するアナログ
・レベルを増やすようにしている、１６ＱＡＭシステム
において４レベルの中の１つを区別するより、２５６　
ＱＡＭシステムにおいて１６レベルの中の１つを正確に
区別するほうが、難しいのは明かである。

歪源が線形である場合には、補正を与える方法が多数知
られており、中でも最も効果的なのは、デジタル・トラ
ンスバーサル等化器である。しかし、歪が非線形である
と、周知のデジタル・トランスバーサル等化器では、線
形であるために、適切な改善を行うことができない６無
線システムの電力増幅器は、実質的に非直線歪を発生す
るので、その分を信号から差し引くように同様の歪を生
成するために特別な非線形のアナログ回路が、しばしば
使用される７　しかし、そのようなアナログ回路は、最
初に正確な調整が必要であり、さらに、時間の経過にと
もなって再調整も必要となる６非直線歪の補正をデジタ
ル回路で与える種々の試みは、現在まで期待に反するも
のであった７従来のデジタル回路は、２つの大きな範晴
に入る、即ち、伝送チャネルの帯域幅が限られている結
果として時間的な信号の拡散を考慮に入れる回路と、考
慮しない回路とがある。考慮しない回路は、結果的に性
能が限られてしまう。時間的な拡散を考慮する非直線性
補正回路は、一般に、実用的に実現するには複雑すぎた
のである７例えば、会報工ＣＣ−８７第３巻Ｐ、　１８
０９−ｐ、　１８１４の「デジタル無線受信機における
電力増幅器の非直線性の補正（Ｃａｎｃｅｌｌａｔｉｏ
ｎ　ｏｆ　Ｐｏｗｅｒ　Ａｍｐｌｉｆｉｅｒ　Ｎｏｎ１
ｉｎｅａｒｉｔｉｅｓｉｎ　Ｄｉｇｉｔａｌ　Ｒａｄｉ
ｏ　Ｒｅｃｅｉｖｅｒｓ）　」において、エイチ・サリ
（Ｈ，５ａｒｉ　）およびジー・カラム（Ｇ、　Ｋａｒ
ａＩｌｌ）は、３つの記号のみを考慮し、なお２１タツ
プを必要とし、そのうちの１８り・ンプが非線形である
ような線形化装置を説明している。５記号分の期間の精
度を得ようとすれば、３５タツプが必要となる、 本発明の対象は、信号の拡散を考慮しても単純で実用的
な非線形デジタル線形化装置である、さらに、それは、
人為的な調節の必要性を無くするために、容易に適応性
を持たせることができる。

〔発明の概要〕

ＱＡＭ伝送チャネルのエレールおよびＱレールの上の一
連の記号（記号列）から選択されたビットによってアド
レス指定されるメモリ手段が、２つの補正ワードを生成
する。第１利得因子は、第１の補正ワードで乗算される
と、■レールに対するＡＭ／ＡＭ補正因子を生成し、第
２の補正ワードで乗算されると、Ｑレールに対するＡＭ
／ＡＭ補正因子を生成する。第２利得因子は、第１の補
正ワードで乗算されると、Ｑレールに対するＡＭ／ＰＭ
補正因子を生成し、符号反転されて第２の補正ワードで
乗算されると、■レールに対するＡＭ／ＰＭ補正因子を
生成する＋　ＡＭ／ＡＭ補正因子およびＡＭ／ＰＭ補正
因子は、記号列の１つの記号のそれぞれのレール部分に
加えられる、格納される補正ワードは、それぞれ、記号
列に対するチャネルの、非直線性の特性を含む、応答の
ボルテラ（Ｖｏｌｔｅｒｒａ）展開である、〔実施例〕 本発明の線形化装置の非常に有用な用途の１つは、デジ
タル無線システムの電力増幅器が発生する歪を補正する
ことである７このようなシステムを第１図にブロック形
式で示し、以降、これに付いて説明する。この多かれ少
なかれ典型的なシステムでは、伝送するべきデジタル・
データ信号をデジタル／アナログ変換器（Ｄ／Ａ変換器
）１１に加え、そこで、記号を形成するビット群が、対
応するアナログ電圧レベルへと変換され、多重レベル信
号が形成される。送信ナイキスト・フィルタ１２におい
て、記号間の干渉を避けるために必要な線形信号整形が
半分性われ、変調器１３において、その整形された多重
レベル信号が伝送のために高周波数搬送波上に配置され
る。一般に、スペクトル上の効率のために、ＱＡＭフォ
ーマットが使用される、 電力増幅器１４と平行に、その出力に加えて、３次歪源
１５が示しである。これは、進行波管（ＴＷＴ）増幅器
で発生される主な歪である、半導体の電力増幅器を使用
するシステムであれば、その歪は、主に５次歪となり、
ブロック１５にはｘ５として示されることになる６本発
明は、３次歪にも、５次歪にも限定されでいるわけでは
ない６数学的に特徴付けられる歪であれば、それに適用
することが可能である。

受信側において、信号は、復調器１７で復調され、さら
にブロック１８で記号間の干渉を減らしベースバンドの
多重レベル信号を復元するために、線形受信ナイキスト
・フィルタとトランスバーサル等化器によって処理され
る。アナログ／デジタル変換器（Ａ／Ｄ変換器）とタイ
ミング復元回路１９において、受信されたデータ・ビッ
トに加えて更に微小な利得「ソフト」ビットを含むデジ
タル信号が生成される。最後に、本発明を具体化するデ
ジタル線形化装置２０において、補正されたデジタル・
データ・ストリーム出力を生成するために、非線形送信
増幅器によって導入された３次歪が除去される９ 第１図の線形化装置２０として特に有用な本発明の実施
例を第２図に示すにのブロック図では、アナログ／デジ
タル変換器およびタイミング復元回路１９から受信した
デジタル信号が２つのレールエおよびＱの上にあり、受
信した各アナログ記号が本来のデータ・ビット以上のデ
ータ・ビットに変換されていることを前提としている。

Ｐ個のビットが２ｐ個のアナログ・レベルのうちの１つ
を定義するハード・ビットであるような説明のための例
として、８ビットＡ／Ｄ変換器を使用する。

各レール対記号上のＰビットからなる工およびＱのレー
ルからハード・ビット・データが、直／並列変換器（Ｓ
／Ｐ）２２および２３にそれぞれ供給され、５つの連続
した記号から選択されたビットからなる１つの並列ワー
ドが生成される。２５６ＱＡＭシステムにおいては、Ｐ
＝４であり、Ｓ／Ｐ変換器２２および２３は、５つの連
続した４ビットの記号から選ばれたビ・ソトからなる並
列ワードを生成することになる。６４ＱＡＭでは、勿論
、Ｐ＝３となる。Ｓ／Ｐ２２および２３からの出力ワー
ドは、メモリ回路２５ｊ＼の２つのアドレス入力を形成
する、各メモリ・アドレスに格納されるのは、特徴付け
られた歪に対する正規化された補正であり、この場合は
３次歪であるが、これが、５つの記号アドレス・ワード
によって表される中心の記号に適用されるべき補正であ
る。制御回路２８は、適応的なものでもよいが、２つの
利得因子を生成する、即ち、振幅変調／振幅変調（ＡＭ
／ＡＭ）歪にはｇａを、振幅変調／位相変調（ＡＭ／Ｐ
Ｍ）歪にはｇｐを生成する。

利得因子ｇａは、デジタル乗算器３３および３４に供給
され、利得因子ｇ、は、デジタル乗算器３６および符号
反転器３７に供給される。符号反転器３７の出力は、デ
ジタル乗算器３８に供給される。

メモリ回路２５の一方の出力２６が、乗算器３３および
３６に与えられ、他方の出力２７が、乗算器３８および
３４に供給される７乗算器３３および３８の出力は、デ
ジタル加算器４０で加算され、デジタル加算器４１にお
いて■レール信号に加えられる６同様に、乗算器３４お
よび３６の出力は、デジタル加算器４３で加算され、そ
の和は、デジタル加算器４４においてＱレール信号に加
えられる。１対の遅延回路３０および３１において、■
およびＱのレール上のそれぞれの信号が適切な量だけ遅
延され、これによって、加算器４１および４４は、メモ
リ回路２５へのそれぞれのアドレスの中心の記号を表し
た特定の記号に補正値を加算できるようになる。

動作理論： 線形システムにおいて、ナイキスト・フィルタは検出中
の記号に対する隣接する記号の影響をゼロまで低減する
ことが知られている。しかし、非直線性があると、記号
間の干渉はゼロではなく、何れの記号も、他のすべての
記号にある程度は影響することになる。検出中の記号に
最も近い小数の記号に考察を限るとすれば、それらの影
響を限定することができる６５つの記号の範囲を考察し
て、中心の記号の歪と、この歪に他の記号が影響する仕
方とを決定するだけでよい。以下について考察する。

ＱＡＭ変調器の出力において、連続時間通過域信号は、 ５（ｔ）　＝　１（ｔ）　ｃｏｓ（ｃａｔ）　＋　ｑ（
ｔ）　５ｉｎ（Ｑ４ｔ）　　　　　　　（１）ここで、
ｉ　（ｔ）およびｑ　（ｔ）は、変調器の入力における
同相および直角のベースバンド波形であり、ω０は、搬
送波の弧度周波数である。

１＝０において発生する記号に対しては、波形ｉ　（ｔ
）およびｑ（ｔ）を次式によって近似することができる
。

そして、 ここで、ａ、、およびｂわけ、同相および直角のデータ
記号であり、ｈｔ（ｔ＞は、送信されたパルス波形であ
り、Ｔは、ボー（ｂａｕｄ）周期を表す。

ＡＭ／ＡＭ送信機の３乗の非直線性に対しては、送信機
の帯域通過フィルタの出力における非線形波形は、次式
で与えられる。

ａ（ｃ）　＝　！　（Ｘ３　［１３（ｔ）　＋　１（ｔ
）　ｑ２（ｔ）］　ｃｏｓ（ｃｏｏｔ）＋尋α３　［ｑ
３（ｔ）　＋　Ｑ（ｔ）　１２Ｑ）］　５ｉｎ（Ｑ）ｏ
ｆ）　　（３）ここで、α３は、３次の非直線性の実部
である８ＱＡＭ復調器の出力（但し、受信ナイキストフ
ィルタの前）では、非直線波形は、 ａＨＱ）　＝↓α３　［１３（ｔ）　＋　１（ｔ）　ｑ
２（ｔ）］　　　　　　（４ａ）および、 −３ ａｑ（ｔ）　−Ｔ　α３［ｑ３（ｔ）　＋　ｑ（ｔ）　
１２（ｔ）１　　　　　　　＜４ｂ＞となる。ここで、
添え字ｉおよびｑは、同相および直角のレールを表す。

因数３７４を無視し、α３＝１と仮定すると、正これは
、（２ａ）および（２ｂ）を（４ａ）に代入することに
よって得られる。

モデム受信機の機能（ナイキスト・フィルタおよび標本
化）は、次の式によって規範が作られる６Ｒｉｏ＝丁り
、（ｔ）　ａｉ（＝ｔ）　ｄτ、（６）ここで、Ｒ，。

は、時刻１＝０におけるｉレールの非線形応答を表し、
ｈｒ（ｔ）は、受信ナイキスト・フィルタのインパルス
応答て゛ある。

（５）を（６）に代入することにより、メモリの第１の
部分に格納されるべき３次の非直線性の正規化補正値に
対する表現として、次式か与えられる６ｔＪ、４”　ｈ
ｔ（−ｔ−ｎＴｔｌ［Ｊ、ｂｎ　ｈ【（−ｔ−ｎＴ）］
”］ｄτ（７）ｑレールに対するＡＭ／ＡＭ補正を同様
に導くと、次式が与えられる。

これは、３次の非直線性の正規化補正値に対する表現で
、メモリの第２の部分に格納されるべきものであるや ｉレールに対するＡＭ／ＰＭ補正を同様に導くと、正規
化補正値に対する表現として、次式が与えられる。

ＰｉＰ−丁ｈｒ（τ）［［よりｎ　ｈＬ（（−ｎＴ）］
３＋［Ｊ、ｂｎ　ｈｔ（−ｔ−ｎＴ）］［工ａｎ　”（
−”−”）］２１ｄ？（０、この表現は、思いがけなく
、式（８）を符号反転したものに等しく、従って、この
補正にも、メモリの第２の部分を使用することができる
６ ｑレールに対するＡＭ／ＰＭ補正を同様に導くと、正規
化補正値に対する表現として、次式が与えられる。

この表現は、思いがけなく、式（７）に等しく、従って
、この補正にも、メモリの第１の部分を使用することが
できる。

第１図から、無線送信機の非線形応答は、モデム受信機
における適応線形回路によって最初に作用されることを
知ることができる。これらの回路は、その非直線性に応
答するが、それは、それが線形効果を埋め込んだからで
ある９例えば、３乗展開は平均信号利得を増加させる。

式（４ａ）および（４ｂ）から解るように、メモリに格
納された補正蔭は、同じレールの信号と共に相関される
が、これが、反対レールの信号は自乗としてしか現れな
いからである７ 線形化装置が、トランスバーサル等化器およびその他の
適応線形回路に続く独立形の装置として動作する場合、
メモリに格納される補正値には、埋め込みの線形効果を
持たせるべきではない。この結果を達成するには、補正
値に次のような変更を適用する。

各記号の位置に対し、正の同じレール信号レベルに対す
る条件付き平均補正値を負の同じレール信号レベルに対
する条件付き平均補正値に等しくするやこの均等 平均条件は、本来の純粋に３乗の補正値から各同じレー
ル信号レベルの線形関数を引くことによって得られる。

これらの変更によって、モデム受信機の適応線形回路で
使用される相関誤差極性アルゴリズムの応答のモデルが
作られる、メモリ変更の結果、モデム受信機における独
立した回路として線形化装置を実現することが可能とな
るーこの特徴によって、トランスバーサル等化器および
その他の受信機適応回路と相互に影響しあうことなく別
個の回路として線形化装置を開発することができる７線
形化装置をモデム送信器で使用するか、またはモデム受
信機の適応線形回路を制御する帰還ループの中に入れる
場合は、前記の変更は不要である。

メモリをプログラムする場合の最終ステップは、既に算
出した結果の倍率を調節して、結果が、メモリの格納場
所に記憶され得る値の範囲を超えないようにすることで
ある。

６４ＱＡＭシステムでは１記号当たり３つの有意ビット
があり、レールが２つあるので、これらの補正値を完全
にメモリに直接記憶するためには、５記号分の範囲を考
察するのに３０ビット長のアドレスを必要とする。ＡＭ
／ＡＭ歪およびＡＭ／ＰＭ歪の両方を考察すると、各レ
ールに対し約１０億ビットのメモリが必要となる。しか
し、両レール上の５つの記号を樽成オる３０のデータ・
ビ・７）の作用を近づけるように記号列のデータ・ビッ
トの部分集合を巧妙にに選択することによって、極めて
実質的にメモリを減らすことが可能である７６４Ｑ、Ａ
Ｍの場合、次の表に従って選択した１６ビットで開始し
て、僅か１４アドレス・ビ・・川・を考慮することによ
り卓越した結果を得ることができた７ 第１表　縮小容量メモリに有意な データ・ビット ３つのデータ・ビットのうち１つのみを使用する場合に
は、符号ビットまたは最有意ピッｌ”（ＭＳＢ）が維持
される６符号ビットがゼロの場合、送信され得るデータ
・レベル、３．５および７は、メモリ内容の計算におい
て、１と７を入力限度とする３乗の非直線性に対する中
間点補正値を生成する５、５７によって近似される。符
号ビットが１の場合には、送信され得るデータ・レベル
−１、−３、−５および−７は、−１と−７を入力限度
とする３乗の非直線性に対する中間点補正値を生成する
−５．５７によって近似される。これらの値は、非直線
性の優れた補正を与えることを発見した。

帯域が制限された伝送チャネルの非線形応答に関し、さ
らにメモリを相当減らすことを可能ならしめるような性
質があることが解った。

第１に、ＡＭ／ＡＭの同じレールの歪は、ＡＭ／ＰＭの
反対レールの歪と同じ関数である。

第２に、その歪は、同じレール入力信号の奇関数である
。

最後に、その歪は、反対レール入力信号の偶関数である
。これらの各事実によって、メモリを半分に減らすため
に、ある種の論理で暗に含まれる対称性を利用すること
が可能となり、因数が８という全体的な改善が得られる
に れらの複合的な手段によって、メモリ回路２５には、借
か２つのボルテラ・メモリ・ユニットを入れるだけで済
み、６４ＱＡＭの場合で、それぞれ１４アドレス・ビッ
ト、即ち、２１４バイトまたは約１６にバイトを有する
のみである、最初に述べたアドレス・ビットの削減は、
Ｓ／Ｐ変換器２２および２３において都合よく処理する
ことができる。各Ｓ／Ｐは、記号の３つのビットの各々
に対して５ビット長のシフト・レジスタ１つずつ計３個
備えてもよい。新たな記号が入ってくる度に、前の記号
は、終わりの方に移される。１１ビットの出力バスが、
第１表の第１行の１１の選択されたビットに接続される
。中心の記号Ｓ◇、それに隣接する２つの記号Ｓ、およ
び５−ｑ、のすべての３ビット、さらに両端の記号Ｓ２
およびｓ−２のＭ　Ｓ　Ｂ、即ち符号ビットのみが、そ
の１１ビット・バスを介してメモリ回路２５に供給され
る、 メモリのさらなる削減は、第３図を参照して説明するこ
とができる、第３図は、メモリ回路２５として有用なメ
モリ回路のブロック図である。同図において、第１表の
第１行によって例示した１１のビットは、メモリ・アド
レスの生成に必要とされるものであるが、これらが、Ｓ
／Ｐ　２２から排他的論理和の配列５０へと、Ｓ　／　
Ｐ　２３から排他的論理和の配列５１へと供給される７
　２つのし−ルは全く同じなので、■レールのみを説明
する。

排他的論理和配列５０により、中心の記号Ｓ。のＭＳＢ
、即ち、符号ビットが分離され、選択的２の補数回路５
３に送られるうそのビットが１で負電圧レベルを示すな
らば、排他的論理和配列５０は、残りの１０の入力ビッ
トを、ボルテラ・メモリ５６および５７に送る前に、反
転する。中心の記号のＭＳＢがゼロならば、その１０の
入力ビットは、不変のままメモリ５６および５７に渡さ
れる。排他的論理和配列をボルテラ・メモリ５６に接続
する１０ビットのバスは、第１表の第２行目に示した５
ビットのうちの４ビットを反対レールのメモリに供給す
るタップを含む７同じレールの項が、偶対称であるため
、中心の記号の符号ビットは必要とされない６従って、
ＳＱからの他の２つのビ・ソト、ｓｉおよび３−４から
のＭＳＢが、メモリ５７の反対レールアドレスを形成す
る６メモリ５６から受信される８ビット・ワードが、選
択的２の補数回路５３のもう一方の入力を形成する８制
御ビット、即ち、Ｓｒ）の符号ビットは、選択的２の補
数回路５３への最初の入力を形成するが、これがゼロの
場合、メモリ５６からの８ビット・ワードは、不変のま
ま出力される。それに対して、その制御ビットが１の場
合、回路５３は、８ビットの入力ワードに対して２の補
数の動作を行って、正規化された補正出力ワードを形成
する。

これまでに得た補正方法では、特徴付けた歪と伝送チャ
ネルの特性とを考慮した。しかし、歪の強度は考慮され
ていない。伝送システムにおける歪は、すべてＡＭ／Ａ
ＭまたはＡＭ／ＰＭとして特徴付けることができるが、
冬型の歪の量は、極めて異なることがある６従って、冬
型の補正を行うために、利得制御が必要である。しかし
、既に、ＡＭ／ＡＭの同じレールの歪はＡＭ／ＰＭの反
対レールの歪と同じ関数であり、メモリ回路２５の各出
力には、ＡＭ／ＡＭ歪に対する補正因子が一方のレール
上に、Ａ　Ｍ　／　Ｐ　Ｍ歪に対する補正因子が他方の
レール上に含まれる。２つの出力を有する制御回路２８
、乗算器網およびそれらに接続された加算器によって、
これらの補正値を正しく適用することが可能となる。

ＱＡＭ信号は、Ｘ座標とＸ座標がル−ルとＱレールの上
のアナログ信号レベルをそれぞれ表す位相平面として周
知の２次元配列でしばしば表される。データ記号は、離
散的なアナログレベルで表されるので、オシロスコープ
またはｘ−ｙブロック上でみると、位相平面は、均等に
離れた点からなる正方形の基盤目となる。ＡＭ／ＡＭ歪
は、位相平面上では非線形な膨張として明示される。

従って、制御回路２８の可変利得出力ｇａは、乗算器３
３および３４を通して両レールに加えられるが、均等に
離れたドツト・パタンを生成するように調節することが
できる６ ＡＭ／ＰＭ歪は、位相平面上では、非線形な回転として
明示される。これは、一方のレール上における他方のレ
ールから反対極性の補正を必要とする。これを行うため
に、制御回路２８のもう一方の出力、即ち、可変Ａ　Ｍ
　／　Ｐ　Ｍ利得ｇｐは、レールＱには直に乗算器３６
を介して供給されるが、レールＩには反転器３７によっ
て反転されてから乗算器３８を介して供給される。同様
に、−様に隔たったドツトからなる正方形の基盤目を位
相平面上に生成するように、ｇｐも調節することができ
る。このようにする代わりに、両方の利得ｇａおよびｇ
ｐを、最低の出力誤り率を生じるように、調節してもよ
い。

この実施例では、利得因子は、乗算器および加算器もデ
ジタルであるから、８ビット・デジタル・ワードの形式
である７従って、制御回路２８は、２つの独立した調節
可能な８ビット・ワードを生成する。

補正された出力データからの帰還を巧妙に用いて、制御
回路２８を適応的にすることが可能である。このような
実施例を第４図に示すにの回路において、２つのレール
上の補正データからの補正された各出力記号のＰ＋１個
のＭ　Ｓ　Ｂが、プログラム可能な読み出し専用記＠　
（ＰＲＯＭ）６０のアドレスを形成する。前記のｐ＋１
と・ソトには、Ｐデータ・ビットと最有意ソフト・ビッ
トが含まれ、最有意ソフト・ビットは、含まれる誤差の
極性を示す。ＦＲＯＭ６０の各アドレスに記憶されてい
るのは、４ビット・ワードであり、出力６２〜６５上に
それぞれ並列に出力される。可逆計数器６７は、ＰＲＯ
Ｍ出力６２に接続されたインクリメント人力６８、ＰＲ
ＯＭ出力６３に接続されたデクリメント入力６９、およ
びｇａ出カフ０を有する。

第２の可逆計数器７２は、ＰＲＯＭ出力６４に接続され
たインクリメント入カフ３、ＰＲＯＭ出力６５に接続さ
れたデクリメント人カフ４、およびｇｐ出カフ５を有す
るつ計数器６７および７２に格納されている計数値は、
それぞれ実際の利得の値ｇａおよびｇｐである。

ＦＲＯＭ６０のプログラム方法を理解し、従って、適応
制御回路の動作も理解するために、第５図の位相平面を
考察する、同図において、隅の状態を点８０〜８３によ
って示す７４つの状態を、両レール上の最大強度の記号
によって表わしている。各隅の状態の周囲の領域は、４
つの局部的な象限に分割される。その隅の状態を構成す
るその記号の誤差極性ビットによって、その信号が何れ
の局部的象限に該当するかが決定される。これらの４つ
の状態が非直線性に最も影響され易く、適応回路によっ
て与えられる変化は比較的長期にわたるため、利得の制
御には、これらの４つの状態からの情報のみを使用する
必要がある。

隅の状態が検出されると、存在する非直線性の種類およ
びそれを補正するために必要な調節指示を決定するため
に誤差極性ビットが使用される。

位相平面の対角線上にある隅の状態の象限は、非線形な
圧縮または膨張を表し、従って、ｇ、の調節を示すや例
えば、ＱおよびＩのレール上の４つのＭ　Ｓ　Ｂがそれ
ぞれ０１１０および０１１０である時刻のボー（情報単
位、即ち、記号）は、位相状ｐ　８Ｑの第３象限に当た
る７これは、誤差を少なくするなめに適応回路はｇ９を
インクリメントし−なければならないことを示している
６従って、ＰＲＯＭ　６０のアドレス０１１００１、０
に記憶されているのは、計数器６７にインクリメン１〜
・パルスを与えるワード１０００である。同様に、アド
レス１０００　０１１１は、状態８１の第２象限を表す
が、このアドレスには、ワード０１００があり、このワ
ードは、計数器６７をデクリメントするように作用する
。

隅の状態の他の象限は、非線形な回転を表すので、ｇｐ
の調節を示すウアドレス１００１　１０００は、状態８
２の第４象限に当たり、このアドレスに格納されている
のは、ワード０００１であり、このワードは、計数器７
２にデクリメント・パルスを与え、位相平面周辺を時計
回りにさらに回転させる、残る１３の隅の状態のアドレ
スが、同様にプログラムされている。隅の状態を表さな
い他のすべてのアドレスは、利得調節をしないことを表
す。ｏｏｏでプログラムすることができる７この適応制
御回路を用いれば、ｇａおよびｇ。は、隅の状態が現れ
る度に繰り返し調節され、隅の状態の誤差極性ビットに
同数のゼロと１とを与えるので、最高の隅の状態の精度
を与えることになる。

明かなことであるが、隅の状態は、位相平面において、
適応回路のために効率的な帰還を与え得る唯一の状態で
はない。如何なる状態の誤差極性ビットも、何らかの適
応的改善を与えるであろうが、原点から離れたものほど
効果的である。また、このように小数の状態を使用する
ならば、ＦＲＯＭの代わりに論理回路を用いて同じアル
ゴリズムで、適応制御を設計することができる。

４ＧＨｚの周波数帯域で９０　ｍ、　ｂ　／　ｓの速度
で動作する６４ＱＡＭデジタル無線システムにおいて３
次歪を除去する上述の実施例の線形化装置は、進行波管
の非直線性による誤り宰を５桁も改善し、非常に効果的
であることが証明された。

他のＱＡＭレベルでも、無線以外の他の媒体を用いても
、本発明を実現できることは、容易に理解できよう。設
計者は、ボルテラ・メモリの大きさ、アドレスにおける
ビ・ソトの数および°選択などを、用途に適合するよう
に、調節することができる。さらに、半導体電力増幅器
によって発生される５次歪、または本明細書の記述のよ
うに特徴付け、かつ伝送チャネルの表現と共に畳み込む
ことができる歪であれば、本発明に従って補正すること
ができる。

これも当業者には考えつくことであるが、本発明は、送
信機において前置補償器として有利に用いることが可能
である。前置補償器の構成では、ボルテラ・メモリへの
アドレスは、歪を受けていないシステムから選択したビ
ットであるから、精度は、さらに幾分良くなるやしかし
、何れの場合も、適応性を与えるためには、必要な帰還
を与えるために、受信機からの狭い通信チャネルが必要
となる。

【図面の簡単な説明】

第１図は、本発明の有用な応用を説明するデジタル無線
システムのブロック図、 第２図は、本発明の特に有用な実施例のブロック図、 第３図は、第２図の実施例のメモリ回路のブロック図、 第４図は、第２図の実施例の適応制御回路のブロック図
、 第５図は、第４図の適応制御回路の動作説明に役立つ６
４ＱＡＭ位相平面図である。 出 願 人：アメリカン テレフォン アンド 禮

Claims (16)

【特許請求の範囲】
1. （１）データの記号がＩレール上のｐビットとＱレール
   上のｐビットとからなるＱＡＭ伝送チャネルにおいて、
   特徴付けられた非直線性による記号間の干渉を減少させ
   るデジタル線形化装置（２０）において、 前記Ｉレールおよび前記Ｑレールに接続されていて、前
   記データ記号のｎ個の記号列から少なくとも１つのアド
   レスを形成するアドレス手段（２２、２３）と、 前記アドレス手段に接続されていて、前記アドレスに応
   じて、第１および第２の補正ワードを形成するメモリ手
   段（２６）と、 前記メモリ手段、前記Ｉレールおよび前記Ｑレールに接
   続されていて、第１の利得因子ｇ＿ａと前記第２の補正
   ワードとの積である第１のＡＭ／ＡＭ補正因子および第
   ２の利得因子ｇ＿ｐと前記第１の補正ワードとの積であ
   る第１のＡＭ／ＰＭ補正因子を生成し、前記記号列の記
   号の１つのＱレール部分に加えるとともに、前記第１の
   利得因子ｇ＿ａと前記第１の補正ワードとの積である第
   ２のＡＭ／ＡＭ補正因子および前記第２の利得因子と前
   記第２の補正ワードとの積の符号を反転したものに等し
   い第２のＡＭ／ＰＭ補正因子を生成し、前記記号列の前
   記１つの記号のＩレール部分に加える補正手段（２８〜
   ４４）とを備えた ことを特徴とするデジタル線形化装置。
2. （２）前記第１の補正ワードが、前記の特徴付けられた
   非直線性を含む前記伝送チャネルの前記記号列に対する
   ＡＭ／ＡＭ・Ｉレール応答のボルテラ（Ｖｏｌｔｅｒｒ
   ａ）展開からなり、さらに、前記第２の補正ワードが、
   前記の特徴付けられた非直線性を含む前記伝送チャネル
   の前記記号列に対するＡＭ／ＡＭ・Ｑレール応答のボル
   テラ（Ｖｏｌｔｅｒｒａ）展開からなる ことを特徴とする請求項１記載のデジタル線形化装置。
3. （３）前記１つの記号が、前記記号列の中心の記号であ
   る ことを特徴とする請求項２記載のデジタル線形化装置。
4. （４）前記アドレス手段が、第１および第２のアドレス
   を生成し、各アドレスが、前記の両レールからの前記記
   号のビットのそれぞれの部分集合からなり、 前記第１の補正ワードが、前記第１のアドレスに応じて
   生成され、前記第２の補正ワードが、前記第２のアドレ
   スに応じて生成される ことを特徴とする請求項２記載のデジタル線形化装置。
5. （５）前記伝送チャネルが、６４ＱＡＭであり、ｎ＝５
   、 ｐ＝３、さらに、 前記記号列のＩレール部分からは、第２、第３および第
   ４の記号からそれぞれ３ビット、最初と最後の各記号か
   ら符号ビット、そして前記記号列のＱレールからは、前
   記第３の記号から３ビット、前記第３および第４の各記
   号から符号ビットをそれぞれ取って、前記第１のアドレ
   スが構成されることを特徴とする請求項４記載のデジタ
   ル線形化装置。
6. （６）前記第１のアドレスにおいて僅か１ビットによつ
   て表される各記号に対する前記第１の補正ワードの生成
   において使用される相対的な記号の大きさは、前記の特
   徴付けられた非直線性に対する中間点補正値を生成する
   ものである ことを特徴とする請求項４記載のデジタル線形化装置。
7. （７）前記の特徴付けられた非直線性が、３次の歪であ
   り、 前記記号に許される相対的な大きさが、１、３、５およ
   び７であり、さらに、 前記補正ワードを算出するときに使用される前記の相対
   的な大きさが、前記記号列の最初と最後の記号のＩレー
   ル部分、ならびに前記第２および前記第４の記号のＱレ
   ール部分に対して約５．５７である ことを特徴とする請求項５記載のデジタル線形化装置。
8. （８）前記メモリ手段が、第１および第２のＰＲＯＭユ
   ニット（５６、５７）を備え、 前記アドレス手段が、 前記Ｉレールおよび前記Ｑレールにそれぞれ接続されて
   いて、各々が、ｎ×ｐ個のセルを備えてｎ個の最近の記
   号の各々のｐビットを蓄積する第１および第２のシフト
   ・レジスタ手段（２２、２３）と、 前記シフト・レジスタ手段の両方のセルの第１の部分集
   合から前記第１のＰＲＯＭユニットに接続されていて、
   前記第１のアドレスを生成する第１のバス手段と、 前記シフト・レジスタ手段の両方のセルの第２の部分集
   合から前記第２のＰＲＯＭユニットに接続されていて、
   前記第２のアドレスを生成する第２のバス手段とを備え
   た ことを特徴とする請求項４記載のデジタル線形化装置。
9. （９）前記メモリ手段が、第１および第２のメモリ・ユ
   ニットを備え、 前記アドレス手段が、第１および第２のアドレス・ユニ
   ットを備え、これらのアドレス・ユニットの各々が、 それぞれのレール（Ｉ、Ｑ）に接続され、ｎ×ｐ個のセ
   ルを備えて、前記記号列のそれぞれの部分を形成するよ
   うに最近のｎ個の記号の各々のｐビットを蓄積するシフ
   ト・レジスタ手段（２２、２３）と、 前記記号列の部分の中心の記号の符号ビットおよび複数
   の他のビットからなる並列ワードを生成するように前記
   のｎ×ｐ個のセルの第１の部分集合に接続された第１の
   バス手段と、 前記バス手段に接続され、前記中心記号部分の符号ビッ
   トに応じて出力ワードを生成する論理配列（５０、５１
   ）とを備え、 前記出力ワードが、前記中心記号部分が正のとき、前記
   複数の他のビットからなり、前記中心記号部分が負のと
   き、前記の他のビットの符号を反転したものからなり、 前記アドレス手段が、 前記第１のアドレスを生成するために、前記第１のアド
   レス・ユニットからの前記出力ワード、および前記第２
   のアドレス・ユニットからの前記出力ワードから選択し
   たビットを前記第１のメモリ・ユニットに接続する第２
   のバス手段と、前記第２のアドレスを形成するために、
   前記第２のアドレス・ユニットからの前記出力ワード、
   および前記第１のアドレス・ユニットからの前記出力ワ
   ードから選択したビットを前記第２のメモリ・ユニット
   に接続する第３のバス手段とをさらに備えた ことを特徴とする請求項４記載のデジタル線形化装置。
10. （１０）前記第１のメモリ・ユニットおよび前記第２の
    メモリ・ユニットが、それぞれ 前記それぞれのアドレスに応じて、格納されているワー
    ドを生成する読み出し専用記憶（ＰＲＯＭ５６、５７）
    と、 前記それぞれの読み出し専用記憶および前記それぞれの
    論理配列（５０、５１）に接続されていて、前記それぞ
    れの中心記号符号ビットに応じて、前記それぞれの補正
    ワードを生成する選択的２の補数回路（５３、５９）と
    を備え、 前記それぞれの補正ワードが、前記中心記号部分が正の
    とき、前記の格納されているワードからなり、前記中心
    記号部分が負のとき、前記の格納されているワードの２
    の補数からなる ことを特徴とする請求項９記載のデジタル線形化装置。
11. （１１）前記記号列のＩレール部分からは、最初と最後
    の記号から符号ビット、中心の記号から符号ビットを除
    くすべてのデータ・ビット、そして前記記号列のＱレー
    ル部分からは、中心の記号から符号ビットを除くすべて
    のデータ・ビットを取って、前記第１のアドレスが構成
    される ことを特徴とする請求項９記載のデジタル線形化装置。
12. （１２）前記補正手段が、 調節可能なＡＭ／ＡＭ利得ワードｇ＿ａを生成する第１
    の利得手段と、 調節可能なＡＭ／ＰＭ利得ワードｇ＿ｐを生成する第２
    の利得手段と、 前記第１の利得手段および前記メモリ手段に接続されて
    いて、前記第２のＡＭ／ＡＭ補正因子を生成するために
    、前記第１の補正ワードに前記ＡＭ／ＡＭ利得ワードを
    乗じる第１のデジタル乗算手段（３３）と、 前記第１の利得手段および前記メモリ手段に接続されて
    いて、前記第１のＡＭ／ＡＭ補正因子を生成するために
    、前記第２の補正ワードに前記ＡＭ／ＡＭ利得ワードを
    乗じる第２のデジタル乗算手段（３４）と、 前記第２の利得手段および前記メモリ手段に接続されて
    いて、前記第１のＡＭ／ＰＭ補正因子を生成するために
    、前記第１の補正ワードに前記ＡＭ／ＰＭ利得ワードを
    乗じる第３のデジタル乗算手段（３６）と、 前記第２の利得手段に接続されていて、負のＡＭ／ＰＭ
    利得ワードを生成する符号反転手段（３７）と、 前記符号反転手段および前記メモリ手段に接続されてい
    て、前記第２のＡＭ／ＰＭ補正因子を生成するために、
    前記第２の補正ワードと前記負のＡＭ／ＰＭ利得ワード
    とを乗じる第４のデジタル乗算手段（３８）と、 前記第１および前記第４のデジタル乗算手段および前記
    Ｉレールに接続されていて、前記記号列の前記１つの記
    号の前記Ｉレール部分に前記第２の補正因子を加算する
    第１の加算手段（４０＋４１）と、 前記第２および前記第３のデジタル乗算手段および前記
    Ｑレールに接続されていて、前記記号列の前記１つの記
    号の前記Ｑレール部分に前記第１の補正因子を加算する
    第２の加算手段（４０＋４１）とを備えた ことを特徴とする請求項４記載のデジタル線形化装置。
13. （１３）前記記号が、前記線形化装置の出力において、
    前記の各レール上でｐ個のデータ・ビットと１つのソフ
    ト・ビットからなり、前記ソフト・ビットが、前記記号
    のそれぞれのレール部分の誤差極性を示し、 前記線形化装置が、 前記データ・ビットおよび前記ソフト・ビットに応じて
    動作し、前記第１および第２の利得手段に接続されてい
    る適応制御手段（２８）をさらに備え、 前記適応制御手段が、 記号のデータ・ビットとソフト・ビットとの組み合わせ
    が、記号位相平面の非線形圧縮を示すとき、前記組み合
    わせに応じて、前記ＡＭ／ＡＭ利得ワードをインクリメ
    ントし、 記号のデータ・ビットとソフト・ビットとの組み合わせ
    が、前記位相平面の非線形膨張を示すとき、前記組み合
    わせに応じて、前記ＡＭ／ＡＭ利得ワードをデクリメン
    トし、 記号のデータ・ビットとソフト・ビットとの組み合わせ
    が、前記位相平面の時計回りの非線形回転を示すとき、
    前記組み合わせに応じて、前記ＡＭ／ＰＭ利得ワードを
    インクリメントし、そして記号のデータ・ビットとソフ
    ト・ビットとの組み合わせが、前記位相平面の反時計回
    りの非線形回転を示すとき、前記組み合わせに応じて、
    前記ＡＭ／ＰＭ利得ワードをデクリメントするように動
    作する ことを特徴とする請求項１２記載のデジタル線形化装置
    。
14. （１４）前記第１および第２の利得手段が、それぞれの
    可逆計数器（６７、７２）を備え、前記適応制御手段が
    、前記出力記号の前記データ・ビットと前記ソフト・ビ
    ットとによってアドレス指定され、前記可逆計数器に接
    続されたＰＲＯＭ手段（６０）を備え、前記ＰＲＯＭ手
    段が、前記位相平面の隅の状態の記号を表す前記ＰＲＯ
    Ｍ手段内部のアドレスに、前記計数器の計数値を変更す
    るための指示ワードを記憶している ことを特徴とする請求項１３記載のデジタル線形化装置
    。
15. （１５）前記補正因子が、前記ＱＡＭ伝送チャネルの送
    信機において、前記記号に加えられることを特徴とする
    請求項４記載のデジタル線形化装置。
16. （１６）前記補正因子が、前記デジタル線形化装置の出
    力において、前記記号に加えられることを特徴とする請
    求項４記載のデジタル線形化装置。