JPH0394448A - 半導体集積回路のレイアウト処理方法 - Google Patents
半導体集積回路のレイアウト処理方法Info
- Publication number
- JPH0394448A JPH0394448A JP23034189A JP23034189A JPH0394448A JP H0394448 A JPH0394448 A JP H0394448A JP 23034189 A JP23034189 A JP 23034189A JP 23034189 A JP23034189 A JP 23034189A JP H0394448 A JPH0394448 A JP H0394448A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- cell
- data
- layout processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000012545 processing Methods 0.000 title claims description 5
- 238000013461 design Methods 0.000 claims abstract description 19
- 238000003672 processing method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 2
- 238000012546 transfer Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
同一パターンが繰り返し設けられた半導体集積回路のレ
イアウト処理方法に関し、 集積回路におけるレイアウトパターンの設計データを効
率よく最小化することを目的とし、半導体集積回路に繰
り返し設けられた同一パターンの設計データをセル単位
に配置してレイアウトの処理を行う半導体集積回路のレ
イアウト処理方法であって、前記セルのそれぞれが含む
同一パターンの数を前記同一パターンの総数の平方根に
最も近い整数となるように規定するよう構戒する。
イアウト処理方法に関し、 集積回路におけるレイアウトパターンの設計データを効
率よく最小化することを目的とし、半導体集積回路に繰
り返し設けられた同一パターンの設計データをセル単位
に配置してレイアウトの処理を行う半導体集積回路のレ
イアウト処理方法であって、前記セルのそれぞれが含む
同一パターンの数を前記同一パターンの総数の平方根に
最も近い整数となるように規定するよう構戒する。
本発明は半導体集積回路のレイアウト処理方法に関し、
特に、同一パターンが繰り返し設けられた半導体集積回
路のレイアウト処理方法に関する。
特に、同一パターンが繰り返し設けられた半導体集積回
路のレイアウト処理方法に関する。
近年、通信技術の発達に伴い、データ転送を行うことが
急増している。このようなデータ転送は、例えば、集積
回路の設計データについても行われている。すなわち、
集積回路のレイアウトパターンを設計した後、そのパタ
ーンデータをコンピュータに転送して、露光パターンの
作戒等を行うようになされている。
急増している。このようなデータ転送は、例えば、集積
回路の設計データについても行われている。すなわち、
集積回路のレイアウトパターンを設計した後、そのパタ
ーンデータをコンピュータに転送して、露光パターンの
作戒等を行うようになされている。
そして、近年の半導体集積回路は、高集積化の要求に応
じて、１つの集積回路に極めて多くのパターンが含まれ
るようになっている。このように、データ量の規模が増
加すると、それに伴ってデータ転送に要する時間も増加
する。この集積回路のレイアウト処理におけるデータ転
送時間を減少するためには、データ景の最小化を計るこ
とが必要となっている。
じて、１つの集積回路に極めて多くのパターンが含まれ
るようになっている。このように、データ量の規模が増
加すると、それに伴ってデータ転送に要する時間も増加
する。この集積回路のレイアウト処理におけるデータ転
送時間を減少するためには、データ景の最小化を計るこ
とが必要となっている。
ところで、従来、半導体集積回路のレイアウトパターン
を設計する場合、同一パターン（例えば、電極窓）を繰
り返して使用することが頻繁に行われている。このとき
、同一階層上に全データをベタに書くと、最終的なデー
タ量は膨大なものとなるため、集積回路における同一パ
ターンをセル化することが行われている。
を設計する場合、同一パターン（例えば、電極窓）を繰
り返して使用することが頻繁に行われている。このとき
、同一階層上に全データをベタに書くと、最終的なデー
タ量は膨大なものとなるため、集積回路における同一パ
ターンをセル化することが行われている。
上述したように、従来、半導体集積回路のレイアウト処
理方法として、−集積回路における同一パターンをセル
化することが行われている。しかし、データを縮小化す
るために使用されるセルの大きさは、無作為に設定され
ており、データ量の最小化を計るための効率のよいセル
化については考慮されていないのが現状である。
理方法として、−集積回路における同一パターンをセル
化することが行われている。しかし、データを縮小化す
るために使用されるセルの大きさは、無作為に設定され
ており、データ量の最小化を計るための効率のよいセル
化については考慮されていないのが現状である。
本発明は、上述した従来の半導体集積回路のレイアウト
処理方法が有する課題に鑑み、Ｓ積回路におけるレイア
ウトパターンの設計データを効率よく最小化することを
目的とする。
処理方法が有する課題に鑑み、Ｓ積回路におけるレイア
ウトパターンの設計データを効率よく最小化することを
目的とする。
本発明によれば、半導体集積回路に繰り返し設けられた
同一パターンの設計データをセル単位に配置してレイア
ウトの処理を行う半導体集積回路のレイアウト処理方法
であって、前記セルのそれぞれが含む同一パターンの数
を前記同一パターンの総数の平方根に最も近い整数とな
るように規定するようにしたことを特徴とする半導体集
積回路のレイアウト処理方法が提供される。
同一パターンの設計データをセル単位に配置してレイア
ウトの処理を行う半導体集積回路のレイアウト処理方法
であって、前記セルのそれぞれが含む同一パターンの数
を前記同一パターンの総数の平方根に最も近い整数とな
るように規定するようにしたことを特徴とする半導体集
積回路のレイアウト処理方法が提供される。
上述した構或を有する本発明の半導体集積回路のレイア
ウト処理方法によれば、半導体集積回路に繰り返し設け
られた同一パターンの設計データは、セル単位に配置さ
れるが、１つのセルに含まれる同一パターンの数は、該
同一パターンの総数の平方根に最も近い整数となるよう
に規定される。
ウト処理方法によれば、半導体集積回路に繰り返し設け
られた同一パターンの設計データは、セル単位に配置さ
れるが、１つのセルに含まれる同一パターンの数は、該
同一パターンの総数の平方根に最も近い整数となるよう
に規定される。
これによって、集積回路におけるレイアウトパターンの
設計データを効率よく最小化することができる． 〔実施例〕 まず、本発明に係る半導体集積回路のレイアウト処理方
法の原理を半導体集積回路の電極窓のレイアウトを例に
とって説明する。
設計データを効率よく最小化することができる． 〔実施例〕 まず、本発明に係る半導体集積回路のレイアウト処理方
法の原理を半導体集積回路の電極窓のレイアウトを例に
とって説明する。
半導体集積回路の電極窓等は、例えば、同一パターンが
繰り返して使用されているが、この電極窓の総数をＴ，
電極窓のデータサイズをＡ． １つのセルに含まれる
電極窓の数をＮ， １つのセルを配置するためのデー
タ量をＦ，セルとしての情報を与えるためのデータサイ
ズをＣ．そして，全データ量をＬとすると、 Ｌ＝ＴＦ／Ｎ＋ＮＡ＋Ｃ ・・・・・・ ■ここで、
Ｆは、セルを置くのに必要なデータサイズである。
繰り返して使用されているが、この電極窓の総数をＴ，
電極窓のデータサイズをＡ． １つのセルに含まれる
電極窓の数をＮ， １つのセルを配置するためのデー
タ量をＦ，セルとしての情報を与えるためのデータサイ
ズをＣ．そして，全データ量をＬとすると、 Ｌ＝ＴＦ／Ｎ＋ＮＡ＋Ｃ ・・・・・・ ■ここで、
Ｆは、セルを置くのに必要なデータサイズである。
次に、■式からデータ量を最小にするためのＮを求める
と θＬ／θＮ＝−ＴＦ／Ｎ” ＋Ａ＝Ｏ Ｎ” ＝ＴＦ／Ａ ．’． Ｎ＝ （ＴＦ／Ａ）”” （Ｎｅｏ）この
値を６２Ｌ／θＮ２に代入すると ｅ” Ｌ／ｅＮｚ＝２ＴＦ／Ｎ’ 一２ ７ Ｆ／ （（ＴＰ／Ａ）・（ＴＦ／Ａ） ’
” ）＝ ２ Ａ３／”／（ＴＦ）” ＞ ０となる。
と θＬ／θＮ＝−ＴＦ／Ｎ” ＋Ａ＝Ｏ Ｎ” ＝ＴＦ／Ａ ．’． Ｎ＝ （ＴＦ／Ａ）”” （Ｎｅｏ）この
値を６２Ｌ／θＮ２に代入すると ｅ” Ｌ／ｅＮｚ＝２ＴＦ／Ｎ’ 一２ ７ Ｆ／ （（ＴＰ／Ａ）・（ＴＦ／Ａ） ’
” ）＝ ２ Ａ３／”／（ＴＦ）” ＞ ０となる。
従って、Ｌは、Ｎ ＝ （ＴＦ／Ａ） ””のとき極小
となり、Ｎ＞Ｏでは最小となる。
となり、Ｎ＞Ｏでは最小となる。
ここで、Ａ′．Ｆの時は、
Ｎ ＝ Ｔ Ｉ／２・・・・・・ ■
となる。
従って、■式を使用してセルの大きさを規定することに
より、レイアウト処理を行う設計データ量を最も少なく
することができる。
より、レイアウト処理を行う設計データ量を最も少なく
することができる。
実際のデータ量をＧＤＳ ＩＩデータフォーマットを使
って算出すると下表のようになった。
って算出すると下表のようになった。
前記の■式（Ｎ＝Ｔ””）を使用して１つのセルに含ま
れる電極窓の数をＮを計算すると、Ｔ＝９００ノ時
Ｎ＝ （９００）”” ＝３０Ｔ＝８１００の時 Ｎ
＝（８１００）”” ＝９０となり、上表で最もデータ
量の少ない所（上記の表における☆印個所）に一致する
ことになり、■式が有効であることがわかる。
れる電極窓の数をＮを計算すると、Ｔ＝９００ノ時
Ｎ＝ （９００）”” ＝３０Ｔ＝８１００の時 Ｎ
＝（８１００）”” ＝９０となり、上表で最もデータ
量の少ない所（上記の表における☆印個所）に一致する
ことになり、■式が有効であることがわかる。
以上により、繰り返し設けられた同一パターンの設計デ
ータ（例えば、電極窓）をセル化する場合に、１つのセ
ルが含むパターンの数Ｎをパターンの総数Ｔの平方根に
最も近い整数となるように規定することによって、集積
回路におけるレイアウトパターンの設計データを効率よ
く最小化することができる。
ータ（例えば、電極窓）をセル化する場合に、１つのセ
ルが含むパターンの数Ｎをパターンの総数Ｔの平方根に
最も近い整数となるように規定することによって、集積
回路におけるレイアウトパターンの設計データを効率よ
く最小化することができる。
以下、図面を参照して本発明に係る半導体集積回路のレ
イアウト処理方法を具体例により説明する。
イアウト処理方法を具体例により説明する。
第１図は本発明に係る半導体集積回路のレイアウト処理
方法を適用した半導体集積回路の一例を示す図であり、
第２図は半導体集積回路のレイアウトパターンの一例を
示す図である。すなわち、第１図は、第２図の半導体集
積回路に対して本発明のレイアウト処理方法を適用した
ものであり、半導体集積回路の周辺に設けられた電極窓
ＥＴの総数Ｔが３２０の場合を示している。
方法を適用した半導体集積回路の一例を示す図であり、
第２図は半導体集積回路のレイアウトパターンの一例を
示す図である。すなわち、第１図は、第２図の半導体集
積回路に対して本発明のレイアウト処理方法を適用した
ものであり、半導体集積回路の周辺に設けられた電極窓
ＥＴの総数Ｔが３２０の場合を示している。
第２図に示されるように、例えば、マイクロプロセッサ
等の半導体集積回路において、データ演算部，データデ
コード部，マイクロＲＯＭ等の半導体ブロックＢの周囲
には、繰り返しパターン化された電極窓ＥＴが配設され
ている。この電極窓ＥＴの総数Ｔが３２０とすると、本
発明のレイアウト処理方法の適用により、すなわち、前
記の■式を適用スルコトニヨＩ／）、Ｔ＝３２０な（Ｄ
で、Ｎ ＝ （３２０） ’ ”′．１８となる。
等の半導体集積回路において、データ演算部，データデ
コード部，マイクロＲＯＭ等の半導体ブロックＢの周囲
には、繰り返しパターン化された電極窓ＥＴが配設され
ている。この電極窓ＥＴの総数Ｔが３２０とすると、本
発明のレイアウト処理方法の適用により、すなわち、前
記の■式を適用スルコトニヨＩ／）、Ｔ＝３２０な（Ｄ
で、Ｎ ＝ （３２０） ’ ”′．１８となる。
これにより、第ｌ図に示されるように、１８個の電極窓
を１つのセル単位として、半導体集積回路における電極
窓ＥＴのレイアウトパターンの設計データが処理される
ことになる。すなわち、１８個の電極窓を有するセルＣ
Ｅを１つの単位として電極窓ＥＴを含むセルＣεを谷と
してレイアウトパターンのデータ転送およびデータ複写
等が行われることになる。
を１つのセル単位として、半導体集積回路における電極
窓ＥＴのレイアウトパターンの設計データが処理される
ことになる。すなわち、１８個の電極窓を有するセルＣ
Ｅを１つの単位として電極窓ＥＴを含むセルＣεを谷と
してレイアウトパターンのデータ転送およびデータ複写
等が行われることになる。
以上において、本発明の半導体集積回路のレイアウト処
理方法は、半導体集積回路の電極窓に適用するものに限
定されず、半導体集積回路に繰り返し設けられている各
種のパターンに対して適用することができる。
理方法は、半導体集積回路の電極窓に適用するものに限
定されず、半導体集積回路に繰り返し設けられている各
種のパターンに対して適用することができる。
以上、詳述したように、本発明に係る半導体集積回路の
レイアウト処理方法は、繰り返し設けられた同一パター
ンの設計データをセル化する場合に、１つのセルが含む
パターンの数を同一パターンの総数の平方根に最も近い
整数となるように設定することによって、集積回路にお
けるレイアウトパターンの設計データを効率よく最小化
することができる。
レイアウト処理方法は、繰り返し設けられた同一パター
ンの設計データをセル化する場合に、１つのセルが含む
パターンの数を同一パターンの総数の平方根に最も近い
整数となるように設定することによって、集積回路にお
けるレイアウトパターンの設計データを効率よく最小化
することができる。
第１図は本発明に係る半導体集積回路のレイアウト処理
方法を適用した半導体集積回路の一例を示す図、 第２図は半導体集積回路のレイアウトパターンの一例を
示す図である。 （符号の説明） Ａ・・・（繰り返しパターンｌ個当りのデータ量）電極
窓のデータサイズ、 Ｂ・・・半導体ブロック、 Ｃ・・・セルとしての情報を与えるためのデータサイズ
、 ＣＥ・・・セル、 ＥＴ・・・電極窓、 Ｆ・・・ｌつのセルを配置するためのデータ量、Ｌ・・
・全データ量、 Ｎ・・・１つのセルに含まれる繰り返しパターン（電極
窓）の数。
方法を適用した半導体集積回路の一例を示す図、 第２図は半導体集積回路のレイアウトパターンの一例を
示す図である。 （符号の説明） Ａ・・・（繰り返しパターンｌ個当りのデータ量）電極
窓のデータサイズ、 Ｂ・・・半導体ブロック、 Ｃ・・・セルとしての情報を与えるためのデータサイズ
、 ＣＥ・・・セル、 ＥＴ・・・電極窓、 Ｆ・・・ｌつのセルを配置するためのデータ量、Ｌ・・
・全データ量、 Ｎ・・・１つのセルに含まれる繰り返しパターン（電極
窓）の数。
Claims (1)
- 【特許請求の範囲】 １、半導体集積回路に繰り返し設けられた同一パターン
の設計データをセル単位に配置してレイアウトの処理を
行う半導体集積回路のレイアウト処理方法であって、 前記セルのそれぞれが含む同一パターンの数を前記同一
パターンの総数の平方根に最も近い整数となるように規
定するようにしたことを特徴とする半導体集積回路のレ
イアウト処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23034189A JPH0394448A (ja) | 1989-09-07 | 1989-09-07 | 半導体集積回路のレイアウト処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23034189A JPH0394448A (ja) | 1989-09-07 | 1989-09-07 | 半導体集積回路のレイアウト処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0394448A true JPH0394448A (ja) | 1991-04-19 |
Family
ID=16906330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23034189A Pending JPH0394448A (ja) | 1989-09-07 | 1989-09-07 | 半導体集積回路のレイアウト処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0394448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4929151B2 (ja) * | 2004-02-23 | 2012-05-09 | アトラス コプコ エアーパワー，ナームローゼ フェンノートシャップ | 軸受け潤滑の改良された機械 |
-
1989
- 1989-09-07 JP JP23034189A patent/JPH0394448A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4929151B2 (ja) * | 2004-02-23 | 2012-05-09 | アトラス コプコ エアーパワー，ナームローゼ フェンノートシャップ | 軸受け潤滑の改良された機械 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0325953A (ja) | 自動フロアプラン演算装置 | |
| EP0905566A3 (en) | Exposure method and method of producing a photolithographic mask | |
| CN106469234A (zh) | 基于模型的规则表产生 | |
| TW548513B (en) | Method for forming a correction pattern for a photomask to photolithograph with a computer assisted design (CAD) tool | |
| JPH0394448A (ja) | 半導体集積回路のレイアウト処理方法 | |
| JPH0247825A (ja) | 荷電ビーム描画データ作成方法 | |
| US9977325B2 (en) | Modifying design layer of integrated circuit (IC) | |
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JPH04148376A (ja) | 印刷回路の階層的配置処理方式 | |
| Klein | A structured methodology for IC photolithography synthesis in semiconductor manufacturing | |
| JPH0822115A (ja) | 描画装置用の描画データの作成方法 | |
| JPH0451512A (ja) | 半導体集積回路装置 | |
| JPH02105259A (ja) | パターン露光装置用データ作成方法 | |
| JPH02191069A (ja) | Ｌｓｉ製造用パターンデータの生成方法 | |
| JP2932792B2 (ja) | 回路分割装置 | |
| JPH03238808A (ja) | 半導体装置の製造方法 | |
| JPH028963A (ja) | データ変換方法 | |
| Nathan et al. | Decision support framework for manufacturing simulation models. | |
| JPH05266135A (ja) | マスクパターンデータ処理装置及びパターン形成方法 | |
| JPH03282817A (ja) | 一括印刷制御方式 | |
| Duarte et al. | Configurable cells: Towards dynamic architectures | |
| JPH02304560A (ja) | ハイブリッドｉｃの製造に用いるフィルムマスクの作成方法 | |
| JPS58137838A (ja) | 半導体装置製造用フオトマスク | |
| McLachlan | Is CIM the answer?. | |
| Crandle et al. | Solving optical lithography problems by using simulation |