JPH0389549A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0389549A JPH0389549A JP22589589A JP22589589A JPH0389549A JP H0389549 A JPH0389549 A JP H0389549A JP 22589589 A JP22589589 A JP 22589589A JP 22589589 A JP22589589 A JP 22589589A JP H0389549 A JPH0389549 A JP H0389549A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- hydrogen
- polycrystalline semiconductor
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 38
- 239000001257 hydrogen Substances 0.000 claims abstract description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 11
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 7
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 26
- 150000002431 hydrogen Chemical class 0.000 abstract description 11
- 239000000126 substance Substances 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004188 enterochromaffin-like cell Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［概要］
多結晶半導体で形成された抵抗体を有する半導体装置に
関し、
所望の安定な抵抗値を有する多結晶半導体で形成された
抵抗体を有する半導体装置を提供することを目的とし、
半導体基板上に形成された多結晶半導体の抵抗体であっ
て、その下面及び上面を水素の拡散係数が二酸化シリコ
ン中の水素の拡散係数よりも小さい物質の層で覆われ、
かつさらにその下面ないし上面のいずれかにおいてその
実質的全面積をアルミニウム層で覆われた抵抗体を有す
るように構成する。[Detailed Description of the Invention] [Summary] Regarding a semiconductor device having a resistor made of a polycrystalline semiconductor, it is an object of the present invention to provide a semiconductor device having a resistor made of a polycrystalline semiconductor and having a desired stable resistance value. A polycrystalline semiconductor resistor formed on a semiconductor substrate, the lower and upper surfaces of which are covered with a layer of a material whose hydrogen diffusion coefficient is smaller than the hydrogen diffusion coefficient in silicon dioxide,
Furthermore, it is configured to have a resistor whose substantially entire area is covered with an aluminum layer on either the lower surface or the upper surface.
［産業上の利用分野］
本発明は半導体装置に間し、特に多結晶半導体で形成さ
れた抵抗体を有する半導体装置に関する。[Industrial Field of Application] The present invention relates to semiconductor devices, and particularly to a semiconductor device having a resistor formed of a polycrystalline semiconductor.
本発明において、「多結晶」とは通常アモルファス、非
晶質等と呼ばれるものも含むものとする。In the present invention, "polycrystal" includes what is usually called amorphous, amorphous, etc.
多結晶半導体は、単結晶半導体より高抵抗率のものを構
成し易く、かつ絶縁膜上にも容易に形成できる利点を有
している。Polycrystalline semiconductors have the advantage of being easier to construct with higher resistivity than single-crystalline semiconductors, and can also be easily formed on insulating films.
近年、ますます半導体集積回路装置の集積度を向上し、
半導体装置をＩＲ＃化することが望まれている。小さな
寸法で大きな抵抗を実現し、基板面積の利用率を向上す
るには、多結晶半導体で形成された抵抗体を利用するの
が有利である。In recent years, the degree of integration of semiconductor integrated circuit devices has been increasing.
It is desired to convert semiconductor devices into IR#. To achieve large resistance with small dimensions and improve substrate area utilization, it is advantageous to utilize resistors formed from polycrystalline semiconductors.
［従来の技術］
第２図に従来の技術による多結晶シリコンにより形成さ
れた抵抗体を備えた半導体装置を示す。[Prior Art] FIG. 2 shows a conventional semiconductor device including a resistor made of polycrystalline silicon.
シリコン等の半導体基板５１の表面に、Ｓ ｉ ０２等
の絶縁１１５２が形成され、その上に多結晶シリコンの
１１５４ａ、５４ｂが形成される。この多結晶シリコン
の膜にイオン注入等により、所定量の不純物ドーピング
を行い、所望の抵抗値を形成する。An insulator 1152 such as S i 02 is formed on the surface of a semiconductor substrate 51 made of silicon or the like, and polycrystalline silicon 1154 a and 54 b are formed thereon. This polycrystalline silicon film is doped with a predetermined amount of impurity by ion implantation or the like to form a desired resistance value.
これら多結晶シリコンの抵抗体５４．５４ｂの表面を酸
化膜等の絶縁膜５６で覆い、抵抗体の電極接続部分に開
口を形成し、電極５７ａ、５７ｂ、５７ｃ、５７ｄを形
成する。その後、ホスホシリケートガラス（ＰＳＧ）等
の眉間絶縁ｌ１１５８を形成し、さらにその上に所望の
アルミニウム配線層５９ａ、５９ｂを形成する。これら
のアルミニウム配線層５９ａ、５９ｂを覆って、さらに
眉間絶縁膜またはカバー層６０を形成する。抵抗体の抵
抗値は、その寸法と不純物ドーピングの量によって制御
している。The surfaces of these polycrystalline silicon resistors 54 and 54b are covered with an insulating film 56 such as an oxide film, and openings are formed in the electrode connection portions of the resistors to form electrodes 57a, 57b, 57c, and 57d. Thereafter, a glabellar insulator 1158 made of phosphosilicate glass (PSG) or the like is formed, and desired aluminum wiring layers 59a and 59b are further formed thereon. A glabella insulating film or cover layer 60 is further formed to cover these aluminum wiring layers 59a and 59b. The resistance value of the resistor is controlled by its dimensions and the amount of impurity doping.
Ｅ発明が解決しようとする課題］
ところが、このようにして形成した多結晶半導体の抵抗
体は、製作後のプロセスによってその抵抗値が変動する
問題を生じた。たとえば、同じ抵抗値を持つように製作
しても、第２図の抵抗体５４ａの抵抗値Ｒ１が抵抗体５
４ｂの抵抗値Ｒ２よりも小さくなってしまう。E Problems to be Solved by the Invention] However, the polycrystalline semiconductor resistor formed in this manner has a problem in that its resistance value fluctuates depending on the process after manufacturing. For example, even if they are manufactured to have the same resistance value, the resistance value R1 of the resistor 54a in FIG.
4b becomes smaller than the resistance value R2.
本発明の目的は、所望の安定な抵抗値を有する多結晶半
導体で形成された抵抗体を有する半導体装置を提供する
ことである。An object of the present invention is to provide a semiconductor device having a resistor formed of a polycrystalline semiconductor having a desired stable resistance value.
［課題を解決するための手段１
多結晶半導体の抵抗体の抵抗値が変動する原因は、多結
晶半導体に含有される水素の量に依存し、スパッタリン
グ、蒸着等物理堆積によって形成したアルミニウム電極
が水素供給源となるということが判った。第３図に水素
含有量による多結晶シリコンの抵抗率変化を概念的に示
す、すなわち、水素含有量が増加するにしたがって抵抗
率は減少し、ある含有量以上では抵抗率の減少は飽和す
る。[Means for solving the problem 1 The reason why the resistance value of a polycrystalline semiconductor resistor varies depends on the amount of hydrogen contained in the polycrystalline semiconductor, and the aluminum electrode formed by physical deposition such as sputtering or vapor deposition It turns out that it can serve as a hydrogen supply source. FIG. 3 conceptually shows the change in resistivity of polycrystalline silicon depending on the hydrogen content. That is, as the hydrogen content increases, the resistivity decreases, and above a certain content, the decrease in resistivity becomes saturated.
第２図に示した半導体装置の場合、抵抗体５４ａはその
直上にアルミニウム電極５９ａを備えており、このアル
ミニウム電極から到達する水素の影響でその抵抗値が低
下しやすい、これに対して、他の抵抗体５４ｂはアルミ
ニウム電極５９ｂから水平方向に位置ずれしているので
、このアルミニウム電極５９ｂの影響を受ける程度が少
い、従って、抵抗値が高く維持される。この水素の影響
の多少に応じて得られる抵抗値が変動する０本発明は、
このような発見に基づいてなされたものである。In the case of the semiconductor device shown in FIG. 2, the resistor 54a has an aluminum electrode 59a directly above it, and its resistance value tends to decrease due to the influence of hydrogen arriving from this aluminum electrode. Since the resistor 54b is horizontally displaced from the aluminum electrode 59b, it is less affected by the aluminum electrode 59b, and therefore its resistance value is maintained high. In the present invention, the resistance value obtained varies depending on the influence of hydrogen.
This was made based on these discoveries.
第１図（Ａ）、（Ｂ）は本発明の原理説明図である。第
１図（Ａ）は断面構造を示す、半導体基板１の上に二酸
化シリコン等の絶縁層２が形成されており、その上に水
素の拡散係数が二酸化シリコン中における水素の拡散係
数よりも小さい物質の層３ａが形成される。この水素の
拡散係数の小さい物質の層３ａの上に多結晶半導体の抵
抗体４が形成される。抵抗＃４を形成した後、再び水素
の拡散係数が二酸化シリコン中の水素の拡散係数より小
さい物質の層３ｂを形成する。−多結晶半導体の抵抗体
４に電気的にコンタクトを取るため、抵抗体４の両端部
分に開口５ａ、５ｂを形成する。FIGS. 1A and 1B are diagrams explaining the principle of the present invention. FIG. 1(A) shows a cross-sectional structure. An insulating layer 2 made of silicon dioxide or the like is formed on a semiconductor substrate 1, on which the diffusion coefficient of hydrogen is smaller than the diffusion coefficient of hydrogen in silicon dioxide. A layer of material 3a is formed. A polycrystalline semiconductor resistor 4 is formed on this layer 3a of a substance with a small hydrogen diffusion coefficient. After forming resistor #4, layer 3b of a material whose hydrogen diffusion coefficient is smaller than that of silicon dioxide is formed again. - In order to make electrical contact with the polycrystalline semiconductor resistor 4, openings 5a and 5b are formed at both ends of the resistor 4.
その上に、アルミニウム層７を＃！積し、パターニング
して、開口部分５ａ、５ｂで多結晶半導体の抵抗体４と
コンタクトするｔ［ｘ７ａ、７ｂを形成する。アルミニ
ウム層のパターニングの際、多結晶半導体の抵抗体４の
表面が、実質的にほぼアルミニウム層で覆われるように
パターニングを行う。On top of that, put an aluminum layer 7! By stacking and patterning, t[x7a, 7b which contacts the polycrystalline semiconductor resistor 4 at the opening portions 5a, 5b are formed. When patterning the aluminum layer, the patterning is performed so that the surface of the polycrystalline semiconductor resistor 4 is substantially covered with the aluminum layer.
図示の場合、両′ｒｊｈ４Ｉ！７ａ、７ｂの他に浮瀞状
態にあるアルミニウム層７ｃを形成し、多結晶半導体の
抵抗体４の中央部を覆っている。この負荷的アルミニウ
ム層７ｃを一方の電極７ａまたは７ｂと一体化すること
もできる。In the case shown, both 'rjh4I! In addition to layers 7a and 7b, a floating aluminum layer 7c is formed to cover the center of the polycrystalline semiconductor resistor 4. This loading aluminum layer 7c can also be integrated with one of the electrodes 7a or 7b.
［作用］
半導体装置において用いられる絶縁物の代表は二酸化シ
リコンであり、抵抗体や配線の絶縁にはほぼ確実に二酸
化シリコンが用いられる。ここで二酸化シリコンとはＰ
ＳＧ、ＢＳＧ等を含むものとする。[Operation] Silicon dioxide is a typical insulator used in semiconductor devices, and silicon dioxide is almost certainly used to insulate resistors and wiring. Here, silicon dioxide is P
It shall include SG, BSG, etc.
上に述べたような構成によれば、多結晶半導体の抵抗体
４は水素の拡散係数が小さい物質の層によって実質的に
覆われているため、−度侵入した水素は多結晶半導体の
抵抗体４から外部へは逃散しにくい、かつ、多結晶半導
体の抵抗体４の少なくとも１面は、はぼ実質的にアルミ
ニウム層７ａ、７ｂ、７Ｃによって覆われているので、
多結晶半導体の抵抗体４はこれらのアルミニウム層から
発する水素によってほぼ飽和状態に置かれる。従って、
多結晶半導体の抵抗体４の抵抗値は、水素で飽和した多
結晶半導体の抵抗率で決まる一定の値を保つ。According to the configuration described above, since the polycrystalline semiconductor resistor 4 is substantially covered with a layer of a material having a small hydrogen diffusion coefficient, the hydrogen that has penetrated into the polycrystalline semiconductor resistor 4 is Since at least one surface of the polycrystalline semiconductor resistor 4 is substantially covered by the aluminum layers 7a, 7b, and 7C,
The polycrystalline semiconductor resistor 4 is almost saturated with hydrogen emitted from these aluminum layers. Therefore,
The resistance value of the polycrystalline semiconductor resistor 4 maintains a constant value determined by the resistivity of the polycrystalline semiconductor saturated with hydrogen.
第１図（Ｂ）は上に述べた、水素の拡散係数が小さい物
質の層によって覆われた多結晶半導体の抵抗体４内の水
素の挙動を模式的に示したものである。１度多結晶半導
体の抵抗体４内に侵入した水素は、拡散によって外部に
移動しようとしても、水素の拡散係数が小さい物質の層
によって覆われているのでが、外部に出ることが難しく
、内部に閉じこめらることになる。FIG. 1(B) schematically shows the behavior of hydrogen in the polycrystalline semiconductor resistor 4 covered with a layer of a substance having a small hydrogen diffusion coefficient, as described above. Once hydrogen has entered the polycrystalline semiconductor resistor 4, even if it tries to move to the outside by diffusion, it is covered with a layer of material with a small hydrogen diffusion coefficient, so it is difficult to escape to the outside. You will be confined in
［実施例］
第４図（Ａ）〜（Ｅ）は、本発明の突膝例による多結晶
半導体の抵抗体を備えた半導体装置の製造工程を示す。[Example] FIGS. 4A to 4E show the manufacturing process of a semiconductor device equipped with a polycrystalline semiconductor resistor according to an example of the present invention.
第４図（Ａ）を参照して説明すると、たとえば抵抗率的
１０ΩＣ１の（１００）面ｐ型シリコン基板１の表面に
、熱酸化によって厚さ約０．６μｍの酸化シリコン膜（
絶縁層）２を形成する。この酸化シリコン膜２の表面に
、さらに化学気相堆積（ＣＶＤ）によって、厚さ約５０
０Å以上、約０゜１μｍ以下の窒化シリコン（Ｓｉ３Ｎ
４ ） ＨＡ ３ ａを堆積する。この窒化シリコン
膜３ａの上にＣＶＤによって多結晶シリコン膜４を厚さ
約０，３μｍ成長する。この段階での多結晶シリコン膜
４はノンドー１である。Referring to FIG. 4(A), for example, a silicon oxide film (about 0.6 μm thick) with a thickness of about 0.6 μm (
Insulating layer) 2 is formed. The surface of this silicon oxide film 2 is further coated with a thickness of approximately 50 mm by chemical vapor deposition (CVD).
Silicon nitride (Si3N) with a thickness of 0 Å or more and approximately 0°1 μm or less
4) Deposit HA3a. A polycrystalline silicon film 4 is grown to a thickness of about 0.3 μm on this silicon nitride film 3a by CVD. The polycrystalline silicon film 4 at this stage is non-doped 1.
このように＃ｉ積した多結晶シリコンＩＩ！４を、たと
えば約１１００℃で約１時間Ｎ２雰囲気内でアニールし
、多結晶のブレーンサイズを大きくする。In this way, #i multicrystalline silicon II! 4 is annealed, for example, at about 1100° C. for about 1 hour in a N2 atmosphere to increase the polycrystalline brain size.
次に、第４図（Ｂ）に示すように、多結晶シリコン層４
をパターニングし、所望の寸法にする。Next, as shown in FIG. 4(B), a polycrystalline silicon layer 4
pattern to the desired dimensions.
第４図（Ｃ）に示すように、パターニングした多結晶シ
リコン層４に導電性を与えるため、たとえばボロンイオ
ンを加速エネルギ３５にｅＶ 、ドーズ量７Ｘ１０１３
Ｃ１２でイオン注入する。このドープされた不純物によ
って多結晶シリコン層に導電性が付与され、その量によ
って抵抗率がきめられる。イオン注入後、たとえば約９
００℃で１時間Ｎ２雰囲気内でアニールを行い、イオン
注入した不純物の活性化を行う。As shown in FIG. 4(C), in order to impart conductivity to the patterned polycrystalline silicon layer 4, boron ions are accelerated at an acceleration energy of 35 eV and at a dose of 7×1013.
Ion implantation is performed using C12. This doped impurity imparts electrical conductivity to the polycrystalline silicon layer, and the resistivity is determined by the amount. After ion implantation, for example about 9
Annealing is performed at 00° C. for 1 hour in an N2 atmosphere to activate the ion-implanted impurities.
第４図（Ｄ）に示すように、このように形成した多結晶
半導体の抵抗体４の上に、ＣＶＤにより、たとえば厚さ
約３００Å以上、０．１μｍ以下の１．３
窒化シリコ／（Ｓｔ Ｎ、ｓ ）膜３ｂを堆積する。As shown in FIG. 4(D), a layer of 1.3 silicon nitride/(St N, s) Deposit film 3b.
その上に、ＣＶＤにより、厚さ約０．５ａｍのＳｉＯ２
膜８を堆積する。On top of that, SiO2 with a thickness of about 0.5 am is added by CVD.
Deposit film 8.
その後、このように堆積したＳｉｎ、膜８及びその下の
Ｓｉ３Ｎ４膜３ｂにコンタクト用開口を開ける。このよ
うに電極部を開口した多結晶半導体抵抗体に、さらにた
とえばボロンイオンを加速エネルギ３５にｅＶ 、ドー
ズ量５ Ｘ １０１５Ｃｒａ−２でイオン注入し、コン
タクト部の表面にオーミックコンタクト促進領域を作成
する。その後、たとえば約１１００℃で３０秒Ｎ２雰囲
気中でアニールし、イオン注入した不純物を活性化する
。Thereafter, contact openings are opened in the thus deposited Sin, film 8, and Si3N4 film 3b below. Boron ions, for example, are further implanted into the polycrystalline semiconductor resistor with the electrode part opened at an acceleration energy of 35 eV and a dose of 5 x 1015 Cra-2 to create an ohmic contact promotion region on the surface of the contact part. . Thereafter, annealing is performed at, for example, about 1100° C. for 30 seconds in a N2 atmosphere to activate the ion-implanted impurities.
次に、第４図（Ｅ）に示すように、これらの構造上にア
ルミニウム層７をスパッタリング、蒸着等によって堆積
する。アルミニウム層の厚さは、たとえば約１．０μｍ
である。このように堆積したアルミニウム層をパターニ
ングし、電極７ ａ、７ｂを形成する。その後、たとえ
ば約４５０℃で３０分Ｈ２雰囲気でアニールを行い、電
極コンタクトのアニールを行う。Next, as shown in FIG. 4(E), an aluminum layer 7 is deposited on these structures by sputtering, vapor deposition, or the like. The thickness of the aluminum layer is, for example, about 1.0 μm.
It is. The aluminum layer thus deposited is patterned to form electrodes 7a and 7b. Thereafter, annealing is performed in an H2 atmosphere at, for example, about 450° C. for 30 minutes to anneal the electrode contact.
物理堆積によって作成したアルミニウム層は、内部に水
素を含み、水素拡散源となる。水素は拡散等で移動し、
多結晶半導体の抵抗体４に入り込む、アルミニウム層と
対面する側である、多結晶半導体の抵抗体４の上側の窒
化シリコンＩｇ！３ｂは相対的に薄く形成され、水素の
侵入をある程度許容する。これに対して、下側の窒化シ
リコン膜３ａは相対的に厚く形成されており、水素の内
から外への移動を防止するように設計されている。The aluminum layer created by physical deposition contains hydrogen and serves as a hydrogen diffusion source. Hydrogen moves by diffusion etc.
Silicon nitride Ig on the upper side of the polycrystalline semiconductor resistor 4, which is the side facing the aluminum layer that enters the polycrystalline semiconductor resistor 4! 3b is formed relatively thin and allows hydrogen to enter to some extent. In contrast, the lower silicon nitride film 3a is formed relatively thick and is designed to prevent hydrogen from moving from inside to outside.
その後、ＰＳＧ等の眉間絶縁膜を形成し、さらに必要に
応じて電極層、眉間絶縁膜、カバー膜等を形成する。Thereafter, a glabellar insulating film such as PSG is formed, and further an electrode layer, a glabellar insulating film, a cover film, etc. are formed as necessary.
第４図（Ｅ）の構造において、電ｉ７ａと７ｂは電気的
分離に必要な最少幅の分Ｍ領域を除いて多結晶半導体の
抵抗体４の実質的全面を覆うように形成されている。こ
のように、多結晶半導体の抵抗体４を実質的にアルミニ
ウム配線層で覆うことにより、多結晶半導体の抵抗中へ
水素を拡散させ飽和させる。In the structure of FIG. 4(E), the electrodes i7a and 7b are formed to cover substantially the entire surface of the polycrystalline semiconductor resistor 4 except for the region M having the minimum width necessary for electrical isolation. In this way, by substantially covering the polycrystalline semiconductor resistor 4 with the aluminum wiring layer, hydrogen is diffused into the polycrystalline semiconductor resistor and saturated.
また、外部から水素が移動してきた場合、これらのｔ極
７ａ、７ｂにトラップされる可能性が高くなる。また、
−旦多結晶半導体の抵抗体４に入り込んだ水素は、水素
の拡散係数が小さな窒化シリコンＨ３ａ、３ｂに覆われ
ているため、外部に抜けにくい。Further, when hydrogen moves from the outside, there is a high possibility that it will be trapped in these t-electrodes 7a and 7b. Also,
- Once hydrogen has entered the polycrystalline semiconductor resistor 4, it is difficult to escape to the outside because it is covered with silicon nitrides H3a and 3b having a small hydrogen diffusion coefficient.
従って、多結晶半導体中の水素濃度を飽和濃度付近で安
定させることが可能になり、ポリシリコン等の多結晶半
導体の抵抗体の製造後の抵抗変動を抑えることが可能に
なる。Therefore, it becomes possible to stabilize the hydrogen concentration in the polycrystalline semiconductor near the saturation concentration, and it becomes possible to suppress resistance fluctuations after manufacturing a resistor made of polycrystalline semiconductor such as polysilicon.
なお、第１図においては、多結晶半導体の抵抗体の実質
的全面を１対の電極と１つの浮部状態にあるアルミニウ
ム膜で覆い、第４図（Ｅ）においては、１対の電ｌｉ！
７ａ、７ｂによって多結晶シリコンの抵抗体４の実質的
全面を覆っているが、多結晶半導体の抵抗体上を幾つの
部分で覆うがは、任意に選択できる。また、多結晶半導
体の抵抗体の上面をアルミニウム配線層で覆う場合を図
示したが、下面をアルミニウム配線層で覆うように構成
してもよい、このような多結晶半導体によって形成する
抵抗体を利用する半導体装置の例を第５図に示す。In FIG. 1, substantially the entire surface of the polycrystalline semiconductor resistor is covered with a pair of electrodes and one floating aluminum film, and in FIG. !
Substantially the entire surface of the polycrystalline silicon resistor 4 is covered by the resistors 7a and 7b, but the number of parts to cover the polycrystalline semiconductor resistor can be arbitrarily selected. Furthermore, although the upper surface of a polycrystalline semiconductor resistor is covered with an aluminum wiring layer, the bottom surface may be covered with an aluminum wiring layer. An example of a semiconductor device is shown in FIG.
第５図（Ａ）はＳＲＡＭセルの構造を示す、ＳＲＡＭセ
ルはトランジスタＴ１と多結晶半導体の抵抗体Ｒ３との
直列接続と、トランジスタＴ２と多結晶半導体の抵抗体
Ｒ４との直列接続とのクロス配線部分を含んで形成され
る。FIG. 5(A) shows the structure of an SRAM cell. The SRAM cell is a cross between a series connection between a transistor T1 and a polycrystalline semiconductor resistor R3, and a series connection between a transistor T2 and a polycrystalline semiconductor resistor R4. It is formed including a wiring part.
多結晶半導体の抵抗体とトランジスタの接続点には、そ
れぞれトランスフアゲ−）Ｔ５ 、Ｔ６が接続される。Transfer gates T5 and T6 are connected to the connection points between the polycrystalline semiconductor resistor and the transistor, respectively.
これらの多結晶半導体の抵抗体Ｒ３Ｒ４は、必要に応じ
て基板のトランジスタＴ１、Ｔ２の構成部分の上方に設
けて占有面積を減少させてもよい。These polycrystalline semiconductor resistors R3R4 may be provided above the components of the transistors T1 and T2 on the substrate to reduce the occupied area, if necessary.
第５図（Ｂ）はＥＣＬ論理回路の例を示す、トランジス
タＴ１１とＴＩ２とが差動増幅器を形成し、それぞれの
ベース電極に入力信号Ｉ及び参照電圧Ｖ ｒｅｆを受け
る。これらのトランジスタＴ１１． Ｔ１２のコレクタ
には、それぞれ多結晶半導体の抵抗体Ｒ１１，Ｒ１２が
接続され、電源電圧ＶＣＣに接続される。また、トラン
ジスタＴ１１、Ｔ１２のエミッタは共通に接続され、定
電流源を形成するトランジスタＴ１５と多結晶半導体に
よる抵抗体Ｒ１５の直列接続を介して電源電圧ＶＥＥに
接続される。また、トランジスタＴ１１と抵抗体Ｒ１１
の接続点及びトランジスタＴ１２と抵抗＃Ｒ１２の接続
点は、それぞれトランジスタＴ１３と７１４のベース電
極に接続される。FIG. 5(B) shows an example of an ECL logic circuit, in which transistors T11 and TI2 form a differential amplifier, each receiving an input signal I and a reference voltage V ref at their base electrodes. These transistors T11. Polycrystalline semiconductor resistors R11 and R12 are connected to the collector of T12, respectively, and connected to the power supply voltage VCC. Further, the emitters of the transistors T11 and T12 are connected in common, and are connected to the power supply voltage VEE through a series connection of a transistor T15 forming a constant current source and a resistor R15 made of a polycrystalline semiconductor. In addition, the transistor T11 and the resistor R11
The connection point between the transistor T12 and the resistor #R12 is connected to the base electrodes of the transistors T13 and 714, respectively.
トランジスタＴ１３、Ｔ１４のコレクタは電源電圧ｖＣ
Ｃに接続され、トランジスタＴ１３、Ｔ１４のエミッタ
は多結晶半導体による抵抗体Ｒ１３、Ｒ１４を介して電
源電圧ＶＥＥに接続される。The collectors of transistors T13 and T14 are connected to the power supply voltage vC.
The emitters of transistors T13 and T14 are connected to power supply voltage VEE via resistors R13 and R14 made of polycrystalline semiconductors.
以上、実施例に沿って説明したが、本発明はこれらに限
定されるものではない、たとえば、種々の変更、改良、
組み合わせ等が可能なことは当業者に自明であろう。Although the present invention has been described above with reference to examples, the present invention is not limited to these examples. For example, various modifications, improvements, and
It will be obvious to those skilled in the art that combinations and the like are possible.
［発明の効果］
以上説明したように、本発明によれば、安定した量の水
素を含む多結晶半導体の抵抗体により、安定な抵抗を形
成することができる。[Effects of the Invention] As described above, according to the present invention, a stable resistance can be formed using a polycrystalline semiconductor resistor containing a stable amount of hydrogen.
第１図（Ａ＞、（Ｂ）は本発明の原理説明図であり、第
１図（Ａ）は断面横道を示す断面図、第１図（Ｂ）は作
用を概念的に示す概念図、第２図は従来の技術による多
結晶シリコンによる抵抗体を示す断面図、
第３図は水素含有量による多結晶シリコンの抵抗率変化
を概念的に示すグラフ、
第４図（Ａ）〜（Ｅ）は本発明の実施例による多結晶半
導体の抵抗体を備えた半導体装置の製造工程を示す断面
図、
第５図（Ａ）、（Ｂ）は多結晶半導体の抵抗体を利用す
る半導体回路の例を示す回路図である。
半導体基板
絶縁層
水素の拡散係数が小さい物質の層
多結晶半導体の抵抗体
開口
アルミニウム層
Ｓ＋０ｚｌｌｉ
（Ａ）断面構造
乙
（Ｂ）作用概念図
本発明の原理説明図
第１図
第２図
第３図
（Ａ）堆積
ム
（Ｂ）バターニング
（Ｃ）ドーピング
実施例による半導体装置の製造
第４図（その１）
Ｊａ
（Ｄ）堆積
（Ｅ）アルミ電極形成
実施例による半導体装置の製造
第４図（その２）
（Ａ）ＳＲＡＭセル
（Ｂ）ＥＣＬセル
利用回路の例
第５図FIG. 1 (A>, (B) is a diagram explaining the principle of the present invention, FIG. 1 (A) is a sectional view showing a cross-sectional cross-sectional path, FIG. 1 (B) is a conceptual diagram conceptually showing the action, Fig. 2 is a cross-sectional view showing a resistor made of polycrystalline silicon according to the conventional technology, Fig. 3 is a graph conceptually showing the resistivity change of polycrystalline silicon depending on the hydrogen content, and Figs. 4 (A) to (E). ) is a cross-sectional view showing the manufacturing process of a semiconductor device equipped with a polycrystalline semiconductor resistor according to an embodiment of the present invention, and FIGS. 5A and 5B are cross-sectional views of a semiconductor circuit using a polycrystalline semiconductor resistor. It is a circuit diagram showing an example. Semiconductor substrate insulating layer Layer of material with small hydrogen diffusion coefficient Resistor opening aluminum layer S+0zlli of polycrystalline semiconductor Figure 1 Figure 2 Figure 3 (A) Deposition (B) Buttering (C) Manufacturing of semiconductor device according to doping example Figure 4 (Part 1) Ja (D) Deposition (E) Aluminum electrode formation according to example Manufacturing of semiconductor device Figure 4 (Part 2) (A) SRAM cell (B) Example of circuit using ECL cell Figure 5
Claims (1)
の抵抗体（４）であつて、その下面及び上面を水素の拡
散係数が二酸化シリコン中の水素の拡散係数よりも小さ
い物質の層（３ａ、３ｂ）で覆われ、かつさらにその下
面ないし上面のいずれかにおいてその実質的全面積をア
ルミニウム層（７ａ、７ｂ、７ｃ）で覆われた抵抗体（
４）を有する半導体装置。(1) A polycrystalline semiconductor resistor (4) formed on a semiconductor substrate (1), the lower and upper surfaces of which are made of a material whose hydrogen diffusion coefficient is smaller than that of silicon dioxide. A resistor (7a, 7b, 7c) covered with a layer (3a, 3b) and further covered with an aluminum layer (7a, 7b, 7c) over substantially the entire area on either its lower or upper surface.
4) A semiconductor device having the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22589589A JPH0389549A (en) | 1989-08-31 | 1989-08-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22589589A JPH0389549A (en) | 1989-08-31 | 1989-08-31 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0389549A true JPH0389549A (en) | 1991-04-15 |
Family
ID=16836564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22589589A Pending JPH0389549A (en) | 1989-08-31 | 1989-08-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0389549A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112410A (en) * | 1992-08-12 | 1994-04-22 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| US6970411B2 (en) | 1993-04-12 | 2005-11-29 | Olympus Optical Co., Ltd. | Apparatus for recording and/or reproducing information and/or from optical information record disk |
| US7795701B2 (en) * | 2007-03-12 | 2010-09-14 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
-
1989
- 1989-08-31 JP JP22589589A patent/JPH0389549A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112410A (en) * | 1992-08-12 | 1994-04-22 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| US5956592A (en) * | 1992-08-12 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
| US6970411B2 (en) | 1993-04-12 | 2005-11-29 | Olympus Optical Co., Ltd. | Apparatus for recording and/or reproducing information and/or from optical information record disk |
| US7795701B2 (en) * | 2007-03-12 | 2010-09-14 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| US8084314B2 (en) | 2007-03-12 | 2011-12-27 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3864817A (en) | Method of making capacitor and resistor for monolithic integrated circuits | |
| US4882649A (en) | Nitride/oxide/nitride capacitor dielectric | |
| US4757360A (en) | Floating gate memory device with facing asperities on floating and control gates | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US4980307A (en) | Process for producing a semiconductor device having a silicon oxynitride insulative film | |
| CA1071772A (en) | Method of manufacturing a semi-conductor device employing semi-conductor to semi-insulator conversion by ion implantation | |
| JPH0465548B2 (en) | ||
| CA2068020A1 (en) | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor | |
| US4081292A (en) | Method of manufacturing a semi-insulating silicon layer | |
| US4566173A (en) | Gate insulation layer and method of producing such a structure | |
| US4460417A (en) | Method of manufacturing insulating film and electric device utilizing the same | |
| IE52791B1 (en) | Semiconductor devices | |
| JPS61252661A (en) | Photoelectric conversion device | |
| US5140299A (en) | Article comprising a high value resistor | |
| EP0195902A2 (en) | Dual electron injection structure and process with self-limiting oxidation barrier | |
| US4641173A (en) | Integrated circuit load device | |
| JPH0389549A (en) | Semiconductor device | |
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| US5298764A (en) | Semiconductor memory device having a field effect transistor with a channel formed from a polycrystalline silicon film | |
| JPS6262472B2 (en) | ||
| JPS5940571A (en) | Semiconductor device | |
| KR940011799B1 (en) | Method of fabricating a storage electrode with tin layer | |
| JPH0513739A (en) | Photoelectric transfer device | |
| JPH0482052B2 (en) | ||
| JPS59178746A (en) | Manufacture of semiconductor device |