JPH0387901A - ルール変更が可能な制御装置およびその動作方法 - Google Patents
ルール変更が可能な制御装置およびその動作方法Info
- Publication number
- JPH0387901A JPH0387901A JP1223272A JP22327289A JPH0387901A JP H0387901 A JPH0387901 A JP H0387901A JP 1223272 A JP1223272 A JP 1223272A JP 22327289 A JP22327289 A JP 22327289A JP H0387901 A JPH0387901 A JP H0387901A
- Authority
- JP
- Japan
- Prior art keywords
- output
- fuzzy
- rule
- fuzzy inference
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000007423 decrease Effects 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000003786 synthesis reaction Methods 0.000 claims description 11
- 238000011017 operating method Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
稼動中にルール変更が可能なファジィ制御装置において
、ルール変更に際してルール変更直前のファジィ推論出
力を記憶し、ルール変更後は記憶されたルール変更直前
のファジィ推論出力とルール変更後のファジィ推論出力
とを合成してファジィ制御出力を発生し、ルール変更時
点からの時間の経過とともにファジィ制御出力における
ルール変更直前のファジィ推論出力の割合が徐々に小さ
くなりかつルール変更後のファジィ推論出力の割合が徐
々に大きくなるように合成比を変更し。
、ルール変更に際してルール変更直前のファジィ推論出
力を記憶し、ルール変更後は記憶されたルール変更直前
のファジィ推論出力とルール変更後のファジィ推論出力
とを合成してファジィ制御出力を発生し、ルール変更時
点からの時間の経過とともにファジィ制御出力における
ルール変更直前のファジィ推論出力の割合が徐々に小さ
くなりかつルール変更後のファジィ推論出力の割合が徐
々に大きくなるように合成比を変更し。
ルール変更時点から所定時間経過後はルール変更後のフ
ァジィ推論出力をファジィ制御出力として出力する。こ
れにより、ルール変更時における出力の急激な変化を防
止し、なめらかな切換えを行なうことができる。
ァジィ推論出力をファジィ制御出力として出力する。こ
れにより、ルール変更時における出力の急激な変化を防
止し、なめらかな切換えを行なうことができる。
発明の背景
技術分野
この発明は、ファジィ推論実行中（稼動中）にルールの
変更が可能なファジィ制御装置およびその動作方法に関
する。
変更が可能なファジィ制御装置およびその動作方法に関
する。
従来技術とその問題点
ファジィ制御装置は、制御対象からの制御量を入力して
、いわゆるモーダス・ボネンスのファジィ推論を実行し
、制御対象に与えるべき操作量（ファジィ制御出力）を
出力する。このファジィ推論はＩｆ、 ｔｈｅｎ形式の
制御ルール（Ｉｆ、 ｔｈｅｎルール）によって表現さ
れることが多い。
、いわゆるモーダス・ボネンスのファジィ推論を実行し
、制御対象に与えるべき操作量（ファジィ制御出力）を
出力する。このファジィ推論はＩｆ、 ｔｈｅｎ形式の
制御ルール（Ｉｆ、 ｔｈｅｎルール）によって表現さ
れることが多い。
ファジィ制御装置にはファジィ推論の実行中（稼動中）
に手動または遠隔操作によって制御ルールを変更するこ
とができるものがある。このようなファジィ制御装置に
おいては変更されたルールの内容いかんによってはファ
ジィ制御出力が急激に変化する可能性がある。ファジィ
制御出力が急激に変化すると制御対象に悪影響を及ぼす
おそれがある。
に手動または遠隔操作によって制御ルールを変更するこ
とができるものがある。このようなファジィ制御装置に
おいては変更されたルールの内容いかんによってはファ
ジィ制御出力が急激に変化する可能性がある。ファジィ
制御出力が急激に変化すると制御対象に悪影響を及ぼす
おそれがある。
発明の概要
発明の目的
この発明は、稼動中にルールが変更された場合でも、フ
ァジィ制御出力を滑らかに変化させることができるファ
ジィ制御装置およびその動作方法を提供することを目的
とする。
ァジィ制御出力を滑らかに変化させることができるファ
ジィ制御装置およびその動作方法を提供することを目的
とする。
発明の構成０作用および効果
この発明によるルール変更が可能なファジィ制御装置は
、稼動中にルール変更が可能なファジィ推論手段、ルー
ル変更直前のファジィ推論出力を記憶する手段、記憶さ
れたルール変更直前のファジィ推論出力とルール変更後
のファジィ推論出力とを合成してファジィ制御出力とし
て出力する合成出力手段、およびルール変更時点からの
時間の経過とともに上記合成出力手段のファジィ制御出
力におけるルール変更直前のファジィ推論出力の割合が
徐々に小さくなりかつルール変更後のファジィ推論出力
の割合が徐々に大きくなるように上記合成出力手段の合
成比を変更し、ルール変更時点から所定時間経過後はル
ール変更後のファジィ推論出力をファジィ制御出力とし
て出力するように制御する手段を備えていることを特徴
とする。
、稼動中にルール変更が可能なファジィ推論手段、ルー
ル変更直前のファジィ推論出力を記憶する手段、記憶さ
れたルール変更直前のファジィ推論出力とルール変更後
のファジィ推論出力とを合成してファジィ制御出力とし
て出力する合成出力手段、およびルール変更時点からの
時間の経過とともに上記合成出力手段のファジィ制御出
力におけるルール変更直前のファジィ推論出力の割合が
徐々に小さくなりかつルール変更後のファジィ推論出力
の割合が徐々に大きくなるように上記合成出力手段の合
成比を変更し、ルール変更時点から所定時間経過後はル
ール変更後のファジィ推論出力をファジィ制御出力とし
て出力するように制御する手段を備えていることを特徴
とする。
この発明による稼動中にルール変更が可能なファジィ推
論手段を含むファジィ制御装置の動作方法は、ルールの
変更にさいして、ルール変更直前のファジィ推論出力を
記憶し、ルール変更後は記憶されたルール変更直前のフ
ァジィ推論出力とルール変更後のファジィ推論出力とを
合成してファジィ制御出力を発生し、ルール変更時点か
らの時間の経過とともにファジィ制御出力におけるルー
ル変更直前のファジィ推論出力の割合が徐々に小さくな
りかつルール変更後のファジィ推論出力の割合が徐々に
大きくなるように合成比を変更し、ルール変更時点から
所定時間経過後はルール変更後のファジィ推論出力をフ
ァジィ制御出力として出力することを特徴とする。
論手段を含むファジィ制御装置の動作方法は、ルールの
変更にさいして、ルール変更直前のファジィ推論出力を
記憶し、ルール変更後は記憶されたルール変更直前のフ
ァジィ推論出力とルール変更後のファジィ推論出力とを
合成してファジィ制御出力を発生し、ルール変更時点か
らの時間の経過とともにファジィ制御出力におけるルー
ル変更直前のファジィ推論出力の割合が徐々に小さくな
りかつルール変更後のファジィ推論出力の割合が徐々に
大きくなるように合成比を変更し、ルール変更時点から
所定時間経過後はルール変更後のファジィ推論出力をフ
ァジィ制御出力として出力することを特徴とする。
この発明によるとファジィ制御装置のルールが変更され
たときに、保持されているルール変更直前のファジィ推
論出力とルール変更後のファジィ推論出力とが合成され
、この合成においてルール変更後のファジィ推論出力の
割合が徐々に大きくなり、ルール変更直前のファジィ推
論出力の割合が徐々に小さくなるので、ファジィ制御出
力はルール変更直前の値からルール変更後の値に滑らか
に変化し、急激に変化することがない。したがって制御
対象に悪影響を及ぼすこともない。
たときに、保持されているルール変更直前のファジィ推
論出力とルール変更後のファジィ推論出力とが合成され
、この合成においてルール変更後のファジィ推論出力の
割合が徐々に大きくなり、ルール変更直前のファジィ推
論出力の割合が徐々に小さくなるので、ファジィ制御出
力はルール変更直前の値からルール変更後の値に滑らか
に変化し、急激に変化することがない。したがって制御
対象に悪影響を及ぼすこともない。
また、ファジィ推論の出力を処理しており。
ルール数や入力数には関係なく、ファジィ推論手段の構
成を変更する必要がないから、ファジィ制御装置の構成
が複雑となることもない。
成を変更する必要がないから、ファジィ制御装置の構成
が複雑となることもない。
実施例の説明
第１図はこの発明の実施例を示すもので、ファジィ制御
装置の電気的構成を示すブロック図である。また第２図
は第１図における各回路の動作を説明するためのタイム
・チャートである。
装置の電気的構成を示すブロック図である。また第２図
は第１図における各回路の動作を説明するためのタイム
・チャートである。
ファジィ制御回路ｔｏは、ファジィ・コントローラ、フ
ァジィ推論装置等とも呼ばれ、所定のルール（Ｉｆ、
ｔｈｅｎルール）にしたがってファジィ推論を実行する
ものである。ファジィ制御回路工０にはファジィ推論の
ための専用デイバイス（アナログ・タイプ、ディジタル
やタイプを問わず）（たとえば「日経エレクトロニクス
Ｊ １９８７年７月２７日、第１４８頁〜第１５２頁１
日経マグロウヒル社を参照）のみならず、ファジィ推論
を実行するようにプログラムされたバイナリイ・タイプ
のコンピュータ、プロセッサ等を含む。
ァジィ推論装置等とも呼ばれ、所定のルール（Ｉｆ、
ｔｈｅｎルール）にしたがってファジィ推論を実行する
ものである。ファジィ制御回路工０にはファジィ推論の
ための専用デイバイス（アナログ・タイプ、ディジタル
やタイプを問わず）（たとえば「日経エレクトロニクス
Ｊ １９８７年７月２７日、第１４８頁〜第１５２頁１
日経マグロウヒル社を参照）のみならず、ファジィ推論
を実行するようにプログラムされたバイナリイ・タイプ
のコンピュータ、プロセッサ等を含む。
ファジィ制御回路１０は設定されたルールにしたがい、
与えられる制御入力に応じてファジィ推論を行ない、そ
の結果であるファジィ推論出力を発生する。このファジ
ィ推論出力はサンプル／ホールド回路１３および後述す
る出力切換回路２０の係数器（または増幅回路）２２に
与えられる。
与えられる制御入力に応じてファジィ推論を行ない、そ
の結果であるファジィ推論出力を発生する。このファジ
ィ推論出力はサンプル／ホールド回路１３および後述す
る出力切換回路２０の係数器（または増幅回路）２２に
与えられる。
サンプル／ホールド回路１３はスイッチ回路１４゜コン
デンサ１５およびバッファ増幅器１６から構成される。
デンサ１５およびバッファ増幅器１６から構成される。
バッファ増幅器１Ｂの入力端子はスイッチ回路１４を介
してファジィ制御回路１０の出力端子に接続され、かつ
一端が接地されているコンデンサ１５に接続されている
。スイッチ回路１４は後述するタイミング制御回路１２
から与えられる制御信号によってオン、オフ制御される
。サンプル／ホールド回路１３の出力は出力切換回路２
０の係数器（または増幅回路） ２１に与えられる。
してファジィ制御回路１０の出力端子に接続され、かつ
一端が接地されているコンデンサ１５に接続されている
。スイッチ回路１４は後述するタイミング制御回路１２
から与えられる制御信号によってオン、オフ制御される
。サンプル／ホールド回路１３の出力は出力切換回路２
０の係数器（または増幅回路） ２１に与えられる。
ファジィ制御回路１０のファジィ推論のための制御ルー
ルはルール設定スイッチ１１によって設定される。ルー
ル設定スイッチ１１によって設定されたルールはスイッ
チＳｗがオンとなったときにファジィ制御回路１０に読
込まれる。ルール設定スイッチ１１の切換等によって制
御ルールの変更も可能である。スイッチＳｗはタイミン
グ制御回路１２から出力される設定読み込み信号によっ
てオンとされる。
ルはルール設定スイッチ１１によって設定される。ルー
ル設定スイッチ１１によって設定されたルールはスイッ
チＳｗがオンとなったときにファジィ制御回路１０に読
込まれる。ルール設定スイッチ１１の切換等によって制
御ルールの変更も可能である。スイッチＳｗはタイミン
グ制御回路１２から出力される設定読み込み信号によっ
てオンとされる。
出力切換回路２０は関数発生回路２３．上述の係数器２
１．２２．および係数器２１と２２の出力を加算する加
算器２５から構成されている。関数発生回路２３は、タ
イミング制御回路１２から与えられるトリガ信号に同期
して急激に立上りその後時間の経過とともにレベルが徐
々に減少する関数信号（たとえば直線的、指数関数的ま
たは階段状に減少するもの）を出力する。関数発生回路
２３から出力される関数信号は係数器２１および２２に
与えられ、その係数（またはゲイン）αおよびｌ−αを
変化させるとともに、タイミング制御回路１２に与えら
れる。
１．２２．および係数器２１と２２の出力を加算する加
算器２５から構成されている。関数発生回路２３は、タ
イミング制御回路１２から与えられるトリガ信号に同期
して急激に立上りその後時間の経過とともにレベルが徐
々に減少する関数信号（たとえば直線的、指数関数的ま
たは階段状に減少するもの）を出力する。関数発生回路
２３から出力される関数信号は係数器２１および２２に
与えられ、その係数（またはゲイン）αおよびｌ−αを
変化させるとともに、タイミング制御回路１２に与えら
れる。
係数αは上記関数信号と同じように変化する。関数発生
回路２３には出力される関数信号の時定数を調整するた
めの可変抵抗器２４が設けられている。
回路２３には出力される関数信号の時定数を調整するた
めの可変抵抗器２４が設けられている。
これにより経過時間に対する関数値の減少の割合を適宜
窓めることができる。加算器２５の出力が制御対象に与
えられる制御出力となる。
窓めることができる。加算器２５の出力が制御対象に与
えられる制御出力となる。
ファジィ制御回路１０の動作中にその制御ルールを変更
するときには、操作者はルール設定スイッチｌｌのスイ
ッチを所望のルールが設定されるように切換える。そし
て、ルールを変更すべき時点で変更トリガ信号をタイミ
ング制御回路１２に与える。
するときには、操作者はルール設定スイッチｌｌのスイ
ッチを所望のルールが設定されるように切換える。そし
て、ルールを変更すべき時点で変更トリガ信号をタイミ
ング制御回路１２に与える。
この変更トリガ信号の立上りに同期してタイミング制御
回路１２からサンプル／ホールド回路１３のスイッチ回
路１４に制御信号が与えられる。これによりスイッチ回
路１４はオフとされる。したがって、スイッチ回路１４
がオフとなる直前（すなわちルール変更直前）における
ファジィ制御回路１ｏのファジィ推論出力（電圧）がコ
ンデンサ１５に保持される。
回路１２からサンプル／ホールド回路１３のスイッチ回
路１４に制御信号が与えられる。これによりスイッチ回
路１４はオフとされる。したがって、スイッチ回路１４
がオフとなる直前（すなわちルール変更直前）における
ファジィ制御回路１ｏのファジィ推論出力（電圧）がコ
ンデンサ１５に保持される。
次に変更トリガ信号の立下りに同期してスイッチＳｗに
設定読込み信号が与えられる。これによりスイッチＳｗ
が一時的にオンとなり、ルール設定スイッチ１１に設定
された新しいルールがファジィ制御回路１０に取込まれ
、これ以降はファジィ制御回路ｌＯは新しく設定された
ルールにしたがってファジィ推論を実行する。
設定読込み信号が与えられる。これによりスイッチＳｗ
が一時的にオンとなり、ルール設定スイッチ１１に設定
された新しいルールがファジィ制御回路１０に取込まれ
、これ以降はファジィ制御回路ｌＯは新しく設定された
ルールにしたがってファジィ推論を実行する。
さらに変更トリガ信号の立下りの時点でタイミング制御
回路１２からトリガ信号が関数発生回路２３に与えられ
、この回路２３は瞬間的に立上り（このとき係数αは１
となる）、その後徐々に減少する関数信号を発生する。
回路１２からトリガ信号が関数発生回路２３に与えられ
、この回路２３は瞬間的に立上り（このとき係数αは１
となる）、その後徐々に減少する関数信号を発生する。
サンプル／ホールド回路１３に保持されているルール変
更直前のファジィ制御出力は係数器２１に与えられる。
更直前のファジィ制御出力は係数器２１に与えられる。
またファジィ制御回路ｌＯのファジィ推論出力（ルール
変更後の出力）は係数器２２に与えられる。係数器２１
はルール変更直前のファジィ推論出力を係数０倍して出
力する。係数器２２はルール変更後のファジィ推論出力
を（１−α）倍して出力する。係数器２１および２２の
出力は加算器２５に与えられ、加算されてファジィ制御
出力として出力される。
変更後の出力）は係数器２２に与えられる。係数器２１
はルール変更直前のファジィ推論出力を係数０倍して出
力する。係数器２２はルール変更後のファジィ推論出力
を（１−α）倍して出力する。係数器２１および２２の
出力は加算器２５に与えられ、加算されてファジィ制御
出力として出力される。
係数αは第２図に示すように時間経過とともに単調に減
少する。このためルールが変更されたときには、出力切
換回路２０から出力される制御出力のうちルール変更直
前のファジィ推論出力の占める割合は徐々に小さくなり
、ルール変更後のファジィ推論出力の占める割合は徐々
に大きくなる。
少する。このためルールが変更されたときには、出力切
換回路２０から出力される制御出力のうちルール変更直
前のファジィ推論出力の占める割合は徐々に小さくなり
、ルール変更後のファジィ推論出力の占める割合は徐々
に大きくなる。
したがって、ルールの変更にともなって制御出力が急激
に変化することはなく、ルール変更直前の値からルール
変更後の値に滑らかに変化することになる。
に変化することはなく、ルール変更直前の値からルール
変更後の値に滑らかに変化することになる。
ルール変更時点から一定時間が経過して関数信号（係数
α）が所定のスレシホールド・レベル以下となると、タ
イミング制御回路１２からサンプル／ホールド回路１３
のスイッチ回路１４に与えられている制御信号は停止し
、スイッチ回路１４がオンとなる。これにより、ファジ
ィ制御回路１０のファジィ推論出力は常時サンプル／ホ
ールド回路ｉ３に与えられることになる。また、係数α
は殆ど零または零となるから、ルール変更後のファジィ
制御回路１０のファジィ推論出力が係数器２２．加算器
２５を通ってファジィ制御出力として出力される。
α）が所定のスレシホールド・レベル以下となると、タ
イミング制御回路１２からサンプル／ホールド回路１３
のスイッチ回路１４に与えられている制御信号は停止し
、スイッチ回路１４がオンとなる。これにより、ファジ
ィ制御回路１０のファジィ推論出力は常時サンプル／ホ
ールド回路ｉ３に与えられることになる。また、係数α
は殆ど零または零となるから、ルール変更後のファジィ
制御回路１０のファジィ推論出力が係数器２２．加算器
２５を通ってファジィ制御出力として出力される。
第３図はこの発明をコンピュータ・システムにおけるソ
フトウェアで実現した場合のファジィ制御装置の動作の
手順の一例を示すフローチャートである。この場合には
ファジィ推論もまたコンピュータ・システムのソフトウ
ェアで実現される。
フトウェアで実現した場合のファジィ制御装置の動作の
手順の一例を示すフローチャートである。この場合には
ファジィ推論もまたコンピュータ・システムのソフトウ
ェアで実現される。
まずルール変更直前のファジィ推論出力とルール変更後
のファジィ推論出力の合成比（加算する割合）を定める
パラメータαがクリアされる（ステップ３１）。次にフ
ァジィ推論のルールが変更されるかどうか（ルール変更
指令の人力があったかどうか）が判断される（ステップ
３２）。ルールが変更されるときには（ステップ３２で
ＹＥＳ ） 、パラメータαが１に設定され、ルール変
更直前のファジィ推論値ＯＨが記憶される（ステップ３
３゜３４）。そしてルールの変更が行なわれる（ステッ
プ３５）。
のファジィ推論出力の合成比（加算する割合）を定める
パラメータαがクリアされる（ステップ３１）。次にフ
ァジィ推論のルールが変更されるかどうか（ルール変更
指令の人力があったかどうか）が判断される（ステップ
３２）。ルールが変更されるときには（ステップ３２で
ＹＥＳ ） 、パラメータαが１に設定され、ルール変
更直前のファジィ推論値ＯＨが記憶される（ステップ３
３゜３４）。そしてルールの変更が行なわれる（ステッ
プ３５）。
ルール変更指令が無い場合には（ルール変更後も含む）
（ステップ３２でＮｏ）入力値に応じてファジィ推論が
行なわれ、その推論値ＯＦが記憶される（ステップ３Ｂ
）。次にファジィ制御出力値がパラメータαと記憶して
いるルール変更直前の推論値ＯＨと今回の推論値０．と
を用いて１式α・ＯＨ＋（１−α）・ＯＦにより算出さ
れ、制御出力として出力される（ステップ３７）。
（ステップ３２でＮｏ）入力値に応じてファジィ推論が
行なわれ、その推論値ＯＦが記憶される（ステップ３Ｂ
）。次にファジィ制御出力値がパラメータαと記憶して
いるルール変更直前の推論値ＯＨと今回の推論値０．と
を用いて１式α・ＯＨ＋（１−α）・ＯＦにより算出さ
れ、制御出力として出力される（ステップ３７）。
次にパラメータαがＯか否かが判断される（ステップ３
８）。パラメータαがＯでなければ（ステップ３８でＮ
ｏ） 、現在のパラメータαから微小量Δα（０くΔα
く１）が減算され、この減算結果が新たなパラメータα
として設定される（ステップ３９）。続いて新たなパラ
メータαが負かどうかが判断される（ステップ４０）。
８）。パラメータαがＯでなければ（ステップ３８でＮ
ｏ） 、現在のパラメータαから微小量Δα（０くΔα
く１）が減算され、この減算結果が新たなパラメータα
として設定される（ステップ３９）。続いて新たなパラ
メータαが負かどうかが判断される（ステップ４０）。
パラメータαが正ならば（ステップ４０でＮＯ）、ステ
ップ３２に戻りステップ３８〜３９の処理が繰返される
。これによりパラメータαは徐々に減少していくので、
ファジィ制御出力のうちルール変更直前のファジィ推論
出力の割合は小さくなりルール変更後のファジィ推論出
力の割合が大きくなる。
ップ３２に戻りステップ３８〜３９の処理が繰返される
。これによりパラメータαは徐々に減少していくので、
ファジィ制御出力のうちルール変更直前のファジィ推論
出力の割合は小さくなりルール変更後のファジィ推論出
力の割合が大きくなる。
新たなパラメータαが負になると、αは強制的に０に設
定される（ステップ４１）。
定される（ステップ４１）。
パラメータαがＯの場合には（ステップ３８でＹＥＳ
） 、パラメータαの更新処理は行なわれず。
） 、パラメータαの更新処理は行なわれず。
ステップ３２に戻り、ステップ３８．３７の処理が繰返
される。この場合にはルール変更後のファジィ推論値Ｏ
Ｆがファジィ制御出力となり出力される。
される。この場合にはルール変更後のファジィ推論値Ｏ
Ｆがファジィ制御出力となり出力される。
第３図に示すフローチャートの処理手順によるとパラメ
ータαは一定値Δαづつ徐々に減少することとなるが、
これに限らず単調に減少するものであればよい。したが
ってたとえばパラメータαは指数関数的に徐々に減少し
ていくようなものでもよいのはいうまでもない。
ータαは一定値Δαづつ徐々に減少することとなるが、
これに限らず単調に減少するものであればよい。したが
ってたとえばパラメータαは指数関数的に徐々に減少し
ていくようなものでもよいのはいうまでもない。
第１図はこの発明の実施例を示すもので、ファジィ制御
装置の電気的構成を示すブロック図、第２図は第１図に
おける各回路の動作を示すタイム◆チャート、第３図は
この発明をソフトウェアで実現した実施例を示し、ファ
ジィ制御装置の動作制御の処理手順を示すフローチャー
トである。 ｌＯ・・・ファジィ制御回路。 １１・・・ルール設定スイッチ。 １３・・・サンプル／ホールド回路。 ２０・・・出力切換回路。 ２１、２２・・・係数器。 ２３・・・関数発生回路。
装置の電気的構成を示すブロック図、第２図は第１図に
おける各回路の動作を示すタイム◆チャート、第３図は
この発明をソフトウェアで実現した実施例を示し、ファ
ジィ制御装置の動作制御の処理手順を示すフローチャー
トである。 ｌＯ・・・ファジィ制御回路。 １１・・・ルール設定スイッチ。 １３・・・サンプル／ホールド回路。 ２０・・・出力切換回路。 ２１、２２・・・係数器。 ２３・・・関数発生回路。
Claims (2)
- （１）稼動中にルール変更が可能なファジィ推論手段、 ルール変更直前のファジィ推論出力を記憶する手段、 記憶されたルール変更直前のファジィ推論出力とルール
変更後のファジィ推論出力とを合成してファジィ制御出
力として出力する合成出力手段、および ルール変更時点からの時間の経過とともに上記合成出力
手段のファジィ制御出力におけるルール変更直前のファ
ジィ推論出力の割合が徐々に小さくなりかつルール変更
後のファジィ推論出力の割合が徐々に大きくなるように
上記合成出力手段の合成比を変更し、ルール変更時点か
ら所定時間経過後はルール変更後のファジィ推論出力を
ファジィ制御出力として出力するように制御する手段、 を備えたルール変更が可能なファジィ制御装置。 - （２）稼動中にルール変更が可能なファジィ推論手段を
含むファジィ制御装置の動作方法であり、ルールの変更
にさいして、ルール変更直前のファジィ推論出力を記憶
し、 ルール変更後は記憶されたルール変更直前のファジィ推
論出力とルール変更後のファジィ推論出力とを合成して
ファジィ制御出力を発生し、ルール変更時点からの時間
の経過とともにファジィ制御出力におけるルール変更直
前のファジィ推論出力の割合が徐々に小さくなりかつル
ール変更後のファジィ推論出力の割合が徐々に大きくな
るように合成比を変更し、 ルール変更時点から所定時間経過後はルール変更後のフ
ァジィ推論出力をファジィ制御出力として出力する、 ルール変更が可能なファジィ制御装置の動作方法。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1223272A JPH0387901A (ja) | 1989-08-31 | 1989-08-31 | ルール変更が可能な制御装置およびその動作方法 |
| KR1019910701418A KR950014723B1 (ko) | 1989-08-31 | 1990-07-10 | 룰 변경이 가능한 퍼지제어장치 및 그 동작방법과 퍼지추론에 의하여 절환제어되는 제어시스템 및 그 제어방법 |
| AU59367/90A AU5936790A (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus capable of changing rule and its operation method, and control system switch-controlled by fuzzy inference and its control method |
| PCT/JP1990/000887 WO1991003775A1 (fr) | 1989-08-31 | 1990-07-10 | Dispositif de commande floue pouvant changer de regle et son procede de fonctionnement, et systeme de commande gere par commutation par inference floue et son procede de commande |
| ES90910188T ES2100172T3 (es) | 1989-08-31 | 1990-07-10 | Aparato de control difuso capaz de cambiar una regla y su metodo de funcionamiento, y sistema de control controlado por conmutacion por inferencia difusa y su metodo de control. |
| DE69030190T DE69030190T2 (de) | 1989-08-31 | 1990-07-10 | Unscharfe steuervorrichtung mit der fähigkeit eine regel und ihr betriebsverfahren zu wechseln und ein durch unscharfe inferenz schaltgesteuertes steuersystem und sein steuerverfahren |
| AT90910188T ATE150185T1 (de) | 1989-08-31 | 1990-07-10 | Unscharfe steuervorrichtung mit der fähigkeit eine regel und ihr betriebsverfahren zu wechseln und ein durch unscharfe inferenz schaltgesteuertes steuersystem und sein steuerverfahren |
| SU5011569A RU2110826C1 (ru) | 1989-08-31 | 1990-07-10 | Способ формирования нечеткого управляющего воздействия, устройство для его реализации, способ управления и система для его реализации (варианты) |
| US07/793,443 US5515476A (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus in which rules can be changed, method of operating same, control system in which changeover is controlled by fuzzy reasoning, and method of controlling the same |
| EP95116503A EP0695981A3 (en) | 1989-08-31 | 1990-07-10 | Fuzzy logic control device in which the rules can be changed and method for implementing it, control system in which the switching operations are controlled by fuzzy logic and control method thereof |
| CA002062742A CA2062742C (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus in which rules can be changed, method of operating same, control system in which changeover is controlled by fuzzy reasoning, and method of controlling thesame |
| EP90910188A EP0489913B1 (en) | 1989-08-31 | 1990-07-10 | Fuzzy control apparatus capable of changing rule and its operation method, and control system switch-controlled by fuzzy inference and its control method |
| US08/600,367 US5719999A (en) | 1989-08-31 | 1996-02-13 | Fuzzy control apparatus in which rules can be changed, method of operating same, control system in which changeover is controlled by fuzzy reasoning, and method of controlling the same |
| US08/975,904 US5895458A (en) | 1989-08-31 | 1997-09-15 | Apparatus and method in which control rules can be changed during fuzzy reasoning operations and control system and method in which changeover is controlled by fuzzy reasoning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1223272A JPH0387901A (ja) | 1989-08-31 | 1989-08-31 | ルール変更が可能な制御装置およびその動作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0387901A true JPH0387901A (ja) | 1991-04-12 |
Family
ID=16795522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1223272A Pending JPH0387901A (ja) | 1989-08-31 | 1989-08-31 | ルール変更が可能な制御装置およびその動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0387901A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268834A (en) * | 1991-06-24 | 1993-12-07 | Massachusetts Institute Of Technology | Stable adaptive neural network controller |
| JP2009147993A (ja) * | 2007-12-11 | 2009-07-02 | Mitsubishi Electric Corp | インバータ制御装置並びに電動機駆動装置並びに空気調和装置 |
-
1989
- 1989-08-31 JP JP1223272A patent/JPH0387901A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268834A (en) * | 1991-06-24 | 1993-12-07 | Massachusetts Institute Of Technology | Stable adaptive neural network controller |
| JP2009147993A (ja) * | 2007-12-11 | 2009-07-02 | Mitsubishi Electric Corp | インバータ制御装置並びに電動機駆動装置並びに空気調和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006807A (ko) | 처리 제어 장치 | |
| JPH0810936B2 (ja) | 動きベクトル検出装置 | |
| JPH0387901A (ja) | ルール変更が可能な制御装置およびその動作方法 | |
| Dexter | Self-tuning control algorithm for single-chip microcomputer implementation | |
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| JPH075929A (ja) | 調節弁制御装置 | |
| Butz | Learning bang-bang regulators | |
| JP2006018431A (ja) | サーボ制御装置 | |
| CA2052600C (en) | Adaptive bandwidth moving average filter | |
| JPH0816204A (ja) | Ｐｉｄ調節計の積分動作のカット方法 | |
| JP2001290504A (ja) | 制御装置 | |
| JPH0918779A (ja) | 振れ緩和装置 | |
| JPH04305711A (ja) | インチング処理装置 | |
| JPH05127701A (ja) | 制御装置 | |
| JPH04157324A (ja) | 電磁流量計の信号処理方法 | |
| JPH07336174A (ja) | ディジタルａｇｃ装置 | |
| JPH01149101A (ja) | 調節計における制御方法 | |
| JPS6369311A (ja) | 適応雑音除去装置 | |
| JPH02262719A (ja) | オフセット調整機能付ａ／ｄ変換装置 | |
| JP2001077644A (ja) | 増幅率制御装置 | |
| JP2001111385A (ja) | 平均値フィルタ | |
| JPS6426897A (en) | Musical sound controller for electronic musical instrument | |
| JPS58181102A (ja) | デジタル積分方式 | |
| KR950010515A (ko) | 고스트제거장치의 필터계수연산방법 및 그 회로 | |
| JPS6161121B2 (ja) |