JPH0385975A - Video signal processing unit - Google Patents

Video signal processing unit

Info

Publication number
JPH0385975A
JPH0385975A JP1223565A JP22356589A JPH0385975A JP H0385975 A JPH0385975 A JP H0385975A JP 1223565 A JP1223565 A JP 1223565A JP 22356589 A JP22356589 A JP 22356589A JP H0385975 A JPH0385975 A JP H0385975A
Authority
JP
Japan
Prior art keywords
signal
video signal
video
fixed
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1223565A
Other languages
Japanese (ja)
Other versions
JP2767919B2 (en
Inventor
Mitsunori Ueda
光則 上田
Toshikatsu Kawakami
川上 俊勝
Toshimitsu Fujimori
敏充 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1223565A priority Critical patent/JP2767919B2/en
Publication of JPH0385975A publication Critical patent/JPH0385975A/en
Application granted granted Critical
Publication of JP2767919B2 publication Critical patent/JP2767919B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To ensure the processing such as clamping a pedestal level and horizontal synchronization and to attain excellent reduction of a video in the horizontal direction by switching a video signal for a horizontal blanking period into a video signal not compressed timewise. CONSTITUTION:A video signal is read based on a readout clock signal of a 2nd frequency higher than a write clock signal is read from a storage means 2 and the video signal is a video signal resulting from an input video signal subject to timewise compression, the video is reduced in the horizontal direction and displayed. Moreover, two different fixed signals are inputted to a fixed signal changeover means 5 and the fixed signal from the fixed signal changeover means 5 and the video signal from the storage means 2 are inputted to a video signal changeover means 4 and they are outputted switchingly. Thus, the horizontal synchronization of the video and the pedestal level clamp to be implemented during the horizontal blanking period are implemented accurately and the compression of the video in the horizontal direction is attained in an excellent way.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固有のアスペクト比を有する映像表示装置
に前記アスペクト比とは異なるアスペクト比の映像信号
を入力する場合などにおいて好適に実施される映像信号
処理装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is suitably implemented in cases where a video signal having an aspect ratio different from the aspect ratio is input to a video display device having a unique aspect ratio. The present invention relates to a video signal processing device.

〔従来の技術〕[Conventional technology]

一般に、映像表示装置にその固有のアスペクト比よりも
水平方向のアスペクト比が小さい映像信号を入力したと
きには、映像が水平方向に伸長されて表示される。たと
えば、アスペクト比4:3(水平方向幅:垂直方向幅)
の映像表示装置において第4図(a)に示すように表示
領域の水平方向幅WHIと垂直方向幅Wvlとの比が4
:3となり、このときに円形となる図形を表すアスペク
ト比4:3の映像信号をアスペクト比16:9の映像表
示装置に入力すると、第4図(b)に示すように水平方
向幅Wl(2と垂直方向幅WV2との比が16:9の表
示領域に水平方向に伸長された楕円形の図形が表示され
ることとなる。したがって、アスペクト比4:3の映像
信号をアスペクト比16:9の映像表示装置に入力する
ときには、第4図(C)に示すように、映像を水平方向
WH3が垂直方向WV2の4/3倍となる領域に表示さ
せるために、この映像を水平方向に縮小させなければな
らず、そのための映像信号の処理が必要となる。
Generally, when a video signal having a horizontal aspect ratio smaller than its own aspect ratio is input to a video display device, the video is expanded in the horizontal direction and displayed. For example, aspect ratio 4:3 (horizontal width: vertical width)
As shown in FIG. 4(a), in a video display device, the ratio of the horizontal width WHI to the vertical width Wvl of the display area is 4.
:3, and when a video signal with an aspect ratio of 4:3 representing a circular figure is input to a video display device with an aspect ratio of 16:9, the horizontal width Wl( 2 and the vertical width WV2 is 16:9. Therefore, an elliptical figure expanded in the horizontal direction is displayed in the display area where the ratio of 2 and the vertical width WV2 is 16:9. Therefore, a video signal with an aspect ratio of 4:3 is converted into a video signal with an aspect ratio of 16:3. When inputting the video to the video display device No. 9, the video is input horizontally in order to display the video in an area where the horizontal direction WH3 is 4/3 times the vertical direction WV2, as shown in FIG. 4(C). It must be reduced, and the video signal must be processed for this purpose.

このような映像信号の処理を行うための典型的な先行技
術を第5図に示している。この映像信号処理装置は、た
とえばアスペクト比4:3の映像信号をアスペクト比1
6:9の映像表示装置に入力する際などに用いられる。
A typical prior art technique for processing such video signals is shown in FIG. For example, this video signal processing device converts a video signal with an aspect ratio of 4:3 into an aspect ratio of 1.
It is used when inputting to a 6:9 video display device.

入力端子TNからのアスペクト比4:3の映像信号はア
ナログ/デジタル変換器1 (以下rA、/D変換器1
」という、)でデジタル映像信号に変換されて、1水平
走査期間のデジタル映像信号を記憶するラインメモリ2
に与えられる。このラインメモリ2は前記A/D変換器
lからのデジタル映像信号を周波数「1の書き込みクロ
ック信号CKIに従ってその内部に取り込んで記憶する
A video signal with an aspect ratio of 4:3 from input terminal TN is sent to analog/digital converter 1 (rA, /D converter 1
A line memory 2 that stores digital video signals for one horizontal scanning period after being converted into digital video signals by
given to. This line memory 2 takes in and stores therein the digital video signal from the A/D converter 1 in accordance with the write clock signal CKI having a frequency of "1".

このラインメモリ2に記憶されたデジタル映像信号は、
前記周波数f1よりも高い周波数r□の読み出しクロッ
ク信号GK2に基づいて読み出され、この読み出された
デジタル映像信号はデジタル/アナログ変換器3(以下
rD/A変換器3」という、)でアナログ映像信号に変
換されて出力端子OUTに導出される。この出力端子O
UTには前記アスペクト比16:9の映像表示装置(図
示せず)が接続される。
The digital video signal stored in this line memory 2 is
The readout digital video signal is read out based on the readout clock signal GK2 having a frequency r□ higher than the frequency f1, and the readout digital video signal is converted into an analog signal by a digital/analog converter 3 (hereinafter referred to as rD/A converter 3). The signal is converted into a video signal and output to the output terminal OUT. This output terminal O
A video display device (not shown) having an aspect ratio of 16:9 is connected to the UT.

前記読み出しクロックCK2の周波数f!は、r、−(
4/3)  ・f。
The frequency f of the read clock CK2! is, r, -(
4/3) ・f.

とされており、このため1水平走査期間の映像信号が3
74の時間でラインメモリ2から読み出されることにな
る。このとき実際に表示に係わる走査期間の映像信号(
すなわち水平帰線消去期間以外の映像信号)は、その映
像が表示領域の中央に位置するようなりにミングで読み
出される。これによって、入力端子INから第2図(a
)に示す映像信号が入力されたとき、出力端子OUTに
は第2図(ロ)に示す波形の映像信号が導出されること
となる。すなわち、水平帰線消去期間ΔBの人力映像信
号に対応する圧縮した映像信号が期間ΔB1に導出され
てから期間Δlだけ経過した後に、走査期間ΔHの入力
映像信号を(3/4) ・ΔHの長さの期間ΔH1に圧
縮した映像信号が導出される。
Therefore, the video signal for one horizontal scanning period is
It will be read out from the line memory 2 in a time of 74. At this time, the video signal (
That is, the video signal other than the horizontal blanking period) is read out in such a way that the video is positioned at the center of the display area. This allows the input terminal IN to be
) When the video signal shown in ) is input, a video signal having the waveform shown in FIG. That is, after a period Δl has elapsed since the compressed video signal corresponding to the human-powered video signal in the horizontal blanking period ΔB is derived in the period ΔB1, the input video signal in the scanning period ΔH is converted to (3/4) ΔH. A video signal compressed to a period of length ΔH1 is derived.

これによって、アスペクト比16:9の映像表示装置で
は映像が水平方向に関して3/4倍に圧縮されてその表
示領域の中央に表示されることとなるので、アスペクト
比483の映像の表示が良好に行われることとなる。
As a result, in a video display device with an aspect ratio of 16:9, the video is compressed by 3/4 times in the horizontal direction and displayed in the center of the display area, so the display of the video with an aspect ratio of 483 is improved. It will be carried out.

〔発明が解決しようとする課題) しかしながら、上述のような構成では走査期間ΔHの映
像信号とともに水平帰線消去期間ΔBの映像信号も3/
4倍の時間の映像信号に圧縮されてしまう、このため、
水平帰線消去期間に行うべき映像の水平同期及びペデス
タルレベルのクランプなどが正確に行われなくなる場合
が生しるという課題があった。
[Problems to be Solved by the Invention] However, in the above configuration, the video signal of the horizontal blanking period ΔB as well as the video signal of the scanning period ΔH is
Because of this, the video signal is compressed to four times as long as the video signal.
There is a problem in that the horizontal synchronization of the video and the clamping of the pedestal level, which should be performed during the horizontal blanking period, may not be performed accurately.

この発明の目的は、上述の技術的!!!題を解決し、映
像の水平方向への圧縮が良好に行われるように〔課題を
解決するための手段〕 本発明による映像信号処理装置は、第1の周波数の書き
込みクロック信号に基づいて人力信号を読み込み、第1
の周波数よりも高い第2の周波数の読み出しクロック信
号に基づいて読み込んだ映像信号を出力する記憶手段と
、第1の固定信号発生回路からの第1の固定信号と、第
2の固定信号発生回路からの第2の固定信号が与えられ
、水平帰線消去期間の水平同期信号期間は第1の固定信
号を出力し、水平帰線消去期間の残余の期間には第2の
固定信号を出力する固定信号切り換え手段とを備え、水
平帰線消去期間には固定信号切り換え手段から出力され
た固定信号を出力し、残余の期間には記憶手段から出力
された映像信号を出力するように映像信号切り換え手段
で切り換えるようにしたものである。
The purpose of this invention is the above-mentioned technical! ! ! [Means for Solving the Problems] A video signal processing device according to the present invention processes a human input signal based on a write clock signal of a first frequency. and the first
a first fixed signal from a first fixed signal generation circuit; and a second fixed signal generation circuit. a second fixed signal from the horizontal blanking period, outputs the first fixed signal during the horizontal synchronization signal period of the horizontal blanking period, and outputs the second fixed signal during the remaining period of the horizontal blanking period. and a fixed signal switching means, the video signal is switched so that the fixed signal output from the fixed signal switching means is output during the horizontal blanking period, and the video signal output from the storage means is output during the remaining period. It is designed so that it can be switched by means.

〔作用〕[Effect]

本発明の映像信号処理装置によれば、記憶手段からは書
き込みクロック信号が有する第1の周波数よりも高い第
2の周波数の読み出しクロック信号に基づいて映像信号
が読み出されるので、この読み出される映像信号は入力
映像信号を時間的に圧縮した映像信号となる。したがっ
てこの映像信号を映像表示装置に入力したときには、映
像は水平方向に関して縮小されて表示されることとなる
According to the video signal processing device of the present invention, since the video signal is read from the storage means based on the read clock signal having a second frequency higher than the first frequency of the write clock signal, the read video signal becomes a video signal obtained by temporally compressing the input video signal. Therefore, when this video signal is input to a video display device, the video is displayed reduced in the horizontal direction.

また、2つの異なる固定信号が固定信号切り換え手段に
入力され、固定信号切り換え手段はそれらの2つの異な
る固定信号を切り換えて出力することにより時間的に圧
縮されない水平帰線消去期間の信号を作成する。
Further, two different fixed signals are input to the fixed signal switching means, and the fixed signal switching means creates a horizontal blanking period signal that is not compressed in time by switching and outputting the two different fixed signals. .

固定信号切り換え手段からの固定信号と記憶手段からの
映像信号とは映像信号切り換え手段に入力され、この映
像信号切り換え手段は記憶手段からの映像信号と固定信
号切り換え手段からの固定信号とを切り換えて出力する
。すなわち、水平帰線消去期間には固定信号切り換え手
段からの固定信号を出力し、残余の期間には、前記記憶
手段からの映像信号を出力する。
The fixed signal from the fixed signal switching means and the video signal from the storage means are input to the video signal switching means, and the video signal switching means switches between the video signal from the storage means and the fixed signal from the fixed signal switching means. Output. That is, the fixed signal from the fixed signal switching means is output during the horizontal blanking period, and the video signal from the storage means is output during the remaining period.

この結果、水平帰線消去期間の映像信号は、前記時間的
な圧縮処理が施されない信号を得られることとなり、し
たがって映像表示装置などでは水平帰線消去期間に行う
べき映像の水平同期及びペデスタルレベルのクランプな
どの処理を確実に行うことができるようになる。
As a result, the video signal during the horizontal blanking period is a signal that is not subjected to the above-mentioned temporal compression processing. Therefore, in a video display device, the horizontal synchronization and pedestal level of the video that should be performed during the horizontal blanking period are obtained. Processing such as clamping can be performed reliably.

〔実施例〕〔Example〕

第1図はこの発明の一実施例の基本的な構成を示すブロ
ック図である。この第1図において、前述の第5図に示
された各部に対応する部分には同一の符号を付して示す
FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention. In FIG. 1, parts corresponding to those shown in FIG. 5 described above are designated by the same reference numerals.

この映像信号処理装置は、入力端子INから入力されA
/D変換器lによってデジタル信号に変換された映像信
号を第1の周波数f1を有する読み出しクロック信号C
KIに基づいて読み込み、前記第1の周波数よりも高い
第2の周波数f2を有する書き込みクロック信号GK2
に基づいて前記記憶した映像信号が読み出される記憶手
段であるラインメモリ2を備えている。このラインメモ
リ2の出力はD/A変換器3に与えられてアナログ信号
に変換された後、映像信号切り換え回路4の一方の個別
接点4bに与えられる。
This video signal processing device receives an input signal from an input terminal IN.
The video signal converted into a digital signal by the /D converter l is read out by a clock signal C having a first frequency f1.
read based on KI and write clock signal GK2 having a second frequency f2 higher than said first frequency;
A line memory 2 is provided as a storage means from which the stored video signal is read out based on. The output of this line memory 2 is applied to a D/A converter 3, converted into an analog signal, and then applied to one individual contact 4b of a video signal switching circuit 4.

水平同期信号の値を発生する第1の固定信号発生回路6
からの第1の固定信号は、固定信号切り換え回路5の一
方の個別接点5aに与えられる。
A first fixed signal generation circuit 6 that generates a horizontal synchronization signal value
The first fixed signal from is applied to one individual contact 5a of the fixed signal switching circuit 5.

ペデスタルレベルの値を発生する第2の固定信号発生回
路7からの第2の固定信号は、固定信号切り換え回路5
の他方の個別接点5bに与えられる。
The second fixed signal from the second fixed signal generation circuit 7 that generates the pedestal level value is transferred to the fixed signal switching circuit 5.
is applied to the other individual contact 5b.

この固定信号切り換え回路5はその共通接点5cを、水
平帰線消去期間の水平同期信号の期間には個別接点5a
に接続し、水平帰線消去期間の残余の期間には個別接点
5bに接続する。そして前記共通接点5cに導出された
固定信号が映像信号切り換え回路4の他方の個別接点4
aに与えられる。
This fixed signal switching circuit 5 connects its common contact 5c to its individual contact 5a during the horizontal synchronizing signal period of the horizontal blanking period.
and is connected to the individual contact 5b during the remaining period of the horizontal blanking period. Then, the fixed signal led out to the common contact 5c is transferred to the other individual contact 4 of the video signal switching circuit 4.
given to a.

この映像信号切り換え回路4はその共通接点4Cを、水
平帰線消去期間には個別接点4aに接続し、残余の期間
には個別接点4bに接続する。そして前記共通接点4・
Cに導出された映像信号が出力端子OUTに与えられ、
この出力端子OUTから映像表示装置(図示せず)に入
力される。
This video signal switching circuit 4 connects its common contact 4C to the individual contact 4a during the horizontal blanking period, and to the individual contact 4b during the remaining period. And the common contact 4.
The video signal derived from C is given to the output terminal OUT,
The signal is input from this output terminal OUT to a video display device (not shown).

この実施例において、アスペクト比4:3の映像信号を
アスペクト比16:9の映像表示装置に入力するときに
は、前記第1の周波数f、と第2の周波数f8との関係
は、 f、−(4/3)  ・ r自 とされる。
In this embodiment, when a video signal with an aspect ratio of 4:3 is input to a video display device with an aspect ratio of 16:9, the relationship between the first frequency f and the second frequency f8 is f, -( 4/3) ・It is assumed that r self.

A/D変換器l、ラインメモリ2.及びD/A変換器3
は、第5図に示された構成と同様の動作を行い、したが
って入力端子INに第2図(alに示すアスペクト比4
:3の映像信号が入力されたときにD/A変換器3から
映像信号切り換え回路4の個別接点4bに与えられる映
像信号は、第2図(ロ)に示された映像信号となる。
A/D converter 1, line memory 2. and D/A converter 3
performs the same operation as the configuration shown in FIG. 5, and therefore has an aspect ratio of 4 shown in FIG.
:3, the video signal applied from the D/A converter 3 to the individual contact 4b of the video signal switching circuit 4 becomes the video signal shown in FIG. 2(b).

第1の固定信号発生回路6からの第1の固定信号の値を
入力映像信号の水平同期信号のレベルHLとし、第2の
固定信号発生回路7からの第2の固定信号の値を入力映
像信号のペデスタルレベルCLとすれば、固定信号切り
換え回路5が前述のように水平帰線消去期間の水平同期
信号の期間にはその共通接点5Cを個別接点5aに接続
し、水平帰線消去期間の残余の期間には前記共通接点5
cをm別接点5bに接続する結果、映像信号切り換え回
路4の個別接点4aに与えられる固定信号は、入力信号
の水平帰線消去期間の映像信号と同等の信号となる。
The value of the first fixed signal from the first fixed signal generation circuit 6 is set as the level HL of the horizontal synchronization signal of the input video signal, and the value of the second fixed signal from the second fixed signal generation circuit 7 is set as the level HL of the horizontal synchronization signal of the input video signal. Assuming that the signal pedestal level is CL, the fixed signal switching circuit 5 connects the common contact 5C to the individual contact 5a during the horizontal synchronization signal period of the horizontal blanking period as described above, and connects the common contact 5C to the individual contact 5a during the horizontal blanking period. For the remaining period, the common contact point 5
As a result of connecting c to the m-separate contact 5b, the fixed signal applied to the individual contact 4a of the video signal switching circuit 4 becomes a signal equivalent to the video signal during the horizontal blanking period of the input signal.

したがって、映像信号切り換え回路4が前述のように水
平帰線消去期間にはその共通接点4cを個別接点4aに
接続し、残余の期間には前述共通接点4cを個別接点4
bに接続する結果、出力端子OUTには、第2図(c)
に示す映像信号が導出されることとなる。
Therefore, as described above, the video signal switching circuit 4 connects the common contact 4c to the individual contact 4a during the horizontal blanking period, and connects the common contact 4c to the individual contact 4a during the remaining period.
As a result of connecting to b, the output terminal OUT is as shown in Fig. 2(c).
The video signal shown in will be derived.

すなわち、走査期間ΔHの映像信号のみが圧縮され、水
平帰線消去期間ΔBの映像信号には時間的な圧縮処理が
施されていない映像信号が出力端子OUTから映像信号
表示装置にあたえられることとなる。これによって前記
映像信号表示装置では、水平帰線消去期間に行うべき、
映像の水平同期及びペデスタルレベルのクランプなどを
確実に行うことができる。しかも入力映像信号の走査期
間ΔBの映像信号は、3/4倍の長さの期間Δ)flに
圧縮されているので、映像は水平方向に3/4倍に縮小
されて表示8N域の中央に表示されることとなる。この
ようにして、映像の水平方向に関する縮小が水平同期お
よびペデスタルクランプを確実に行わせつつ良好に行わ
れるようになる。
That is, only the video signal of the scanning period ΔH is compressed, and the video signal of the horizontal blanking period ΔB is not subjected to temporal compression processing and is supplied from the output terminal OUT to the video signal display device. Become. This allows the video signal display device to perform the following operations during the horizontal blanking period:
It is possible to reliably perform horizontal synchronization of images and clamping of the pedestal level. Moreover, the video signal with the scanning period ΔB of the input video signal is compressed into a period Δ)fl that is 3/4 times as long as the input video signal, so the video is reduced horizontally by 3/4 times and is displayed at the center of the 8N display area. will be displayed. In this way, reduction of the image in the horizontal direction can be performed satisfactorily while ensuring horizontal synchronization and pedestal clamping.

第3図はこの発明の他の実施例の基本的な構成を示すブ
ロック図である。この第3図において前述の第1図に示
された各部に対応する部分には同一の番号を付して示す
。この実施例では、ラインメモリ2とD/Am換器3と
の間に映像信号切り換え回路8が設けられ、この映像信
号切り換え回路8で第1の固定信号発生回路10からの
第1のデジタルの固定信号と第2の固定信号発生回路1
1からの第2のデジタルの固定信号とを固定信号切り換
え回路9で切り換えて得られるデジタルの固定信号と、
ラインメモリ2からのデジモル映住僧月とを切り換えて
D/A変換器3に与えるようにしている。前記映像信号
切り換え回路8はその共通接点8Cを水平帰線消去期間
には前記固定信号切り換え回路9に接続された個別接点
8aに接続し、残余の期間には前記ラインメモリ2に接
続された個別接点8bに接続する。このような構成によ
っても、前述の第1の実施例に関連して述べたと同様な
作用及び効果を達成することができる。
FIG. 3 is a block diagram showing the basic configuration of another embodiment of the invention. In FIG. 3, parts corresponding to those shown in FIG. 1 described above are designated by the same numbers. In this embodiment, a video signal switching circuit 8 is provided between the line memory 2 and the D/Am converter 3, and the video signal switching circuit 8 converts the first digital signal from the first fixed signal generation circuit 10. Fixed signal and second fixed signal generation circuit 1
A digital fixed signal obtained by switching a second digital fixed signal from 1 with a fixed signal switching circuit 9;
The digital mole signal from the line memory 2 is switched and fed to the D/A converter 3. The video signal switching circuit 8 connects its common contact 8C to the individual contact 8a connected to the fixed signal switching circuit 9 during the horizontal blanking period, and during the remaining period, connects the common contact 8C to the individual contact 8a connected to the line memory 2. Connect to contact 8b. With such a configuration as well, it is possible to achieve the same functions and effects as described in connection with the first embodiment.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明の映像信号処理装置によれば、水
平帰線消去期間の映像信号を時間的に圧縮されていない
映像信号とすることができ、したがって映像表示装置な
とでは、水平帰線消去期間に行うべき映像の水平同期お
よびペデスタルレベルのクランプなどの処理を確実に行
いつつ、映像の水平方向に関する縮小が良好に行われる
ようになる。
As described above, according to the video signal processing device of the present invention, the video signal during the horizontal blanking period can be made into a video signal that is not temporally compressed. While ensuring that processing such as horizontal synchronization of the video and clamping of the pedestal level that should be performed during the erasing period is performed, the reduction in the horizontal direction of the video can be performed satisfactorily.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例における映像信号処理装置
の基本的な構成を示すブロック図、第2図は第1図並び
に第5図の動作を説明するための波形図、第3図はこの
発明の他の実施例の基本的な構成を示すブロック図、第
4図は映像表示装置における表示態様を簡略化して示す
説明図、第5図は先行技術の基本的な構成を示すブロッ
ク図である。 2・・・・・・ラインメモリ(記憶手段)、4.8・・
・・・・映像信号切り換え回路、5.9・・・・・・固
定信号切り換え回路、6. 7.10.11・・・・・
・固定信号発生回路。
FIG. 1 is a block diagram showing the basic configuration of a video signal processing device in an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operations of FIGS. 1 and 5, and FIG. A block diagram showing the basic configuration of another embodiment of the present invention, FIG. 4 is an explanatory diagram showing a simplified display mode in a video display device, and FIG. 5 is a block diagram showing the basic configuration of the prior art. It is. 2...Line memory (storage means), 4.8...
. . . Video signal switching circuit, 5.9 . . . Fixed signal switching circuit, 6. 7.10.11...
・Fixed signal generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 第1の周波数の書き込みクロック信号に基づいて入力信
号を読み込み、前記第1の周波数よりも高い第2の周波
数の読み出しクロック信号に基づいて前記読み込んだ映
像信号を出力する記憶手段と、第1の固定信号発生回路
からの第1の固定信号と、第2の固定信号発生回路から
の第2の固定信号が与えられ、水平帰線消去期間の水平
同期信号期間は前記第1の固定信号を出力し、水平帰線
消去期間の残余の期間には前記第2の固定信号を出力す
る固定信号切り換え手段と、この固定信号切り換え手段
からの固定信号と、前記記憶手段からの映像信号が与え
られ、水平帰線消去期間には前記固定信号切り換え手段
からの固定信号を出力し、残余の期間には前記記憶手段
からの映像信号を出力する映像信号切り換え手段とを備
えた映像信号処理装置。
storage means for reading an input signal based on a write clock signal having a first frequency and outputting the read video signal based on a read clock signal having a second frequency higher than the first frequency; A first fixed signal from a fixed signal generation circuit and a second fixed signal from a second fixed signal generation circuit are given, and the first fixed signal is output during the horizontal synchronization signal period of the horizontal blanking period. However, during the remaining period of the horizontal blanking period, a fixed signal switching means for outputting the second fixed signal, a fixed signal from the fixed signal switching means, and a video signal from the storage means are applied, A video signal processing device comprising video signal switching means for outputting a fixed signal from the fixed signal switching means during a horizontal blanking period and outputting a video signal from the storage means for the remaining period.
JP1223565A 1989-08-30 1989-08-30 Video signal processing device Expired - Lifetime JP2767919B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1223565A JP2767919B2 (en) 1989-08-30 1989-08-30 Video signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1223565A JP2767919B2 (en) 1989-08-30 1989-08-30 Video signal processing device

Publications (2)

Publication Number Publication Date
JPH0385975A true JPH0385975A (en) 1991-04-11
JP2767919B2 JP2767919B2 (en) 1998-06-25

Family

ID=16800154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1223565A Expired - Lifetime JP2767919B2 (en) 1989-08-30 1989-08-30 Video signal processing device

Country Status (1)

Country Link
JP (1) JP2767919B2 (en)

Also Published As

Publication number Publication date
JP2767919B2 (en) 1998-06-25

Similar Documents

Publication Publication Date Title
RU2024215C1 (en) Tv reproduction system
JPH06217229A (en) Method and apparatus for processing picture-in-picture signal in high picture quality tv
KR860008673A (en) Interlacing-Interlacing Inverter
JPS6053515B2 (en) Device that converts time-sequential color signals to simultaneous color signals
MY114906A (en) Method and apparatus for displaying two video pictures simultaneously
JPH0385975A (en) Video signal processing unit
JPH0267879A (en) Image signal processing circuit
JPH07236117A (en) Picture processor
KR100403692B1 (en) Image display device
JPH02226884A (en) Video signal processor
JP2618859B2 (en) Time axis multiplexing device
JPS61114682A (en) Image processing circuit
KR0175459B1 (en) Codec conversion device from h.261 to itu-r601
JP2600451B2 (en) Time axis conversion circuit of MUSE / NTSC down converter
US6771879B1 (en) Video processor for producing stored video key signals to be used for superimposing text or the like on background images
KR920008328B1 (en) Double scanning device for tv
JP4109328B2 (en) Video signal encoding device
KR950005694Y1 (en) Device which switch image signal synchronously in a security system
JPH0468785A (en) Line interpolation circuit for television signal
JPH10210363A (en) Image compositing device
JPS63302684A (en) Magnetic recording and reproducing device
JPH0370288A (en) Scan converter
JPH03259686A (en) Frame picture generating device
JPH08223553A (en) Image split method
JPH04144491A (en) Image processor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080410

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090410

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100410

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100410

Year of fee payment: 12