JPH038581B2 - - Google Patents
Info
- Publication number
- JPH038581B2 JPH038581B2 JP2388082A JP2388082A JPH038581B2 JP H038581 B2 JPH038581 B2 JP H038581B2 JP 2388082 A JP2388082 A JP 2388082A JP 2388082 A JP2388082 A JP 2388082A JP H038581 B2 JPH038581 B2 JP H038581B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- silicon nitride
- nitride film
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920001721 polyimide Polymers 0.000 claims description 33
- 239000004642 Polyimide Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000001681 protective effect Effects 0.000 description 9
- 239000002904 solvent Substances 0.000 description 5
- 229910021645 metal ion Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置およびその製造方法に関す
るもので、特に、耐湿性にすぐれた保護膜を有す
る半導体装置およびその製造方法に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device having a protective film with excellent moisture resistance and a method of manufacturing the same.
半導体素子の特性を維持するためには、配線パ
ターン上部に、水分などの浸入により起こる腐食
や特性の変化を防ぐための保護膜を形成する。従
来用いられた膜としてはSiO2、PSG
（phosphosilicate glass）、プラズマSiN（シリコ
ンナイトライド）、ポリイミド層などが知られて
いる。ここで、プラズマSiN、ポリイミドは、高
密度化、微細化に伴いそれまで多く用いられてい
たSiO2、PGに替つて用いられるようになつたも
のである。保護膜の効果としては水分の浸入を防
ぐのが一番大きな目的で、SiO2、PSGにくらべ、
プラズマSiN、ポリイミドではピンホールなどの
欠陥が少ないため、それだけ効果が大きい。 In order to maintain the characteristics of a semiconductor element, a protective film is formed on top of the wiring pattern to prevent corrosion and changes in characteristics caused by the infiltration of moisture. Conventionally used films include SiO 2 and PSG.
(phosphosilicate glass), plasma SiN (silicon nitride), and polyimide layers. Here, plasma SiN and polyimide have come to be used in place of SiO 2 and PG, which had been widely used up until then, due to higher density and miniaturization. The main purpose of the protective film is to prevent moisture from entering, and compared to SiO 2 and PSG,
Plasma SiN and polyimide have fewer defects such as pinholes, so the effect is that much greater.
単位面積あたりの欠陥密度数から判断すれば、
ポリイミドが最もすぐれているが、極性の大きい
有機膜であるため、表面および内部に水分が吸着
しやすい。またポリイミドは、スピンコートで塗
布するため、溶媒に溶かしてあるが、ポリイミド
中および溶媒に溶け込んだ金属イオンその他の不
純物がかなりの数あり、ポストベーク後も溶媒が
多少は残存している。従つてポリイミドを一層で
用いると、これら金属イオン、溶媒の残り、その
他の不純物が保護膜下にとじ込められ素子特性の
劣化をまねく恐れがある。 Judging from the number of defect density per unit area,
Polyimide is the best, but since it is a highly polar organic film, moisture is easily adsorbed on the surface and inside. Furthermore, since polyimide is applied by spin coating, it is dissolved in a solvent, but there are a considerable number of metal ions and other impurities dissolved in the polyimide and in the solvent, and some solvent remains even after post-baking. Therefore, if a single layer of polyimide is used, these metal ions, solvent residues, and other impurities may be trapped under the protective film, leading to deterioration of device characteristics.
一方プラズマシリコンナイトライドは、金属イ
オンの侵入に対して大きな効果を有するが、クラ
ツクが入りやすい事、膜質、膜厚のばらつきが大
きい等の問題が指適されている。 On the other hand, plasma silicon nitride has a great effect on the intrusion of metal ions, but has problems such as easy cracking and large variations in film quality and thickness.
今後、より一層、半導体装置の高密度、微細化
が進行するものと考えられるので信頼性の高い保
護膜を形成することが求められている。 In the future, it is expected that the density and miniaturization of semiconductor devices will become even more advanced, so there will be a need to form highly reliable protective films.
本発明は、上記問題点にかんがみなされたもの
で少ない工程数で、すぐれた耐湿性を有する保護
膜の構造およびその製造方法を提供する事を目的
とする。 The present invention has been made in view of the above-mentioned problems and aims to provide a structure of a protective film having excellent moisture resistance and a method for manufacturing the same, with a reduced number of steps.
本発明の保護膜形成方法を図を用いて説明す
る。第１図は本発明の一実施例にかかる主な工程
を説明したものである。第１図において、半導体
基板上に半導体素子の配線パターン１を形成後、
シリコンナイトライド２を堆積する。膜厚は
100nｍ〜1.0μｍである。続いてポリイミド３より
なる層をスピンコート塗布する。膜厚は300nｍ
〜2.0μｍである。このときほぼポリイミド３の表
面は平担になつている。続いて、レジスト４（膜
厚200nｍ〜2.0μｍ）を塗布し、露光・現像してた
とえばパツド部分を開口する。この状態が第１図
に示されている。第１図において、パツド開口部
分のポリイミドの膜厚よりもレジスト膜厚を同等
か、やや薄目にしておく。次に酸素（O2）プラ
ズマでレジスト４をマスクにしてポリイミド３を
エツチングする。レジスト４とポリイミド３は酸
素プラズマによつてほぼ等しいエツチング速度で
エツチングされるので、ポリイミド３の開口とレ
ジスト４の除去が同時になされる。 The protective film forming method of the present invention will be explained with reference to the drawings. FIG. 1 explains the main steps according to an embodiment of the present invention. In FIG. 1, after forming a wiring pattern 1 of a semiconductor element on a semiconductor substrate,
Deposit silicon nitride 2. The film thickness is
It is 100 nm to 1.0 μm. Subsequently, a layer of polyimide 3 is applied by spin coating. Film thickness is 300nm
~2.0 μm. At this time, the surface of the polyimide 3 is almost flat. Subsequently, a resist 4 (film thickness 200 nm to 2.0 μm) is applied, exposed and developed to open, for example, a pad portion. This state is shown in FIG. In FIG. 1, the resist film thickness is set to be equal to or slightly thinner than the polyimide film thickness at the pad opening. Next, the polyimide 3 is etched using oxygen (O 2 ) plasma using the resist 4 as a mask. Since the resist 4 and the polyimide 3 are etched by the oxygen plasma at approximately the same etching rate, the opening of the polyimide 3 and the removal of the resist 4 are performed simultaneously.
つづいて、第２図に示される様にポリイミド３
をマスクとして、フツ素系プラズマ例えばCF4を
用いてシリコンナイトライド２をエツチングす
る。このときポリイミド表面５は、フツ素ラジカ
ルによりフツ化物を形成している。この工程に
は、たとえば徳田製作所(株)製のCDE（Chemical
dry Etching）装置が最適で、フツ化されたポリ
イミドは150℃程度のH2SO4＋H2O2液に対しても
耐性を有する様になる。 Next, as shown in Figure 2, polyimide 3
Using this as a mask, the silicon nitride 2 is etched using fluorine-based plasma such as CF 4 . At this time, the polyimide surface 5 forms a fluoride due to fluorine radicals. This process includes, for example, CDE (Chemical) manufactured by Tokuda Seisakusho Co., Ltd.
A dry etching (dry etching) device is optimal, and the fluorinated polyimide becomes resistant to H 2 SO 4 + H 2 O 2 liquids at about 150°C.
第３図は、すべての工程が終わり、配線６が電
極上にボンデイング形成された状態が示されてい
る。 FIG. 3 shows a state in which all the steps have been completed and the wiring 6 has been bonded onto the electrode.
以上、本発明では、半導体基板上に形成された
電極上に、堆積されたシリコンナイトライドとさ
らにその上に堆積されたポリイミドから成り、ポ
リイミド表面は、フツ素化されている。 As described above, the present invention consists of silicon nitride deposited on an electrode formed on a semiconductor substrate and polyimide further deposited thereon, and the surface of the polyimide is fluorinated.
なお、本発明の実施例では、感光性でないポリ
イミドを用いて説明したが、感光性ポリイミドを
用いる事ももちろん可能である。この場合には、
レジストパターン形成が不要となり工程数を減少
させる事ができる。 Although the embodiments of the present invention have been described using polyimide which is not photosensitive, it is of course possible to use photosensitive polyimide. In this case,
There is no need to form a resist pattern, and the number of steps can be reduced.
以上、本発明を実施する事によつて次の３つの
効果がある。１つ目は、欠陥密度は少ないが吸湿
性であるポリイミド表面がフツ化処理されている
ので、水分の吸着、浸入が防止され、耐薬品性が
向上している点である。また、ポリイミドにより
素子上部はほとんど平担になつている上に、摩さ
つ係数の小さいフツ化膜が形成されているので、
プラスチツク封止の際、あるいはポストキユアな
どの比較的高温環境下においても、樹脂、充てん
剤シリカ等によりストレスを受ける事が少なくな
つている。２つ目は、膜質、膜厚のばらつきが大
きくクラツクが入りやすいシリコンナイトライド
上にポリイミド層を有するので、シリコンナイト
ライドの不均一をポリイミドで補う事ができる。
３つ目は、ポリイミド中に含まれる不純物、例え
ば、溶媒残渣、金属イオン等が、シリコンナイト
ライドが形成されている事によつて、素子内部へ
の侵入が防げる事である。 As described above, implementing the present invention has the following three effects. The first is that the polyimide surface, which has low defect density but is hygroscopic, is fluorinated, which prevents moisture adsorption and infiltration and improves chemical resistance. In addition, the upper part of the element is made of polyimide, which is almost flat, and a fluoride film with a small friction coefficient is formed.
Even during plastic sealing or in relatively high-temperature environments such as post-curing, stress due to resin, filler silica, etc. is reduced. Second, since the polyimide layer is formed on silicon nitride, which has large variations in film quality and thickness and is prone to cracks, polyimide can compensate for the non-uniformity of silicon nitride.
Third, impurities contained in the polyimide, such as solvent residues and metal ions, are prevented from entering the inside of the element due to the formation of silicon nitride.
以上のように本発明は少ない工程数で耐湿性等
がすぐれた信頼性の高い保護膜を形成することが
できる。 As described above, the present invention can form a highly reliable protective film with excellent moisture resistance and the like with a small number of steps.
第１〜３図は本発明の一実施例の保護膜形成方
法の主要部分の説明図である。
１……配線パターン、２……シリコンナイトラ
イド、３……ポリイミド、５……ポリイミド表
面。
1 to 3 are explanatory diagrams of main parts of a method for forming a protective film according to an embodiment of the present invention. 1... Wiring pattern, 2... Silicon nitride, 3... Polyimide, 5... Polyimide surface.
Claims (1)
上に形成され、所定部に開口を有するシリコンナ
イトランド膜と、このシリコンナイトライド膜上
に形成され前記開口部とほぼ一致した開口部を有
するポリイミド層とを備え、前記ポリイミド層表
面にフツ化層が形成されていることを特徴とする
半導体装置。 ２ 半導体基板上に電極を形成する工程と、この
電極上にシリコンナイトライド膜を堆積する工程
と、この膜上にポリイミド層を堆積する工程と、
パターンを形成して、前記ポリイミドに開口を選
択的に形成する工程と、前記ポリイミドパターン
をマスクとして、前記シリコンナイトライド膜を
フツ素系プラズマによりエツチングする工程とを
備えたことを特徴とする半導体装置の製造方法。 ３ ポリイミドが感光性であることを特徴とする
特許請求の範囲第２項記載の半導体装置の製造方
法。[Scope of Claims] 1. An electrode formed on a semiconductor substrate, a silicon nitride film formed on the electrode and having an opening at a predetermined portion, and a silicon nitride film formed on the silicon nitride film and having an opening approximately in the opening. 1. A semiconductor device comprising: a polyimide layer having matching openings; and a fluorinated layer is formed on a surface of the polyimide layer. 2. A step of forming an electrode on a semiconductor substrate, a step of depositing a silicon nitride film on this electrode, a step of depositing a polyimide layer on this film,
A semiconductor comprising the steps of forming a pattern to selectively form openings in the polyimide, and etching the silicon nitride film with fluorine-based plasma using the polyimide pattern as a mask. Method of manufacturing the device. 3. The method for manufacturing a semiconductor device according to claim 2, wherein the polyimide is photosensitive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2388082A JPS58140139A (en) | 1982-02-16 | 1982-02-16 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2388082A JPS58140139A (en) | 1982-02-16 | 1982-02-16 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58140139A JPS58140139A (en) | 1983-08-19 |
| JPH038581B2 true JPH038581B2 (en) | 1991-02-06 |
Family
ID=12122760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2388082A Granted JPS58140139A (en) | 1982-02-16 | 1982-02-16 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140139A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165739A (en) * | 1984-02-07 | 1985-08-28 | Nec Kansai Ltd | Manufacture of semiconductor device |
| JPS63104425A (en) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | Method of forming via-hole |
| JPH02235359A (en) * | 1989-03-09 | 1990-09-18 | Oki Electric Ind Co Ltd | Forming method for multilayer wiring |
| JPH02238627A (en) * | 1989-03-10 | 1990-09-20 | Nec Corp | Semiconductor device |
| US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| US7026650B2 (en) | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
-
1982
- 1982-02-16 JP JP2388082A patent/JPS58140139A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58140139A (en) | 1983-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| US4692205A (en) | Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings | |
| JP2518435B2 (en) | Multilayer wiring formation method | |
| JP2000150519A (en) | Manufacture of semiconductor device | |
| US5306947A (en) | Semiconductor device and manufacturing method thereof | |
| US5407529A (en) | Method for manufacturing semiconductor device | |
| KR970007114B1 (en) | Fabration method of semiconductor device | |
| JPH038581B2 (en) | ||
| KR100230405B1 (en) | Method for forming double line of semiconductor device | |
| JPS6255703B2 (en) | ||
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPH09306901A (en) | Manufacture of semiconductor device | |
| JPH0330992B2 (en) | ||
| JPS6342412B2 (en) | ||
| JPH0629400A (en) | Semiconductor device and manufacture thereof | |
| JPH0428231A (en) | Manufacture of semiconductor device | |
| JPH0435047A (en) | Forming method for multilayer wiring of semiconductor device | |
| JP3197315B2 (en) | Method for manufacturing semiconductor device | |
| JPH0224382B2 (en) | ||
| JPS6322067B2 (en) | ||
| JPH0669038B2 (en) | Method for manufacturing semiconductor device | |
| JPS6227745B2 (en) | ||
| JPH058856B2 (en) | ||
| JPH0464222A (en) | Manufacture of semiconductor device | |
| JPH04255252A (en) | Manufacture of semiconductor device |