JPH0380200A - Production of high-strength silicon wafer - Google Patents

Production of high-strength silicon wafer

Info

Publication number
JPH0380200A
JPH0380200A JP21594189A JP21594189A JPH0380200A JP H0380200 A JPH0380200 A JP H0380200A JP 21594189 A JP21594189 A JP 21594189A JP 21594189 A JP21594189 A JP 21594189A JP H0380200 A JPH0380200 A JP H0380200A
Authority
JP
Japan
Prior art keywords
silicon
wafer
concentration
single crystal
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21594189A
Other languages
Japanese (ja)
Other versions
JP2713310B2 (en
Inventor
Tetsuo Fukuda
哲生 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21594189A priority Critical patent/JP2713310B2/en
Publication of JPH0380200A publication Critical patent/JPH0380200A/en
Application granted granted Critical
Publication of JP2713310B2 publication Critical patent/JP2713310B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PURPOSE:To obtain the high-strength silicon wafer which is decreased in warpage, dislocation, deposit, etc., by specifically regulating the kind and amt. of impurities to be added, heat treating conditions, rapid cooling conditions, etc., treating a single crystal ingot of silicon in inert atmosphere and then cutting out the wafer. CONSTITUTION:The signal crystal ingot of the silicon contg. >=1X10<17>cm<-3> boron impurity and the impurity (e.g. Ga, Sn) of group IIIb or IVb elements of the periodic table at the ratio higher than the ratio of the silicon atoms corresponding to the ratio to compensate the distortions occurring in this boron impurity is prepd. This single crystal ingot of the silicon is then disposed in the inert atmosphere and is held for >=30 minutes at >=1200 deg.C; thereafter, the ingot is cooled at 20 to 60 deg.C/min cooling rate. The wafer is cut out of the cooled single crystal ingot of the silicon, by which the high-strength silicon wafer is obtd. The element having the good characteristics is produced at a good yield by using this silicon wafer.

Description

【発明の詳細な説明】 〔概 要〕 半導体(単結晶)基板であるシリコンウェハに関し、 700℃以上の熱処理を長時間(り返しても、反りの発
生のきわめて小さい高強度シリコン基板の製造方法を提
供することを目的とし、 I XIO”Cl11−3以上のボo ン(B ) 不
純Thト8iホロン不純物起因の歪を補償する相当量の
シリコン原子よりも大きい周期表3B族元素(Al1.
GaIn)又は4B族元素(Ge  、 Sn  、 
Pb)不純物とを含有するシリコン単結晶インゴットを
、不活性雰囲気(Ar  、 Nz)中にて1200℃
以上の温度で30分以上保持し、そして20〜60℃/
分の冷却速度にて冷却した後、該シリコン単結晶インゴ
ットからウェハを切り出して高強度シリコンウェハにす
るように構成する。
[Detailed Description of the Invention] [Summary] A method for producing a high-strength silicon substrate that exhibits very little warping even after being heat-treated at 700°C or higher for a long time (repeatedly) for silicon wafers that are semiconductor (single-crystal) substrates. Cl11-3 or higher boron (B) impurity Th8i holon impurity compensating for distortion caused by a considerable amount of group 3B elements of the periodic table (Al1.
GaIn) or group 4B elements (Ge, Sn,
A silicon single crystal ingot containing Pb) impurities was heated at 1200°C in an inert atmosphere (Ar, Nz).
Hold at the above temperature for 30 minutes or more, and then 20-60℃/
After cooling at a cooling rate of 10 minutes, a wafer is cut from the silicon single crystal ingot to form a high-strength silicon wafer.

(2) 〔産業上の利用分野〕 本発明は、半導体(単結晶)基板であるシリコンウェハ
、より詳しくは高強度シリコンウェハの製造方法に関す
る。
(2) [Industrial Application Field] The present invention relates to a silicon wafer that is a semiconductor (single crystal) substrate, and more specifically to a method for manufacturing a high-strength silicon wafer.

〔従来の技術] 半導体集積回路(超r−s r )の基板として用いら
れるシリコンウェハは、酸化膜形成、不純物拡散、イオ
ン注入後のアニーリングなどのために高温でくり返し熱
処理される。このときウェハ表面全体を同一の温度に保
ったまま加熱・冷却することが現在の熱処理技術では困
難なために、ウェハ面内に温度分布を生し、これが原因
で熱応力が発生ずる。この熱応力のためにシリコンウェ
ハは塑性変形を起こし“′反り°°として観察される。
[Prior Art] Silicon wafers used as substrates for semiconductor integrated circuits (super r-s r ) are repeatedly heat-treated at high temperatures for oxide film formation, impurity diffusion, annealing after ion implantation, and the like. At this time, it is difficult with current heat treatment technology to heat and cool the entire wafer surface while keeping it at the same temperature, so a temperature distribution occurs within the wafer surface, which causes thermal stress. Due to this thermal stress, the silicon wafer undergoes plastic deformation, which is observed as ``warp''.

シリコンウェハに反りが発生ずると、フォトリソグラフ
イエ程での全面均一処理が困難になる。
If warpage occurs in the silicon wafer, it becomes difficult to uniformly process the entire surface using photolithography.

また塑性変形したシリコンウェハ内にばlO’cur2
以上の転位が存在するため、バイポーラトランジスタ、
MOSFETなどの素子の電気的特性を劣化させ、(3
) 歩留りを低下させる。他方では、超1.. S lの開
発により推進されているシリコンウェハの大口径化や素
子の集積度化・微細化にともなって、シリコンウェハに
許容される反りはまずまず小さくなっている。
In addition, there is a 1O'cur2 inside the plastically deformed silicon wafer.
Because of the presence of more than one dislocation, bipolar transistors,
It deteriorates the electrical characteristics of elements such as MOSFET, and (3
) Decrease yield. On the other hand, super 1. .. With the increase in the diameter of silicon wafers and the increase in the degree of integration and miniaturization of elements promoted by the development of S1, the allowable warpage of silicon wafers has become reasonably small.

シリコンウェハは、一般に、チョクラルスキー法(以下
CZ法と略す)やフローティング・シン法(以下FZ法
と略す)によって成長した無転位シリコン単結晶(イン
ゴット)を加工する(切断する)ことによって製造され
る。現在、基板用のシリコン単結晶の約90%はCZ法
によって成長されている。
Silicon wafers are generally manufactured by processing (cutting) dislocation-free silicon single crystals (ingots) grown by the Czochralski method (hereinafter referred to as the CZ method) or the floating thin method (hereinafter referred to as the FZ method). be done. Currently, about 90% of silicon single crystals for substrates are grown by the CZ method.

CZ法シリコン単結晶は、石英るつぼ中で融解した原材
料シリコンに種結晶を浸漬し継続的に弓き上げることに
よって育成される。石英るつぼはシリコン融液と反応し
て溶解するので、必然的にシリコン融液は高酸素濃度と
なる。従ってCZ法シリコン単結晶も酸素を含み、通常
その濃度ば1017〜1018cI11−3である。単
結晶中の酸素は−1−述した反りの発生を抑制すること
が知られている(例えば、(4) 垂井康夫編、“ウェハのそりと変形′″、超r、sr技
術、オーム社(198])211 (文献1)およびH
,Shimizuet al、、 Jpn、J、八pp
1.Phys、、 25(1986)68 (文献2)
参照)。例えば、第7図の垂井ら(文献1)によって測
定されたシリコンウェハ中の酸素濃度と反りとの関係に
ついて示す図から明らかなように、FZ法シリコンウェ
ハよりCZ法シリコンウェハの方が反りは圧倒的に小さ
く、高酸素濃度基板はど反りが小さい。しかしながら、
第7図のデータは、ウェハの熱処理条件として1150
℃でわずか30分における測定結果である。一般に、1
000”C前後で数時間熱処理すると、シリコンウェハ
中の酸素が酸素析出物(SiO7等)を形威し、この析
出物はウェハの反りを増大させることが知られている(
文献2)。しかも高酸素濃度ウェハはど酸素が析出しや
すい。すなわち、第7図に示したようなわずか30分の
熱処理では、酸素はほとんど析出物とならないので、酸
素濃度の増加とともに反りは低減するが、長時間熱処理
して酸素析出物を形成すると、第8図(文献2)に示し
たように析出物(5) 密度の増加とともに反りは大きくなる。このようにCZ
法シリコン単結晶(ウェハ)中の酸素は両刃の剣であり
実際に超LSIプロセスで使用するには1000℃前後
の熱処理が長時間続くので注意深く酸素濃度と熱処理条
件とを組み合わせなければならず、ウェハの反りを抑制
する方法としては大きな欠点を持つ。
CZ method silicon single crystals are grown by immersing a seed crystal in raw material silicon melted in a quartz crucible and continuously raising the seed crystal. Since the quartz crucible reacts with and dissolves the silicon melt, the silicon melt inevitably has a high oxygen concentration. Therefore, the CZ method silicon single crystal also contains oxygen, and its concentration is usually 1017 to 1018 cI11-3. Oxygen in single crystals is known to suppress the occurrence of warpage mentioned above (for example, (4) Yasuo Tarui, ed., “Wafer Warpage and Deformation”, Super R, SR Technology, Ohmsha. (198]) 211 (Reference 1) and H
, Shimizu et al., Jpn, J., 8pp.
1. Phys, 25 (1986) 68 (Reference 2)
reference). For example, as is clear from the diagram in Figure 7, which shows the relationship between the oxygen concentration in silicon wafers and warpage measured by Tarui et al. It is overwhelmingly small, and the high oxygen concentration substrate has little warpage. however,
The data in Figure 7 is 1150 as the wafer heat treatment condition.
These are the measurement results after only 30 minutes at ℃. Generally, 1
It is known that when heat treated at around 000"C for several hours, the oxygen in the silicon wafer forms oxygen precipitates (SiO7, etc.), and these precipitates increase the warpage of the wafer (
Reference 2). Moreover, wafers with high oxygen concentration tend to cause oxygen to precipitate. In other words, with a heat treatment of just 30 minutes as shown in Figure 7, oxygen hardly forms as a precipitate, so warpage decreases as the oxygen concentration increases, but if heat treatment is performed for a long time and oxygen precipitates are formed, As shown in Figure 8 (Reference 2), as the density of precipitates (5) increases, the warpage increases. In this way CZ
Oxygen in silicon single crystals (wafers) is a double-edged sword, and in order to actually use it in the VLSI process, heat treatment at around 1000°C continues for a long time, so the oxygen concentration and heat treatment conditions must be carefully combined. This method has major drawbacks as a method for suppressing wafer warpage.

また、窒素をドープしたFZ法シリコン単結晶より加工
したウェハでは通常のCZシリコンより加工したウェハ
よりも熱処理による反りが小さいことがT、八be e
t al、、 Sem1conductor 5ili
con 1981pp、54−71 (文献3)によっ
て報告されている。文献3のFig、I3に窒素ドープ
FZ法シリコンウェハ(窒素濃度4.5 ×l015c
m−3)と、通常のCZ法シリコンウェハとをそれぞれ
1150℃で10分熱処理して発生したスリップ・ライ
ンが示されており、スリップ・ラインの多いウェハはと
反りが大きく、CZ法シリコンウェハの反りはFZ法シ
リコンウェハよりも大きい。このことは、窒素ドープの
効果を示すものとして注目された。しかしながら、(6
) 高温のシリコンウェハ中における窒素の拡散係数は非常
に大きく、たとえば、1200℃で〜106CII12
SeCである(T、1toh and T、へbe、へ
pp1.Phys、1.ett、 53(1988)3
9 (文献4)参照)。拡散係数をDcm2sec拡散
時間を1.secとすると拡散による移動距離は2j■
 で表わされるから、1200℃で30分熱処理を行な
うと窒素は、 27TfT  −2j−冊1つmヌ下F  ! 850
印拡散する。通常、ウェハの厚さは600〜800μ…
であるから、1200℃130分の熱処理でウェハ中の
窒素はすべてウェハ外に抜けてしまい反りの抑制効果が
なくなってしまう。文献3のデータはわずか10分の熱
処理であるために窒素の効果が現われているが、実際の
超LSI製造プロセスではより長時間(たとえばCCD
プロセスでは1200℃,3時間)の熱処理を行なうの
で、この窒素ドープFZ法シリコンウェハは実用性に乏
しい。
In addition, it has been found that wafers processed from nitrogen-doped FZ silicon single crystals experience less warpage due to heat treatment than wafers processed from regular CZ silicon.
tal,, Sem1conductor 5ili
Con 1981pp, 54-71 (Reference 3). In Fig. I3 of Document 3, a nitrogen-doped FZ method silicon wafer (nitrogen concentration 4.5 × l015c
The slip lines generated by heat-treating a wafer with many slip lines and a regular CZ silicon wafer for 10 minutes at 1150°C are shown. The warpage is larger than that of the FZ method silicon wafer. This was noticed as an indication of the effect of nitrogen doping. However, (6
) The diffusion coefficient of nitrogen in high temperature silicon wafers is very large, e.g. ~106 CII12 at 1200 °C.
SeC (T, 1toh and T, hebe pp1. Phys, 1.ett, 53 (1988) 3
9 (see Reference 4)). Diffusion coefficient: Dcm2sec Diffusion time: 1. sec, the distance traveled by diffusion is 2j■
Therefore, if heat treatment is performed at 1200°C for 30 minutes, the amount of nitrogen will be 27TfT - 2j - one book m nu lower F! 850
Spread the sign. Usually, the thickness of the wafer is 600-800μ...
Therefore, by heat treatment at 1200° C. for 130 minutes, all the nitrogen in the wafer escapes to the outside of the wafer, and the effect of suppressing warpage is lost. The data in Reference 3 shows the effect of nitrogen because the heat treatment is only 10 minutes, but in the actual VLSI manufacturing process, the heat treatment is longer (for example, CCD
Since the process involves heat treatment at 1200° C. for 3 hours, this nitrogen-doped FZ method silicon wafer has poor practicality.

(7) 〔発明が解決しよ・うとする課題〕 シリコンウェハの反りというマクロな塑性変形が、結晶
工学的にどのような原因で起こるのかを述べ、次いで上
述した酸素と窒素による反りの低減のメカニズムについ
て説明する。
(7) [Problem to be solved by the invention] We will explain what causes the macroscopic plastic deformation of warping of silicon wafers in terms of crystal engineering, and then explain how oxygen and nitrogen can be used to reduce warping as described above. Explain the mechanism.

結晶の塑性変形は、転位と呼ばれる格子欠陥の運動が根
本的な原因である。転位は応力負荷の状態で結晶中を特
定方向に移動したりその密度が増加する(転位の増殖と
言う)ことが知られている。
The fundamental cause of plastic deformation in crystals is the movement of lattice defects called dislocations. It is known that dislocations move in a specific direction in a crystal under stress and their density increases (referred to as dislocation multiplication).

1本の転位が結晶内部から結晶表面へ到達すると、そこ
の表面に1原子分の断層が現われる。当然のことながら
この断層は歪エネルギーを持っている。
When a single dislocation reaches the crystal surface from inside the crystal, a one-atom fault appears on the surface. Naturally, this fault has strain energy.

転位は移動中に莫大な数に増殖するので、この断層も大
きなものになりエツチング法によって光学顕微鏡で観察
できる。このような断層が結晶の各所で生じるともはや
結晶は初期の形に留まることがなく巨視的な変形を示す
。しかもこの変形は転位の移動の結果生したものである
から応力を取り去っても元に戻らない、すなわち、塑性
変形である。薄い円板状であるウェハでこのような現象
が(8) 起こると、一方の側の表面に蓄えられた歪と他方の側の
表面に蓄積した歪のバランスがくずれるために、ウェハ
が全体として反ることになる。従って反ったウェハの表
面を原子的尺度で観察すると、莫大な数の“原子の断層
”が存在する。
Since dislocations multiply in huge numbers during movement, these faults also become large and can be observed using an optical microscope using the etching method. When such faults occur at various locations in the crystal, the crystal no longer remains in its initial shape and exhibits macroscopic deformation. Furthermore, since this deformation is caused by the movement of dislocations, it does not return to its original state even if the stress is removed; in other words, it is plastic deformation. When this phenomenon (8) occurs with a thin disk-shaped wafer, the balance between the strain accumulated on one side of the wafer and the strain accumulated on the other side is lost, causing the wafer to become unstable as a whole. It will warp. Therefore, when observing the surface of a warped wafer on an atomic scale, there are a huge number of "atomic fault lines".

さて以上の説明かられかるように、ウェハの反りを低減
するには転位の発生を押さえることがまず第1に考えら
れる。しかしながらこれは現在のシリコン結晶技術では
不可能である。1つにはCZ法あるいはFZ法によって
育成された単結晶(インゴット)が−6無転位とは言わ
れているものの、最近の研究によってA欠陥と呼ばれる
欠陥を含むことが明らかになった(J、Chika囚a
 et al。
As can be seen from the above explanation, the first approach to reducing wafer warpage is to suppress the occurrence of dislocations. However, this is not possible with current silicon crystal technology. For one thing, although single crystals (ingots) grown by the CZ method or the FZ method are said to be free of -6 dislocations, recent research has revealed that they contain defects called A defects (J , Chika prisoner a
et al.

Sem1coductor 5ilicon 1986
+ p、61 (文献5)参照)。このA欠陥は微小転
位ループであることが確かめられており、成長直後の結
晶でさえも“大きな(原子的尺度で見て)転位″″は存
在しないが微小転位ループで多数形成されている。2つ
目は、ウェハの加工技術が原子オーダーで平坦な加工表
面をつくることができるほど完成されたものでは/Q 
 ) ないということである。特に、ウェハ周辺の丸みの部分
(ヘベリング部分とも言う)を鏡面に仕上げる技術は未
だなく、ウェハにおいて最も加工歪が蓄積されている部
分である。従って、ウェハを熱処理するときの炉への出
し入れによって生しる熱応力が作用すると、ウェハ周辺
部分から転位が導入される可能性がきわめて高い。以」
−生として2つの理由により転位の発生を完全になくす
ことは不可能である。
Sem1coductor 5ilicon 1986
+ p, 61 (see reference 5)). It has been confirmed that this A defect is a micro dislocation loop, and even in the crystal immediately after growth, there are no "large (on an atomic scale) dislocation", but a large number of micro dislocation loops are formed. Second, is wafer processing technology so complete that it can create atomically flat processed surfaces?
) That means there is no. In particular, there is still no technology for finishing the rounded part (also called hevelling part) around the wafer into a mirror surface, and this is the part where the most processing strain is accumulated on the wafer. Therefore, when a wafer is subjected to thermal stress caused by taking it in and out of a furnace during heat treatment, there is a very high possibility that dislocations will be introduced from the wafer's peripheral area. I”
- It is impossible to completely eliminate the occurrence of dislocations for two reasons.

次に考えられる反りの低減法は、熱応力が負荷された状
態での既存の転位の運動を可能な限り抑制することであ
る。運動を抑制することによって増殖も抑制される。酸
素および窒素が反りを低減すると既に述べたが、この効
果は結晶工学的立場から述べると、酸素や窒素は高温下
で転位を固着し応力が作用しても転位の運動を阻止する
作用を持つということである(1.Yonenaga 
and K、Sumin。
The next possible method for reducing warpage is to suppress the movement of existing dislocations as much as possible under thermal stress. By inhibiting movement, proliferation is also inhibited. We have already mentioned that oxygen and nitrogen reduce warpage, but from a crystal engineering perspective, oxygen and nitrogen have the effect of fixing dislocations at high temperatures and preventing their movement even when stress is applied. That is to say (1.
and K., Sumin.

J、八pp1.Phys、、 56(1984)234
6 (文献6 ) 、K、Sumin。
J, 8pp1. Phys., 56 (1984) 234
6 (Reference 6), K. Sumin.

et at、、 Jpn、J、Appl、Phys、+
 19(1980)L763(文献7 ) 1.Yon
enaga and K、Sumino、 Jpn、J
、Appl、Phys。
et at,, Jpn, J, Appl, Phys, +
19 (1980) L763 (Reference 7) 1. Yon
enaga and K, Sumino, Jpn, J
, Appl, Phys.

(10) 23 (1984)L590 (文献8)およびに、S
umino et al。
(10) 23 (1984) L590 (Reference 8) and S
Umino et al.

J、Appl、Phys、、 54(1983)501
6(文献9)参照)。
J. Appl, Phys., 54 (1983) 501
6 (see reference 9)).

従って、CZ法シリコンウェハや窒素ドープFZ法シリ
コンウェハは反りが小さい。しかし長時間の熱処理によ
って酸素を析出させたCZ法シリコンウェハに応力を負
荷すると、析出物から転位ループがパンチアウトされ(
1,Yonenaga and K。
Therefore, CZ method silicon wafers and nitrogen-doped FZ method silicon wafers have small warpage. However, when stress is applied to a CZ silicon wafer in which oxygen has been precipitated by long-term heat treatment, dislocation loops are punched out from the precipitates (
1, Yonenaga and K.

Sumino、 Jpn、J、Appl、Phys、、
 21(1982)47 (文献10)参照)、この転
位が増殖してウェハの塑性変形を引き起こす。また窒素
の高温における拡散係数はきわめて大きいので、窒素ド
ープFZウェハが高温熱処理を受けると転位を固着する
以前にウェハの外に窒素が逃げてしまう。このために、
窒素ドープFZウェハも、また長時間の熱処理の結果、
反りが現われてくる。
Sumino, Jpn, J., Appl, Phys.
21 (1982) 47 (Reference 10)), these dislocations multiply and cause plastic deformation of the wafer. Further, since the diffusion coefficient of nitrogen at high temperatures is extremely large, when a nitrogen-doped FZ wafer is subjected to high-temperature heat treatment, nitrogen escapes from the wafer before fixing dislocations. For this,
Nitrogen-doped FZ wafers also undergo long-term heat treatment,
Warpage appears.

本発明の目的は、700℃以上の熱処理を長時間くり返
しても、反りの発生のきわめて小さい高強度シリコン基
板の製造方法を提案し、もって超LSIプロセスにおけ
るフォトリソグラフィ工程を容易にせしめかつ転位の発
生による素子の電気(11) 的特性の劣化を防止して歩留りを向上せしめることにあ
る。
The purpose of the present invention is to propose a method for manufacturing a high-strength silicon substrate that exhibits extremely little warping even after repeated heat treatments at temperatures of 700°C or higher for long periods of time, thereby facilitating the photolithography process in the VLSI process and preventing dislocations. The purpose is to prevent the deterioration of the electrical characteristics of the device due to the occurrence of oxidation (11) and to improve the yield.

〔課題を解決するための手段] 上述の目的が、I X1017cm−’以」二のボoン
(B)不純物と該ボロン不純物起因の歪を補償する相当
量のシリコン原子よりも大きい周期表3B族元素(Af
f 、 Ga  、 In)又は4B族元素(Ge、5
nPb)不純物とを含有するシリコン単結晶インゴット
を、不活性雰囲気(Ar  、 N2)中にて1200
℃以上の温度で30分以上保持し、そして20〜60℃
/分の冷却速度にて冷却した後、該シリコン単結晶イン
ゴットからウェハを切り出すことを特徴とする高強度シ
リコンウェハの製造方法によって達成される。
[Means for Solving the Problems] The above-mentioned purpose is to compensate for the boron (B) impurity of IX1017cm-'2 and a corresponding amount of silicon atoms larger than 3B of the periodic table to compensate for the distortion caused by the boron impurity. Group elements (Af
f, Ga, In) or group 4B elements (Ge, 5
A silicon single crystal ingot containing nPb) impurities was heated for 1200 min in an inert atmosphere (Ar, N2).
Hold at a temperature above ℃ for more than 30 minutes, and then 20-60℃
This is achieved by a method for producing a high-strength silicon wafer, which is characterized in that the wafer is cut from the silicon single crystal ingot after cooling at a cooling rate of 1/2 min.

また、I Xl017cm−3以上0)フルi ニウム
(A E)、ガリウム(Ga)およびインジウム(In
)のいずれか一種の不純物と、該一種の不純物起因の歪
を補償する相当量の炭素(C)不純物とを含有するシリ
コン単結晶インゴットに上述した熱処理を施こ(12) された後、該シリコン単結晶インゴットからウェハを切
り出するようにする高強度シリコンウェハの製造方法に
よっても本発明の目的が達成できる。
In addition, I
) and a considerable amount of carbon (C) impurity that compensates for the distortion caused by the impurity. The object of the present invention can also be achieved by a method of manufacturing a high-strength silicon wafer in which the wafer is cut from a silicon single crystal ingot.

〔作 用] 本発明の特徴は、3B族元素(B、Aff、GaIn)
の不純物およびシリコン(Si)と同し4B族元素不純
物を組合せてドープし、ドープしたシリコン単結晶イン
ゴットを高温保持し、所定冷却速度で冷却することにあ
る。
[Function] The feature of the present invention is that group 3B elements (B, Aff, GaIn)
The method is to dope a doped silicon single crystal ingot with a combination of an impurity of silicon (Si) and an impurity of a group 4B element, maintain the doped silicon single crystal ingot at a high temperature, and cool it at a predetermined cooling rate.

本発明を説明するために、結晶の強度を科学的に表わす
降伏応力をτy (yield 5tress)につい
て解説した後、BとGeをドープした場合を例に取って
転位の運動をどのようにして抑制するのか結晶工学的立
場から説明する。
In order to explain the present invention, after explaining the yield stress τy (yield 5tress), which scientifically represents the strength of a crystal, we will explain how to suppress the movement of dislocations using the case of doping with B and Ge as an example. I will explain from a crystal engineering standpoint.

第9図に示すように、結晶に応力を負荷しである特定の
方向に引張り続けると、しばらくは応力と歪とはほぼ比
例関係にある(図中のa、)。しかし、ある特定の応力
τ、に達した後は、突然τ。
As shown in FIG. 9, when stress is applied to a crystal and it continues to be pulled in a certain direction, the stress and strain are in a nearly proportional relationship for a while (a in the figure). However, after reaching a certain stress τ, suddenly τ.

より小さな応力で歪が増大するようになる(降伏(13
) 現象と言う)。このτアを降伏応力と言い、結晶の内部
構造に敏感な値である。歪がε8未満を弾性(変形)領
域、ε8以上を塑性(変形)領域と言う。降伏現象のメ
カニズムは次の通りである。
The strain increases with smaller stress (yield (13
) phenomenon). This τa is called the yield stress, and is a value sensitive to the internal structure of the crystal. A strain of less than ε8 is called an elastic (deformation) region, and a strain of ε8 or more is called a plastic (deformation) region. The mechanism of the yield phenomenon is as follows.

結晶内に含まれている既存の転位は弾性領域aにおいて
は応力が増加しても運動しない(従って増殖もしない)
。しかし、応力がτ、に一致すると突然動き出し同時に
増殖する。すなわちτアでは転位が運動を開始するため
のしきい値である。転位密度が増大すると結晶の各所で
格子面のすべり(断層)が起こるので塑性変形が進行す
る。この変形は二次元の格子面全体を平衡位置から変位
させる弾性変形と異なり、転位という一次元の構造を持
った欠陥を変位させるので、τアよりかなり小さい応力
で歪が進行する。
Existing dislocations contained in the crystal do not move (and therefore do not multiply) in the elastic region a even if the stress increases.
. However, when the stress matches τ, they suddenly start moving and multiply at the same time. That is, τa is the threshold for dislocations to start moving. As the dislocation density increases, lattice plane slips (faults) occur at various locations in the crystal, leading to progressive plastic deformation. Unlike elastic deformation, which displaces the entire two-dimensional lattice plane from its equilibrium position, this deformation displaces defects with a one-dimensional structure called dislocations, so the strain progresses with a stress considerably smaller than τa.

以上の説明から明らかなように、τ、の大きい結晶は転
位の動きにくい高強度の結晶である。
As is clear from the above explanation, a crystal with a large τ is a high-strength crystal in which dislocations are difficult to move.

従来より3B族の不純物(ドーパント)は転位の運動を
抑制することが知られている。第10図に示すように、
Milvidskiiらによれば、Bを10′6〜(1
4) IQIIIcm−:lドープするとFZ法シリコンのτ
、は」二昇し始めるが、1016〜1019cm−3で
約25%上昇のまま飽和し1019 cm −3以」ニ
ドープすると逆にてアが下がり始める(M、G、Mil
viclskii et al、、 5ovietPh
ysics−3olid 5tate 6(1965)
253N文献11)参照)。
It has been known that group 3B impurities (dopants) suppress the movement of dislocations. As shown in Figure 10,
According to Milvidskii et al.
4) IQIIIcm-: τ of FZ silicon when doped with l
, begins to rise by 2, but saturates with an increase of about 25% between 1016 and 1019 cm-3, and when doped with 1019 cm-3 and above, conversely, A starts to decrease (M, G, Mil
viclskii et al,, 5ovietPh
ysics-3olid 5tate 6 (1965)
253N Reference 11)).

84度がτ、へ与える影響のメカニズムについては次の
ように考えられている。シリコン結晶中のBは価電子帯
から電子を1側受は取り負に帯電し同時に価電子帯に正
孔を残す。一方転位は不対電子を有するので、この正孔
を捕獲する(日本金属学会編“金属物性基礎講座第8巻
結晶の塑性°”丸善、(1977) p、524 (文
献12)参照)。すると転位は正の電荷を有することに
なり負に帯電したBと電気的に相互作用をするため転位
が運動しにくくなると考えられる。従って、B濃度が高
くなるほど転位の運動をより強く抑制するのでτアも」
二昇する。第10図において、B濃度が10” 、 1
017.1018cm −3と増加するに伴いτ、が増
大しているのはまさにこのような理由による。しかし、
B原子の原子半径は0.90人であり、Si原子の半径
1.17人と(I5) 比較してかなり小さい。従って、多量にドープされると
シリコン結晶中に引張り歪を蓄積し、応力負荷のもとで
はBによる転位運動の抑制効果よりも引張り歪の増大に
よる転位の生成・増殖の方がまさり、τアの低下を招く
ものと考えられる。また、多量にドープされたBは結晶
中に存在する点欠陥と電気的に相互作用して結合し微小
析出物を形成する(A、J、R,de Kock et
 al、、八pp1.Phys。
The mechanism of the influence of 84 degrees on τ is considered as follows. B in the silicon crystal receives electrons from the valence band on one side and becomes negatively charged, and at the same time leaves holes in the valence band. On the other hand, since dislocations have unpaired electrons, they capture these holes (see "Crystal Plasticity, Vol. 8, Fundamentals of Metal Physics," edited by the Japan Institute of Metals, Maruzen, (1977) p. 524 (Reference 12)). It is thought that the dislocations then have a positive charge and electrically interact with the negatively charged B, making it difficult for the dislocations to move. Therefore, as the B concentration increases, the movement of dislocations is more strongly suppressed, so τa also increases.
Second ascension. In FIG. 10, the B concentration is 10'', 1
It is precisely for this reason that τ increases as the value increases to 017.1018 cm −3. but,
The atomic radius of a B atom is 0.90 people, which is considerably smaller than the radius of a Si atom, which is 1.17 people (I5). Therefore, when heavily doped, tensile strain accumulates in the silicon crystal, and under stress load, the generation and proliferation of dislocations due to the increase in tensile strain outweighs the suppression effect of dislocation motion by B, and the τ This is considered to lead to a decrease in In addition, B doped in a large amount electrically interacts with point defects existing in the crystal and combines to form microprecipitates (A, J, R, de Kock et al.
al,, 8pp1. Phys.

Lett、、 34(1979)611 (文献13)
、八、J、R,de Kocket al、、 J、C
ryst、Growth、 49(1980)718 
(文献14)およびC,W、Pearce et al
、、 MR3symposia proceeding
s、 Vol、36(1985)23B文献15)参照
)。従って、応力負荷のもとではB−点欠陥結合起因の
微小析出物から微小転位ループがパンチアウトされて増
殖し、τ、の低下を招くと考えられる。以上二つの理由
によりB濃度がi1019r”3以上になるとτ。
Lett, 34 (1979) 611 (Reference 13)
,8,J,R,de Kocket al,, J,C.
ryst, Growth, 49 (1980) 718
(Reference 14) and C, W., Pearce et al.
,, MR3symposia proceedings
s, Vol. 36 (1985) 23B Reference 15)). Therefore, it is considered that under stress loading, micro dislocation loops are punched out from micro precipitates caused by B-point defect bonding and multiply, leading to a decrease in τ. Due to the above two reasons, when the B concentration becomes i1019r''3 or more, τ.

が低下し始めるものと考えられる。It is thought that this will start to decline.

本発明における基本的な考え方は、Bによる転位運動の
抑制効果を従来以上に引き出してシリコン単結晶を従来
以上に高強度にすることにある。
The basic idea of the present invention is to bring out the effect of suppressing dislocation motion by B to a greater degree than before, and to make the silicon single crystal higher in strength than before.

(16) そのために、Bの効果を阻害している歪の蓄積およびB
起因の析出物形成の2つを可能な限り低減しなければな
らない。
(16) Therefore, the accumulation of strain that inhibits the effect of B and the
Both causes of precipitate formation must be reduced as much as possible.

B起因歪の緩和について 上述したようにB原子はSi原子より小さいためにシリ
コン結晶中に引張り歪を蓄積する。そこで、Si原子よ
り原子半径が大きくかつシリコン結晶中で電気的に不活
性な不純物であるGeを、Bと同時にドープすればB起
因の歪を緩和できると考えられる。第11a図にはBの
みをドープしたときに蓄積される歪を、第11b図には
Geのみをドープしたときに蓄積される歪をそれぞれX
線回折法によって調べた結果を示す。Ge ドープによ
る歪は圧縮歪なのでBによる歪と符号が反対である。第
11a図および第11b図より、歪はドープ濃度ととも
に大きくなるが、ある値以上の濃度以降は突然歪が低下
することがわかる。この理由は、転位が導入されて歪緩
和を起こしたためである。
Regarding the relaxation of strain caused by B, as described above, B atoms are smaller than Si atoms, and therefore they accumulate tensile strain in silicon crystals. Therefore, it is considered that the strain caused by B can be alleviated by doping Ge, which is an impurity having a larger atomic radius than Si atoms and is electrically inactive in the silicon crystal, at the same time as B. Figure 11a shows the strain accumulated when only B is doped, and Figure 11b shows the strain accumulated when only Ge is doped.
The results of investigation using line diffraction method are shown. Since the strain caused by Ge doping is compressive strain, its sign is opposite to that caused by B. It can be seen from FIGS. 11a and 11b that the strain increases with the doping concentration, but the strain suddenly decreases after the concentration exceeds a certain value. The reason for this is that the introduction of dislocations causes strain relaxation.

また、第11a図および第11b図より、BとGeを同
時にドープすれば歪の小さなシリコン結晶にな(17) ると考えられる。第1]、c図に、Bを]、 2 X 
10”c+n−3含有するシリコン結晶の歪がGeのド
ープとともに減少する様子を示す。第11c図より、5
X10−’あった歪がGeを8 XIO”cm−’ )
−プすると1/10以下に減少することが明らかになっ
た。つまり、B起因の歪をGeのドープにより大巾に緩
和できることが確かめられた。
Furthermore, from FIGS. 11a and 11b, it is thought that if B and Ge are doped simultaneously, a silicon crystal with small strain can be obtained (17). 1st], Figure c, B], 2 X
It shows how the strain of silicon crystal containing 10"c+n-3 decreases with Ge doping. From Fig. 11c, 5
X10-'The strain was 8XIO"cm-')
- It was revealed that the reduction was reduced to less than 1/10 when In other words, it was confirmed that the strain caused by B can be greatly alleviated by doping with Ge.

Geの代わりに同族元素のSn又はpbをドープするこ
とによっても、同様に歪緩和ができる。
Strain relaxation can be similarly achieved by doping the same group element Sn or Pb instead of Ge.

また、B起因の歪をBと同族元素でSi原子より大きい
Aff、Gaおよび/又はInのドープ(添加)によっ
て緩和することができる。さらに、Si原子より大きな
半径を持つ3B族不純物ドーパン) (Aff 、 G
a  、 In)をドープしたときに生じる圧縮歪を緩
和することは、Si原子より小さな4B族不純物である
Cをドープすることによって達成される。
Further, the strain caused by B can be alleviated by doping (adding) Aff, Ga, and/or In, which are elements in the same group as B and are larger than Si atoms. Furthermore, group 3B impurity dopane) (Aff, G
Relaxing the compressive strain that occurs when doping with a, In) is achieved by doping with C, which is a group 4B impurity smaller than a Si atom.

B起因の析出物形成の抑制について シリコン結晶中のBは負電荷を帯び正電荷を帯びた空孔
と相互作用して微小析出物となる(文献(18) 13および14参照)。この析出は結晶が融液から固化
し始めた直後から起こりB濃度が高いほど多い。
Regarding suppression of the formation of precipitates due to B, B in silicon crystals is negatively charged and interacts with positively charged vacancies to form minute precipitates (see References (18) 13 and 14). This precipitation occurs immediately after the crystals begin to solidify from the melt, and increases as the B concentration increases.

また結晶に酸素が含まれていると、この微小析出物を核
として酸素が析出するので高酸素濃度結晶はど析出物密
度が高(なる。第12図にB濃度に対する析出物密度を
示す。この場合は、As−grownのCZ法シリコン
ウェハを700℃で30時間熱処理した後1100℃で
2時間熱処理した結果である。明らかにB濃度に依存し
た析出物の形成が見られる。
Furthermore, if oxygen is included in the crystal, oxygen will precipitate using these minute precipitates as nuclei, so a crystal with a high oxygen concentration will have a high precipitate density. Figure 12 shows the precipitate density with respect to the B concentration. This case is the result of heat treating an As-grown CZ method silicon wafer at 700° C. for 30 hours and then at 1100° C. for 2 hours.The formation of precipitates that is clearly dependent on the B concentration can be seen.

本発明では、析出物の形成を1iFt止するために、B
とGeをドープして成長した結晶を1200℃1好まし
くは1300℃1以上の高温で熱処理した後に所定冷却
速度にて急冷する方法を取る。B起因の析出物の核は、
結晶が融液より固化した直後から常温に冷えるまでのい
わゆる熱履歴によって形成される。
In the present invention, in order to stop the formation of precipitates by 1 iFt, B
A method is adopted in which a crystal grown by doping with and Ge is heat treated at a high temperature of 1200° C., preferably 1300° C.1 or higher, and then rapidly cooled at a predetermined cooling rate. The nucleus of the precipitate caused by B is
It is formed by the so-called thermal history from immediately after the crystal solidifies from the melt until it cools to room temperature.

従ってこの析出核を融点直下まで結晶を加熱して溶解す
れば、その後の熱処理による析出物形成を阻止できると
考えられる。第12図にBをドープして成長じた結晶を
1350℃12時間熱処理後、毎分60℃で急冷した場
合のB起因の析出物密度を(19) ・印で示す。比較のために高温黙想PPのない場合(○
印)も同時に示す。第12図から明らかなように、高温
熱処理によって析出物密度が175〜1/20に減少し
、特に、Bが高濃度になるほど析出抑制の効果が大きい
。なおり以外の3B族不純物ドパント(Affi 、 
Ga  、 In)をドープしたときにも空孔との相互
作用による析出物形成が起こるが、同様の高温熱処理と
急冷により析出物密度はl/10に減少する。
Therefore, it is considered that by heating the crystal to melt the precipitate nuclei to just below the melting point, it is possible to prevent the formation of precipitates during subsequent heat treatment. In FIG. 12, the density of precipitates caused by B is shown by the mark (19) when a crystal grown by doping with B is heat treated at 1350° C. for 12 hours and then rapidly cooled at 60° C. per minute. For comparison, when there is no high temperature meditation PP (○
mark) is also shown at the same time. As is clear from FIG. 12, the precipitate density is reduced by 175 to 1/20 by high-temperature heat treatment, and in particular, the higher the concentration of B, the greater the effect of suppressing precipitation. Group 3B impurity dopants other than Naori (Affi,
Precipitate formation also occurs when doping with Ga, In) due to interaction with vacancies, but the precipitate density is reduced to 1/10 by similar high-temperature heat treatment and rapid cooling.

以上をまとめると、Bによる転位の運動抑制の効果を従
来以上に引き出すために、Bと同時にGeをドープする
ことによって歪を緩和しかつB起因の析出物形成を高温
熱処理によって抑制することが本発明の特徴である。
To summarize the above, in order to bring out the effect of suppressing dislocation motion by B to a greater extent than before, it is essential to dope Ge at the same time as B to relax the strain and to suppress the formation of precipitates caused by B by high-temperature heat treatment. This is a feature of the invention.

第1図にBとGeを同時にドープしたシリコン単結晶を
1350℃で2時間熱処理し、60℃/分で急冷して得
たものについて測定した降伏応力τ、を従来例(Bドー
プのみ)とともに示す。第11c図からGeのドープ量
はBの7倍となるようにした。
Figure 1 shows the yield stress τ measured for silicon single crystals doped with B and Ge simultaneously at 1350°C for 2 hours and rapidly cooled at 60°C/min, together with a conventional example (B doped only). show. From FIG. 11c, the doping amount of Ge was set to be seven times that of B.

第1図から明らかなように、本発明の方法により(20
) シリコン単結晶のτ、は、B濃度がI X1017cm
−’以上であれば向上効果があり、従来より20%以上
向上した。
As is clear from FIG. 1, by the method of the present invention (20
) of silicon single crystal, the B concentration is I x 1017 cm
-' or more, there is an improvement effect, which is 20% or more better than the conventional one.

〔実施例] 以下、本発明の実施態様例によって本発明をより詳しく
説明する。
[Example] Hereinafter, the present invention will be explained in more detail with reference to embodiment examples of the present invention.

CZ法によってシリコン単結晶(インゴット)を作製し
、切り出してシリコンウェハを製造する場合で説明する
A case will be explained in which a silicon single crystal (ingot) is produced by the CZ method and cut out to produce a silicon wafer.

夫旌槻土 16インチ径の石英るつぼに多結晶シリコンを35kg
、Geインゴット210gそれぞれチャージし加熱融解
して融液とした後、ドーパント導入装置によりBを3.
4g融液に添加する。以後は通常のCZ法による成長と
全く同し方法で単結晶を育成する。Bを多結晶シリコン
やGeと一緒にチャージせず結晶引上げの直前に添加す
る理由は、Bの蒸発をできるだけ低減して再現性のよい
B?!4度を得るためである。
35kg of polycrystalline silicon in a 16 inch diameter quartz crucible
, 210 g of Ge ingots were charged and heated and melted to form a melt, and then B was added to 3.0 g using a dopant introducing device.
Add 4g to the melt. Thereafter, a single crystal is grown in exactly the same manner as the normal CZ method. The reason for adding B immediately before crystal pulling without charging it together with polycrystalline silicon or Ge is to reduce B evaporation as much as possible and improve reproducibility. ! This is to obtain the fourth degree.

(21) 上述(Da長法ニヨリB 8度(1,0±0.2 ) 
X 10”cm−’、Ge濃度(8,0±2.0 ) 
Xl019cm−3および酸素濃度(1,0±0.2 
) Xl018cm−3のシリコン単結晶を得た。なお
、酸素濃度の換算係数は旧ASTMを用いた。
(21) Above (Da long method Niyori B 8 degrees (1,0±0.2)
X 10"cm-', Ge concentration (8.0±2.0)
Xl019cm-3 and oxygen concentration (1,0±0.2
) A silicon single crystal of Xl018cm-3 was obtained. Note that the old ASTM was used as the conversion factor for oxygen concentration.

第2図に本実施例1で成長じた単結晶インゴット1の形
状を示す。直径dはd = 155mmでコーン部IA
、テール部IBとも長ざ約150mm、直胴部(直径が
155mmで一定の部分)ICの長さは約600mm、
全重量は約30kgであった。コーン部、テール部の長
さを直径とほぼ同しにする理由は、次に述べる熱処理→
急冷において熱応力による転位の導入を防ぐためである
FIG. 2 shows the shape of the single crystal ingot 1 grown in Example 1. The diameter d is d = 155 mm and the cone part IA
, the length of the tail part IB is approximately 150 mm, the length of the straight body part (the part with a constant diameter of 155 mm) IC is approximately 600 mm,
The total weight was approximately 30 kg. The reason why the length of the cone and tail parts is made almost the same as the diameter is due to the heat treatment described below →
This is to prevent the introduction of dislocations due to thermal stress during rapid cooling.

成長した単結晶中のB起因の析出物を抑制(低減)する
ために、CZ炉円から単結晶インゴットを取り出す前に
、同炉内で1350℃l2hrの高温熱処理を施こし、
そして単結晶インボッ1−を炉の加熱部から上方に引き
上げArガスを吹きつけて急冷した。このときの冷却速
度は60℃/分であった。
In order to suppress (reduce) precipitates caused by B in the grown single crystal, before taking out the single crystal ingot from the CZ furnace circle, high temperature heat treatment at 1350 ° C 12 hours was performed in the same furnace,
Then, the single crystal ingot 1- was lifted upward from the heating section of the furnace and quenched by blowing Ar gas onto it. The cooling rate at this time was 60°C/min.

作製した単結晶インゴットを通常の加工工程と同(22
) 様に加工(切断、研摩)することによって本発明のシリ
コンウェハを得た。
The produced single crystal ingot was processed in the same manner as the normal processing process (22
) A silicon wafer of the present invention was obtained by processing (cutting, polishing) as shown in FIG.

高温熱処理後急冷を行なうときに、単結晶には熱応力が
作用し転位が導入される場合がある。そこでコーン部、
及びテール部の長さを0.1/2d2/3dおよびdに
して急冷を行なったところ、2/3d以上あれば転位の
導入がないことがわかった。これは円錐状のコーン部や
テール部によって結晶の急激な形状変化を避けたので、
熱応力が小さくなったためと考えられる。そこで、本実
施例ではコーン部、テール部の長さを直径と等しくする
こととした。
When performing rapid cooling after high-temperature heat treatment, thermal stress acts on the single crystal and dislocations may be introduced. Therefore, the cone section,
When quenching was performed with the length of the tail portion set to 0.1/2d2/3d and d, it was found that no dislocations were introduced if the length was 2/3d or more. This is because the conical cone and tail parts prevent the crystal from changing its shape rapidly.
This is thought to be due to the reduction in thermal stress. Therefore, in this embodiment, the lengths of the cone portion and tail portion are made equal to the diameter.

高温熱処理および急冷の条件とB起因の析出物密度との
関係を調べた結果を第3図に示す。高温熱処理温度は]
]OO℃(目印) 、1200℃(・印)および130
0℃(○印)とし、いずれも高温保持時間を30分とし
、冷却速度を20 、40 、60および8「C7分と
した。高温熱処理および急冷の処置をしないAs−gr
own状態(通常のCZ法で単結晶インゴットを得たま
ま)の単結晶から得たシリコンウェハお(23) よび上述の高温熱処理・急冷した単結晶からのシリコン
ウェハを700℃X30時間および1100℃X 2時
間の熱処理を施こしてから析出物の発生状態を検査した
FIG. 3 shows the results of investigating the relationship between the conditions of high temperature heat treatment and rapid cooling and the density of precipitates caused by B. High temperature heat treatment temperature is]
]OO℃ (mark), 1200℃ (・mark) and 130
The temperature was 0°C (○ mark), the high temperature holding time was 30 minutes, and the cooling rate was 20°C, 40°C, 60°C, and 8°C7 minutes.As-gr without high temperature heat treatment and rapid cooling
Silicon wafers obtained from single crystals in the own state (single crystal ingots obtained by the normal CZ method) (23) and silicon wafers from single crystals subjected to the above-mentioned high-temperature heat treatment and quenching were heated at 700°C for 30 hours and at 1100°C. After heat treatment for 2 hours, the state of occurrence of precipitates was examined.

第3図から、高温熱処理温度を1200℃以上、冷却速
度を20〜6「07分とすると析出物密度が小さいこと
がわかった。高温熱処理時間は30分で充分であるが、
これより長時間であっても問題はないと考えられる。他
のB 、Ge濃度についても1200℃以上の高温熱処
理→20〜6(]℃/分の冷却速度で充分と考えられる
。というのは、B起因の析出物の抑制はl’ )3− 
十空孔゛←微小析出物」なる反応で析出物を分解するこ
とによるが、この反応はBやGeの濃度で決まるのでな
く、そのときの結晶の温度をTとしたとき、e−KT 
 に比例した頻度で起こるからである。ここでEは反応
の活外化エネルギー(Tに無関係Lkはポルツマン定数
である。
From Figure 3, it was found that the precipitate density was small when the high-temperature heat treatment temperature was 1200°C or higher and the cooling rate was 20 to 6 minutes. Although 30 minutes was sufficient for the high-temperature heat treatment time,
It is considered that there is no problem even if the time is longer than this. For other B and Ge concentrations, a high-temperature heat treatment of 1200°C or higher → cooling rate of 20 to 6 (]°C/min is considered sufficient. This is because the suppression of precipitates caused by B is l')3-
This is due to the decomposition of precipitates through the reaction ``decapores←microprecipitates,'' but this reaction is not determined by the concentration of B or Ge, but when the temperature of the crystal at that time is T, e-KT
This is because they occur with a frequency proportional to . Here, E is the activation energy of the reaction (unrelated to T, Lk is Portzmann's constant.

る。Ru.

また、酸素は格子間位置に固溶していると転位を固着し
て結晶の強度を増すが、析出物をつくる(24) と逆に転位を生成して強度を落とす。従って析出しない
最大限の濃度の酸素を含有させればよい。
Furthermore, when oxygen is dissolved in interstitial positions, it fixes dislocations and increases the strength of the crystal, but when it forms precipitates (24), it conversely generates dislocations and reduces the strength. Therefore, it is sufficient to contain oxygen at the maximum concentration that does not precipitate.

この最大の酸素濃度は約I XIO”cm”’と考えら
れる。その理由は以下の通りである。第4図に酸素濃度
と酸素析出量の関係を示す。ただし、この場合の結晶は
B濃度〜1015cm−3、Ge濃度〜0(いわゆる、
Ge無添加の通常のシリコン結晶)であり、第4図より
酸素濃度がI X1018cm−”ならばほとんど析出
しないことがわかる。なお、最近の研究によって酸素析
出の核となるものは空孔であることがわかってきた(H
,1larada、 T、Abe and J。
This maximum oxygen concentration is believed to be approximately IXIO"cm"'. The reason is as follows. FIG. 4 shows the relationship between oxygen concentration and amount of oxygen precipitated. However, the crystal in this case has a B concentration of ~1015 cm-3 and a Ge concentration of ~0 (so-called
It is a normal silicon crystal without Ge additives), and from Figure 4 it can be seen that almost no precipitation occurs if the oxygen concentration is I x 1018cm-''.Recent research has shown that the core of oxygen precipitation is vacancies. I have come to understand that (H
, 1larada, T., Abe and J.

Chikawa、 Sem1conductor 5i
licon  Electrochemical 5o
ciety、 Pennington N、J、(19
86)p、76〜85(文献16)参照)。ただし、空
孔そのものを検出した例はまだなく、間接的に推定され
ているのが現状である。同一酸素濃度でも析出量にバラ
ツキがあるのは、空孔濃度の違いと考えられている。
Chikawa, Sem1conductor 5i
licon Electrochemical 5o
ciety, Pennington N, J, (19
86) p., 76-85 (see reference 16)). However, there have been no examples of detecting holes themselves, and the current situation is that they are only indirectly estimated. The reason for the variation in the amount of precipitation even at the same oxygen concentration is thought to be due to the difference in vacancy concentration.

従ってI Xl018cm−3以下の酸素濃度の結晶に
おいてほとんど析出しないという事実は、もはや1×1
018cm−3以下の酸素濃度に対しては空孔が析出核
(25) となり得ないことを示している。もちろん、どんな濃度
の空孔に対してもI XIOlocm−’以下ならば酸
素が析出しないというわけではないが、現状のデータか
ら考えられる析出しない酸素濃度の上限は1×1018
cm″3とする他はないと思われる。
Therefore, the fact that almost no precipitation occurs in crystals with oxygen concentrations below IXl018cm-3 means that
This shows that vacancies cannot become precipitation nuclei (25) for oxygen concentrations below 0.018 cm-3. Of course, this does not mean that oxygen will not precipitate at any concentration of vacancies below I
It seems that there is no other choice but to set it to cm''3.

BをI Xl019cm−3、Geを7 Xl0I9c
+n−’含有し1350℃で2時間熱処理後60℃/分
で冷却した直径4インチの本発明によるウェハと通常の
CZ法シリコンウェハに対し、窒素雰囲気中で1050
℃1100時間熱処理後、室温→1100℃30分保持
→室温なる熱サイクルを1〜5回くり返した。炉への出
し入れ速度は6秒である。熱サイクルの回数に対する両
ウェハの反りを第5図に示す。第5図から明らかなよう
に、本発明によるウェハば従来ウェハよりも反りが11
5以下に低減された。従って、本発明なるウェハは、例
えばSO■デバイスの支持基板として有用である。
B is I Xl019cm-3, Ge is 7 Xl0I9c
1050 in a nitrogen atmosphere for a 4-inch diameter wafer according to the present invention containing +n-' and cooled at 60°C/min after heat treatment at 1350°C for 2 hours and a conventional CZ method silicon wafer.
After heat treatment for 1100 hours at 1100°C, a heat cycle of room temperature → 1100°C holding for 30 minutes → room temperature was repeated 1 to 5 times. The speed of loading and unloading into the furnace is 6 seconds. FIG. 5 shows the warpage of both wafers with respect to the number of thermal cycles. As is clear from FIG. 5, the wafer according to the present invention has 11% more warp than the conventional wafer.
It was reduced to 5 or less. Therefore, the wafer of the present invention is useful, for example, as a support substrate for SO2 devices.

本発明に係るシリコンウェハはエビクキシャル層成長用
のN゛低抵抗基板としても、従−来のシリコンウェハよ
り次のようにを用である。すなわち、(26) バイポーラ1−ランジスタ用の基板ウェハは通常10Ω
cm程度の低抵抗ウェハを用いる。このとき基板ウェハ
のB濃度は10111〜1019cm−3になるために
格子歪がかなり蓄積されている。この基板の表面に通常
10ΩcTrl程度(B濃度1017cm″3程度)の
シリコン層がCVD法によって成長されるが、基板とエ
ピタキシャル層の間の極端な濃度差のために生した格子
定数の不整合が原因で、エピタキシャル層中にミス・フ
ィツト転位が導入される。本発明のウェハ(BをI X
1019cm−’およびGeを7 X’l019cm−
3含有する)を基板として用いると、抵抗は約10−2
ΩcITlでありかつ基板の中に格子歪はほとんど存在
しないので、エピタキシャル層とも格子不整合を起こす
ことのない高品質のP゛基板なり得る。第6a図に従来
のP″基板Bドープのみ)のエピタキシャル層に生した
ミス・フィツト転位が原因であるスリップを、第6b図
に本発明のウェハをP1基板として用いたときにエピタ
キシャル層に発生したスリップをそれぞれ示す。第6a
図および第6b図から明らかなように、本発明の(27
) ウェハはミス・フィツト転位を大巾に減少する。
The silicon wafer according to the present invention can also be used as a low-resistance substrate for evixaxial layer growth in the following ways compared to conventional silicon wafers. That is, (26) The substrate wafer for bipolar 1-transistor is usually 10Ω.
A low resistance wafer of about cm is used. At this time, since the B concentration of the substrate wafer is 10111 to 1019 cm-3, a considerable amount of lattice strain is accumulated. A silicon layer of about 10ΩcTrl (B concentration of about 1017cm''3) is usually grown on the surface of this substrate by CVD, but the mismatch in lattice constant caused by the extreme concentration difference between the substrate and the epitaxial layer Due to this, misfit dislocations are introduced into the epitaxial layer.
1019cm-' and Ge7X'l019cm-
3) is used as a substrate, the resistance is about 10-2
Since it is ΩcITl and there is almost no lattice strain in the substrate, it can be a high quality P substrate without causing lattice mismatch with the epitaxial layer. Figure 6a shows slip caused by misfit dislocations generated in the epitaxial layer of a conventional P'' substrate (B doped only), and Figure 6b shows slip occurring in the epitaxial layer when the wafer of the present invention is used as the P1 substrate. 6a.
As is clear from Fig. 6b and Fig. 6b, (27
) The wafer greatly reduces misfit dislocations.

またエピタキシャル成長後に発生したウェハの反りにつ
いても、本発明のウェハを用いると従来ウェハを用いた
場合の1/3に減少した。
Furthermore, when the wafer of the present invention was used, the warpage of the wafer that occurred after epitaxial growth was reduced to 1/3 of that when a conventional wafer was used.

実部む(二基 上述した実施例1ばBとGeとの組合せでの不純物ドー
プであったが、次のようなドープ不純物の組合せでも同
様にして反りおよび析出物の小さい本発明に係るシリコ
ンウェハが実施例1と同様にして得られる。
Example 1 described above was doped with impurities in combination with B and Ge, but the silicon according to the present invention with small warp and precipitates could be similarly doped with the following combination of doping impurities. A wafer is obtained in the same manner as in Example 1.

実施例2− B (10”cm−3以上)とSn実施例
3− B (1017cm−3以上)とPb実施例4・
・・Al2 (1017cm−’以上)とC実施例5−
Ga(1017cm−’以上)とC実施例6 =−I 
n(1017c+n−3以上)とCそれぞれの組合せで
の不純物トープによる歪の緩和に必要なSn、Pbおよ
びCのドープ(添加)量が次のようにして決められる。
Example 2-B (more than 10"cm-3), Sn Example 3-B (more than 1017cm-3) and Pb Example 4-
...Al2 (1017 cm-' or more) and C Example 5-
Ga (more than 1017 cm-') and C Example 6 =-I
The doping (addition) amounts of Sn, Pb, and C necessary for alleviating the strain due to the impurity tope in each combination of n (1017c+n-3 or more) and C are determined as follows.

シリコン結晶中に不純物原子(i)が濃度でN1cm 
−’含まれているとき、iによって生しる歪ε、は(2
8) 次式で与えられる(Y、T、1.ee et al、、
 J、EIer、trochemSoc、 Vol、1
22  No、4. (1975)、 pp、530−
534 (文献17)参照)。
The concentration of impurity atoms (i) in the silicon crystal is N1cm.
−', the strain ε caused by i is (2
8) Given by the following formula (Y, T, 1.ee et al,,
J,EIer,trochemSoc, Vol, 1
22 No, 4. (1975), pp, 530-
534 (see reference 17)).

ε、−〇、N、                  
(1)ここで、No :シリコンの密度= 5 XIO
22cm−’γ。:シリコンの原子半径−1,17人(
2)式から明らかなように、BについてはSi原子より
小さくrH<roなのでB起因の歪ε6はε8〉0(引
張り歪)となる。従ってSiより原子半径の大きいGe
、Sn、PbをドープしてεGe、 S、、t Pb 
< 0なる歪(圧縮歪)を、ε8+εce+ 311.
Pb−0 となるように発生させればBによる歪を緩和できる。ま
た、All!、C;aおよび1nについてはSi原子よ
りも太きく r AL、 ca、 +−> r oなの
でこれら元素起因の歪εAL、 Ga、 Inはε〈0
(圧縮歪)となる。したがって、Siより原子半径の小
さいCをドープしてε。〉0なる歪(引張り歪)を、(
3) (29) εAいGa、In十εc−0 となるように発生させればA/2.Ga。
ε, −〇, N,
(1) Here, No: Silicon density = 5 XIO
22cm-'γ. : Atomic radius of silicon - 1,17 people (
As is clear from equation 2), since B is smaller than the Si atom and rH<ro, the strain ε6 due to B becomes ε8>0 (tensile strain). Therefore, Ge has a larger atomic radius than Si.
, Sn, doped with Pb to form εGe, S,,t Pb
< 0 strain (compressive strain) is ε8+εce+ 311.
By generating Pb-0, the distortion caused by B can be alleviated. Also, All! , C; a and 1n are thicker than the Si atoms r AL, ca, +-> r o, so the strains caused by these elements εAL, Ga, and In are ε〈0
(compressive strain). Therefore, doping with C, which has a smaller atomic radius than Si, results in ε. 〉0 strain (tensile strain), (
3) (29) A/2. Ga.

る歪を緩和できる。It is possible to alleviate the distortion caused by

2 B+5n) Bの原子半径rB=0.90入 Bi4度Nl1= I X1017cm−’以」−3n
の原子半径rsn=1.40入 において、上記(1)(2)および(3・)濃度NSn
を求めると、 In によ 式から5n (4) 、’、N、。−0,764’xNB ご0.8XNe したがって、ドープされたB濃度の約0.8倍の濃度(
ドープ量)のSnで、B起因の歪を緩和することができ
、B濃度に対応して下記表のSn4度(30) とするのが望ましい。
2 B+5n) Atomic radius of B rB = 0.90 Bi4 degrees Nl1 = I
When the atomic radius rsn = 1.40, the above (1), (2) and (3) concentration NSn
To find, we get 5n (4) ,',N, from the formula by In. -0,764'xNB 0.8XNe Therefore, the concentration (about 0.8 times the doped B concentration)
The strain caused by B can be alleviated by Sn doping amount (doping amount), and it is desirable to set Sn to 4 degrees (30) as shown in the table below, corresponding to the B concentration.

Pbの原子半径γ、、−1.46入として実施例2と同
様にPb濃度N2.を求めると、Npb=0.6xN、
lが得られる。したがって、ドープされたB濃度の約0
.6倍の濃度(ドープ量)のPbで、B起因の歪を緩和
することができ、B濃度に対応して下記表のpb1度と
するのが望ましい。
The atomic radius of Pb is γ, -1.46, and the Pb concentration N2. When calculating, Npb=0.6xN,
l is obtained. Therefore, approximately 0 of the doped B concentration
.. Strain caused by B can be alleviated by using Pb at a concentration (doping amount) six times higher, and it is desirable to set pb to 1 degree as shown in the table below, corresponding to the B concentration.

Affの原子半径rAl=1.25入 AQ濃度NAL= I X1017CT11−’以」二
〇の原子半径rc=o、77入 (31) テアリ、上記(] )(2) オ、J:、ヒ(4) 式
カラ(J!f度Ncを求めると、Nc=0.3NA1が
得られる。
Atomic radius of Aff rAl = 1.25 in AQ concentration NAL = I 4) When calculating the degree Nc using the formula (J!f), Nc=0.3NA1 is obtained.

一方、Cの固溶限ば3.5 Xl017cm−3である
(T、Nozakiet al、  J、EIectr
ochem、Soc、+ Vol、117. No、2
(1970)、 pp、l566−1568 (文献1
8)参照)ことを考慮して、ドープされたAff濃度の
約0.3倍の濃度(ドープ量)のCで、ApV、起因の
歪を緩和することができ、/l濃度に対応して下記表の
C濃度とするのが望ましい。
On the other hand, the solid solubility limit of C is 3.5Xl017cm-3 (T, Nozaki et al, J, EIectr
ochem, Soc, + Vol, 117. No, 2
(1970), pp, l566-1568 (Reference 1
8)), the strain caused by ApV can be alleviated with a C concentration (doping amount) approximately 0.3 times the doped Aff concentration, and the strain caused by /l can be alleviated. It is desirable to use the C concentration shown in the table below.

Gaの原子半径γGa=1.25入はAp、の原子半径
と同しであるので、実施例4と同様にC濃度−〇、3N
c−となり、Ga@度に対応したC濃度は実施例4での
表と同しである。
Since the atomic radius of Ga, γGa = 1.25, is the same as the atomic radius of Ap, the C concentration -〇, 3N is the same as in Example 4.
c-, and the C concentration corresponding to Ga@ degree is the same as the table in Example 4.

(32) 同様にC濃度Ncを求めると、Nc=1.6XN、、。(32) Similarly, when calculating the C concentration Nc, Nc=1.6XN.

が得られる。したがって、ドープされたIn濃度の1.
6倍の濃度(ドープ量)のCで、In起因の歪を緩和す
ることができ、Cの固溶限を考慮して、Infi度に対
応して下記表のC濃度とするのが望ましい。
is obtained. Therefore, the doped In concentration is 1.
Strain caused by In can be alleviated with six times the concentration (doping amount) of C. Considering the solid solubility limit of C, it is desirable to set the C concentration as shown in the table below in accordance with the degree of Infi.

上述の実施例1〜6では周期表3B族元素不純物と4B
族元素不純物との組合せでシリコン単結晶ニトープしテ
ィるが、3B元素(B 、 A/! 、 Ga。
In the above-mentioned Examples 1 to 6, impurities of group 3B elements of the periodic table and 4B
In combination with group element impurities, silicon single crystals become nitrous, but 3B elements (B, A/!, Ga.

In)での組合せでも反りおよび析出物の小さい本発明
に係るシリコンウェハが実施例1と同様にして得られる
Even with the combination of In), a silicon wafer according to the present invention with small warpage and small precipitates can be obtained in the same manner as in Example 1.

実施例7・・・B+AI!。Example 7...B+AI! .

実施例8・・・B+Ga 実施例9・・・B+In (33) 実施例10−B+ (Al1 、Ga  、Inの2種
)実施例11−B+ (A、e 、 Ga  、 In
)それぞれの組合せでの単独又は合計でlXl017c
m −3以」二の不純物濃度(ドープ量)を確保しかつ
不純物ドープによる歪の緩和に必要な不純物元素のドー
プ(添加)量が次のようにして決められる。
Example 8...B+Ga Example 9...B+In (33) Example 10-B+ (2 types of Al1, Ga, In) Example 11-B+ (A, e, Ga, In
) in each combination alone or in total lXl017c
The doping (addition) amount of the impurity element necessary to ensure an impurity concentration (doping amount) of m −3 or more and to alleviate strain caused by impurity doping is determined as follows.

17 B+A℃ Bの原子半径rB=0.90人 、+1の原子半径γA、=1..25人Siの原子半径
γ。=1.17人 であり、上述した(2)弐から: となる。B濃度をN、、Affi濃度をNA、として、
上述した(1)式およびε6+εA1−0からNIlと
I’JAtとの関係を求めると、 (34) 、’、NAL−2,483XNB =2.5XNa したがって、B1度に対して約2.5倍のAl濃度であ
れば、B起因と歪とAn起因の歪とが補償して全体とし
ての歪を緩和することができる。そして、BとAj2の
いずれかがI Xl017cm−3以上含有されていれ
ば、本発明の効果が得られることと、/lの固溶限が約
2 Xl019cm−3であること(BellSyst
em Technical Journal、 39(
1960)、 p、210(文献18)参照)を考慮し
て、B濃度N6およびA/2濃度NA、の添加(ドープ
)量を下記表のようにするのが望ましい。
17 B+A℃ Atomic radius of B rB = 0.90 people, +1 atomic radius γA, = 1. .. 25 Atomic radius γ of Si. = 1.17 people, and from (2) 2 mentioned above: Let the B concentration be N, and the Affi concentration be NA,
The relationship between NIl and I'JAt is determined from the above equation (1) and ε6+εA1-0: (34) ,', NAL-2,483XNB = 2.5XNa Therefore, approximately 2.5 times as much as B1 degree If the Al concentration is , the strain caused by B and the strain caused by An can be compensated and the overall strain can be alleviated. The effect of the present invention can be obtained if either B or Aj2 is contained at IXl017cm-3 or more, and the solid solubility limit of /l is about 2Xl019cm-3 (BellSyst
em Technical Journal, 39 (
1960), p., 210 (Reference 18)), it is desirable to set the doping amounts of B concentration N6 and A/2 concentration NA as shown in the table below.

(35) で、Ga濃度N64と13i度N、との関係は実施例7
と同じである。ただし、Ga固溶限が約4×10crr
V”である(文献1B参照)ので、B濃度NRおよびG
a濃度N6aの添加量を下記表のようにするのが望まし
い。
(35) The relationship between Ga concentration N64 and 13i degrees N is shown in Example 7.
is the same as However, the Ga solid solubility limit is approximately 4 x 10 crr.
V” (see Document 1B), so the B concentration NR and G
It is desirable that the amount of a concentration N6a added be as shown in the table below.

Inの原子半径TI、=]、、50人として、実施例7
と同様にIn濃度N l nと136度NBとの関係を
求めると、N + n= 0.5 x N B となる
。したがって、Bg度NIlに対して約0.5倍のIn
濃度N1.、であれば、全体としての不純物起因歪を緩
和することができる。Inの固溶限が約4 Xl017
c++r”であること(文献18参照)を考慮して、下
記表のような濃度にするのが望ましい。
Atomic radius of In TI, = ], , Example 7 as 50 people
Similarly, when the relationship between the In concentration N l n and 136 degrees NB is determined, it becomes N + n = 0.5 x NB. Therefore, about 0.5 times the In
Concentration N1. , the overall strain caused by impurities can be alleviated. The solid solubility limit of In is approximately 4 Xl017
c++r'' (see Reference 18), it is desirable to set the concentration as shown in the table below.

(36) 本実施例ではAI!、、Ga  、Inの3種類のうち
で2種類を用いるので下記の3通りの実施例がある。
(36) In this example, AI! , Ga, and In, two of the three types are used, so there are the following three examples.

10−A  B+(An+Ga)  ケース上記(1)
および(3)式を考慮して次式:ε、+ε4.+εG、
=0           (5)となるようにすれば
、不純物起因歪が緩和できる。
10-A B+ (An+Ga) Case above (1)
Considering equation (3), the following equation: ε, +ε4. +εG,
=0 (5), the strain caused by impurities can be alleviated.

そして、実施例7および8を考慮すれば、2、5 Ni
l =NAL+NG、           (6)が
得られ、A42?!4度とGa濃度との合計がB濃度の
2.5倍になればよい。そして、3B族元素の濃度がI
 Xl017cm−3以−ヒで本発明の効果が現われる
のであれば、下記7つの条件のいずれか1つを満たすよ
うにする。
And considering Examples 7 and 8, 2,5 Ni
l=NAL+NG, (6) is obtained, and A42? ! The sum of 4 degrees and the Ga concentration should be 2.5 times the B concentration. Then, the concentration of group 3B elements is I
If the effect of the present invention is to be achieved at Xl017cm-3 or higher, any one of the following seven conditions should be satisfied.

N8≧l×1017 (37) N、1≧lXl0” Nca21 X10” NB +Nat≧I XIO” NB +N、ll≧lXl017 NAL+Nc−≧I Xl017 NB十NAL + Ncak I Xl017上記(6
)式と’ NAL + Nca> I X1017cm
−” 」との条件であれば、下記表のような濃度にする
のが望ましい。
N8≧l×1017 (37) N, 1≧lXl0” Nca21 X10” NB +Nat≧I
) formula and ' NAL + Nca > I X1017cm
-", it is desirable to use a concentration as shown in the table below.

なお、Al濃度とGa濃度との組合せは、例えば、NA
L= 0. I XIO”cm−3とNca= 0.9
 X1017cm−” orNAL=0.2 XIO”
cm−’とNGa= 0.8 XIO”cm−3orと
いうようにいくらでもあり、要するに、Bの濃度に対し
て、AffiとGaの合計の濃度が2.5倍あればよい
Note that the combination of Al concentration and Ga concentration is, for example, NA
L=0. I XIO”cm-3 and Nca= 0.9
X1017cm-”orNAL=0.2XIO”
cm-' and NGa=0.8XIO''cm-3or, and in other words, the total concentration of Affi and Ga should be 2.5 times the concentration of B.

また、添加量の上限は、先に述べたように/l。Further, the upper limit of the amount added is /l as mentioned above.

(38) Gaの固溶度がそれぞれ〜2 ×]、019cm−3.
〜4×1019cm−3なので、N At 十N ca
の最大固溶度は〜6×lQ19cm−3と考えられる。
(38) The solid solubility of Ga is ~2 ×] and 019 cm-3.
〜4×1019cm−3, so N At ten N ca
The maximum solid solubility of is considered to be ~6xlQ19cm-3.

従ってBの濃度は(6実施例7および9からNA1=2
.5NBおよびN1n=0.5XNBの不純物濃度関係
があり、不純物起因束を緩和するε8+εA1+ε1゜
−〇を考慮すると、次式; %式% が求まる。そして、下記7つの条件のいずれか1つを満
たすようにする。
Therefore, the concentration of B is (6 from Examples 7 and 9 NA1=2
.. There is an impurity concentration relationship of 5NB and N1n=0.5XNB, and considering ε8+εA1+ε1°-〇 which relaxes the impurity-induced flux, the following formula; % formula % can be found. Then, any one of the following seven conditions is satisfied.

NB≧IX1.017 N、l≧lXl0” NlTl≧1xto17 N [1+ N At≧1 xio” N A L + N 、 、l≧I Xl017N1.
、十NB≧lXl0” NB十NAL 十N+fi≧I Xl017(7) (39) 上記(7)式と」1記条件の1つとを満足するよう乙こ
B、At2およびInをドープ(添加)すればよい。
NB≧IX1.017 N, l≧lXl0” NlTl≧1xto17 N [1+ N At≧1 xio” N A L + N , , l≧I Xl017N1.
, 10NB≧lXl0” NB1NAL 10N+fi≧I Bye.

10−CB+  Ga 十Inケース Gaの原子半径TGnはAf原子半径γA1と同し1.
25人であるので、この場合は実施例10−Bと同一で
あり、AffとGa とが入れ換えるだけである。
10-CB+ Ga 10-In case Ga's atomic radius TGn is the same as Af's atomic radius γA1, and 1.
Since there are 25 people, this case is the same as Example 10-B, except that Aff and Ga are replaced.

したがって、5 NB = 2 NGa+1ON+、 
((8)式]の条件と、下記7つの条件のいずれか1つ
を満足するようにB 、 GaおよびInをドープ(添
加)すればよい。
Therefore, 5 NB = 2 NGa+1ON+,
B, Ga, and In may be doped (added) so as to satisfy the condition of (Formula (8)) and any one of the following seven conditions.

NB≧1×1017 NG11≧1×1017 N1、≧I XIO” NR+NG8≧I XIO” N6.+N、、≧lXl0” N、、+NB≧I Xl017 Nll+NGa+N1.I≧1×1017(40) 〜0および添加不純物(ドーパント)総濃度が1XIO
”cm−3以上である条件が必要である。そのために、
次式: %式% と下記15通りの条件のいずれか1つとを満足するよう
に、B、At2.GaおよびInをドープ(添加)すれ
ばよい。
NB≧1×1017 NG11≧1×1017 N1,≧I XIO” NR+NG8≧I XIO” N6. +N,,≧lXl0” N,,+NB≧I
"cm-3 or higher is required. For this purpose,
B, At2. What is necessary is to dope (add) Ga and In.

Nn > 1 xlo17 N^1≧lXl017 NG+1≧1×1017 Nln上lXl0” NB +NAL≧lXl017 NAL + Nca> 1 xio17NAl+N11
.≧1×10′7 N6a十N1.、≧1×10′7 NG、+NB > I Xl017 N+l、+Ne≧I Xl017 NB+Nnt+Nca21 xlO” NAL +NG−+ N111k I XIO”NGa
+1ON+NB 21 xlOI7(9) (41) N、、、+Nll  +NH之I Xl017NB +
 NB(十N6. + N +、、≧1XIO17上述
した実施例はCZ法によるシリコン単結晶の例であるが
、FZ法によるシリコン単結晶についても本発明を適用
することができる。また、高温熱処理および急冷を単結
晶インゴット状態にて行なっているが、シリコンウェハ
にした後で高温熱処理および急冷の処置を施こしてもよ
い。
Nn>1
.. ≧1×10'7 N6a ten N1. , ≧1×10'7 NG, +NB > I Xl017 N+l, +Ne≧I Xl017 NB+Nnt+Nca21 xlO" NAL +NG-+ N111k I XIO"NGa
+1ON+NB 21 xlOI7(9) (41) N,,,+Nll +NH no I Xl017NB +
NB (10N6. + N +,, ≧1XIO17 The above-mentioned embodiment is an example of a silicon single crystal produced by the CZ method, but the present invention can also be applied to a silicon single crystal produced by the FZ method. Although the single-crystal ingot is subjected to quenching, high-temperature heat treatment and quenching may be performed after it is made into a silicon wafer.

[発明の効果] 上述したように本発明によれば、添加不純物の選定、そ
の添加量規定および高温熱処理と急冷の条件規定によっ
て、反りの小さい、転位(エピタキシャル層のスリップ
を含む)の少ないかつ析出物の少ない高強度シリコンウ
ェハ(基板)が得られる。このように特性の良いシリコ
ンウェハを用いれば、形成する素子の特性も向上し、歩
留りが向」ニする。
[Effects of the Invention] As described above, according to the present invention, by selecting the added impurity, regulating its amount, and regulating the conditions for high-temperature heat treatment and rapid cooling, it is possible to create a film with less warpage, fewer dislocations (including slips in the epitaxial layer), and A high-strength silicon wafer (substrate) with few precipitates can be obtained. If a silicon wafer with such good characteristics is used, the characteristics of the devices to be formed will be improved, and the yield will be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、B添加およびBとGeとの添加に応(42) じたシリコン単結晶の降伏応力に関するグラフであり、 第2図は、CZ法によりシリコン単結晶インゴットの斜
視図であり、 第3図は、高温熱処理温度および冷却速度と析出物密度
との関係を示すグラフであり、第4図は、シリコン単結
晶の酸素濃度と析出物量との関係を示すグラフであり、 第5図は、シリコンウェハへの熱処理回数と反りとの関
係を示すグラフ−であり、 第6a図は、従来のシリコンウェハ上に形成したエピタ
キシャル層の概略平面図であり、第6b図は、本発明に
係るシリコンウェハ上に形成したエピタキシャル層の概
略断面図であり、第7図は、シリコン結晶中の酸素濃度
とシリコンウェハの反りとの関係を示すグラフであり、
第8図は、シリコンウェハの酸素析出物密度と反りとの
関係を示すグラフであり、 第9図は、結晶に負荷をかけたときの歪と応力との関係
を示すグラフであり、 (43) 第10図は、シリコン単結晶のB′a度と降伏応力との
関係を示すグラフであり、 第11a図は、シリコン単結晶のB濃度と歪との関係を
示すグラフであり、 第11b図は、シリコン単結晶のGeFI度と歪との関
係を示すグラフであり、 第11c図は、B濃度一定のシリコン単結晶のGe濃度
と歪との関係を示すグラフであり、第12図は、シリコ
ン単結晶のB濃度と析出物密度との関係を示すグラフで
あり、 第13図は、高温熱処理の有無に応したシリコン単結晶
のB濃度と析出物密度との関係を示すグラフである。 1・・・シリコン単結晶インゴット (44) 5eed側 1A 第 閃 1.0  1.25  1.50 酸素濃度(01018cm−3) 1.75 第 回 し 第 回 ○ 1 2 3 4 熱サイクル回数 第 回 第6Q回 酸素濃度[cm−51 第 回 第6b図 酸素析出物密度[cm−2] 第 閃 第 9 回 第11a国 第11b目 第10図 2 4 6 8 B濃度(×1020cm−3) 0 Geドープ1こよるB起因歪の緩和 第11c国
FIG. 1 is a graph regarding the yield stress of a silicon single crystal according to the addition of B and the addition of B and Ge (42), and FIG. 2 is a perspective view of a silicon single crystal ingot obtained by the CZ method. FIG. 3 is a graph showing the relationship between high-temperature heat treatment temperature and cooling rate and precipitate density, FIG. 4 is a graph showing the relationship between oxygen concentration of silicon single crystal and amount of precipitates, and FIG. 6 is a graph showing the relationship between the number of heat treatments applied to a silicon wafer and warping, FIG. 6a is a schematic plan view of an epitaxial layer formed on a conventional silicon wafer, and FIG. 7 is a schematic cross-sectional view of an epitaxial layer formed on such a silicon wafer, and FIG. 7 is a graph showing the relationship between the oxygen concentration in the silicon crystal and the warpage of the silicon wafer,
FIG. 8 is a graph showing the relationship between oxygen precipitate density and warpage of a silicon wafer, and FIG. 9 is a graph showing the relationship between strain and stress when a load is applied to a crystal. (43 ) Figure 10 is a graph showing the relationship between B'a degree and yield stress of silicon single crystal, Figure 11a is a graph showing the relationship between B concentration and strain of silicon single crystal, and Figure 11b is a graph showing the relationship between B concentration and strain of silicon single crystal. Figure 11c is a graph showing the relationship between GeFI degree and strain in a silicon single crystal, Figure 11c is a graph showing the relationship between Ge concentration and strain in a silicon single crystal with a constant B concentration, and Figure 12 is a graph showing the relationship between Ge concentration and strain in a silicon single crystal with a constant B concentration. FIG. 13 is a graph showing the relationship between B concentration and precipitate density in a silicon single crystal, and FIG. 13 is a graph showing the relationship between B concentration and precipitate density in silicon single crystal with and without high-temperature heat treatment. . 1...Silicon single crystal ingot (44) 5eed side 1A 1st flash 1.0 1.25 1.50 Oxygen concentration (01018cm-3) 1.75 1st round ○ 1 2 3 4 Number of thermal cycles 1st 6Q Oxygen concentration [cm-51 6th Figure 6b Oxygen precipitate density [cm-2] 2nd flash 9th 11a country 11b 10th Figure 2 4 6 8 B concentration (×1020cm-3) 0 Ge Relaxation of strain caused by B due to dope 1 Country 11c

Claims (1)

【特許請求の範囲】 1、1×10^1^7cm^−^3以上のボロン不純物
と前記ボロン不純物起因の歪を補償する相当量のシリコ
ン原子よりも大きい周期表3B族又は4B族元素不純物
とを含有するシリコン単結晶インゴットを、不活性雰囲
気中にて1200℃以上の温度で30分以上保持し、そ
して20〜60℃/分の冷却速度にて冷却した後、該シ
リコン単結晶インゴットからウェハを切り出すことを特
徴とする高強度シリコンウェハの製造方法。 2.1×10^1^7cm^−^3以上のアルミニウム
、ガリウムおよびインジウムのいずれか一種の不純物と
、該一種の不純物起因の歪を補償する相当量の炭素不純
物とを含有するシリコン単結晶インゴットを、不活性雰
囲気中にて1200℃以上の温度で30分以上保持し、
そして20〜60℃/分の冷却速度にて冷却した後、該
シリコン単結晶インゴットからウェハを切り出すことを
特徴とする高強度シリコンウェハの製造方法。
[Claims] A boron impurity of 1.1×10^1^7 cm^-^3 or more and an impurity of a group 3B or 4B element of the periodic table larger than a considerable amount of silicon atoms to compensate for the distortion caused by the boron impurity. After holding a silicon single crystal ingot containing the above at a temperature of 1200°C or higher in an inert atmosphere for 30 minutes or more, and cooling it at a cooling rate of 20 to 60°C/min, from the silicon single crystal ingot A method for manufacturing high-strength silicon wafers, characterized by cutting out the wafers. A silicon single crystal containing an impurity of any one of aluminum, gallium, and indium with a size of 2.1×10^1^7 cm^-^3 or more and a considerable amount of carbon impurity to compensate for strain caused by the impurity. holding the ingot at a temperature of 1200°C or higher in an inert atmosphere for 30 minutes or more,
A method for producing a high-strength silicon wafer, which comprises cutting the wafer from the silicon single crystal ingot after cooling at a cooling rate of 20 to 60° C./min.
JP21594189A 1989-08-24 1989-08-24 Method for manufacturing high-strength silicon wafer Expired - Lifetime JP2713310B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21594189A JP2713310B2 (en) 1989-08-24 1989-08-24 Method for manufacturing high-strength silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21594189A JP2713310B2 (en) 1989-08-24 1989-08-24 Method for manufacturing high-strength silicon wafer

Publications (2)

Publication Number Publication Date
JPH0380200A true JPH0380200A (en) 1991-04-04
JP2713310B2 JP2713310B2 (en) 1998-02-16

Family

ID=16680798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21594189A Expired - Lifetime JP2713310B2 (en) 1989-08-24 1989-08-24 Method for manufacturing high-strength silicon wafer

Country Status (1)

Country Link
JP (1) JP2713310B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838338A2 (en) * 1996-10-24 1998-04-29 Seiko Epson Corporation Ink jet recording head and process of manufacturing said ink jet recording head
JP2000351690A (en) * 1999-06-08 2000-12-19 Nippon Steel Corp Silicon single crystal wafer and its production
JP2002076400A (en) * 2000-08-30 2002-03-15 Shin Etsu Handotai Co Ltd Solar cell and manufacturing method thereof
JP2002104897A (en) * 2000-09-26 2002-04-10 Shin Etsu Handotai Co Ltd Silicon crystal and silicon crystal wafer and method of manufacturing them
JP2005223092A (en) * 2004-02-04 2005-08-18 Sumitomo Mitsubishi Silicon Corp Manufacturing method of epitaxial silicon wafer, and silicon wafer manufactured thereby
JP2008133188A (en) * 2002-11-11 2008-06-12 Sumco Corp Silicon wafer
JP2010016366A (en) * 2008-06-05 2010-01-21 Sumco Corp Silicon epitaxial wafer and method of manufacturing the same
JP2010177355A (en) * 2009-01-28 2010-08-12 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer and method of manufacturing the same, and epitaxially growing silicon monocrystalline substrate
US20130052468A1 (en) * 2011-08-31 2013-02-28 United Of America As Represented By The Administrator Of The National Ae Method of making lightweight, single crystal mirror
CN104303268A (en) * 2012-05-11 2015-01-21 三垦电气株式会社 Epitaxial substrate, semiconductor device, and semiconductor device manufacturing method
JP2016079049A (en) * 2014-10-10 2016-05-16 三菱マテリアルテクノ株式会社 Draw-up device of single crystal silicon, and draw-up method of single crystal silicon
JP2016088822A (en) * 2014-11-10 2016-05-23 三菱マテリアル株式会社 Silicon crystal for silicon part and silicon part processed from silicon crystal
TWI569328B (en) * 2013-05-31 2017-02-01 Sanken Electric Co Ltd A silicon-based substrate, a semiconductor device, and a semiconductor device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838338A2 (en) * 1996-10-24 1998-04-29 Seiko Epson Corporation Ink jet recording head and process of manufacturing said ink jet recording head
EP0838338A3 (en) * 1996-10-24 1999-01-07 Seiko Epson Corporation Ink jet recording head and process of manufacturing said ink jet recording head
US6183070B1 (en) 1996-10-24 2001-02-06 Seiko Epson Corporation Ink jet recording head and process of manufacturing the ink jet recording head
JP2000351690A (en) * 1999-06-08 2000-12-19 Nippon Steel Corp Silicon single crystal wafer and its production
JP2002076400A (en) * 2000-08-30 2002-03-15 Shin Etsu Handotai Co Ltd Solar cell and manufacturing method thereof
JP2002104897A (en) * 2000-09-26 2002-04-10 Shin Etsu Handotai Co Ltd Silicon crystal and silicon crystal wafer and method of manufacturing them
JP4607304B2 (en) * 2000-09-26 2011-01-05 信越半導体株式会社 Silicon single crystal for solar cell, silicon single crystal wafer for solar cell, and manufacturing method thereof
JP2008133188A (en) * 2002-11-11 2008-06-12 Sumco Corp Silicon wafer
JP4590876B2 (en) * 2004-02-04 2010-12-01 株式会社Sumco Epitaxial silicon wafer manufacturing method and silicon wafer manufactured by the method
JP2005223092A (en) * 2004-02-04 2005-08-18 Sumitomo Mitsubishi Silicon Corp Manufacturing method of epitaxial silicon wafer, and silicon wafer manufactured thereby
JP2010016366A (en) * 2008-06-05 2010-01-21 Sumco Corp Silicon epitaxial wafer and method of manufacturing the same
JP2010177355A (en) * 2009-01-28 2010-08-12 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer and method of manufacturing the same, and epitaxially growing silicon monocrystalline substrate
US20130052468A1 (en) * 2011-08-31 2013-02-28 United Of America As Represented By The Administrator Of The National Ae Method of making lightweight, single crystal mirror
US9075188B2 (en) * 2011-08-31 2015-07-07 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making lightweight, single crystal mirror
CN104303268A (en) * 2012-05-11 2015-01-21 三垦电气株式会社 Epitaxial substrate, semiconductor device, and semiconductor device manufacturing method
TWI569328B (en) * 2013-05-31 2017-02-01 Sanken Electric Co Ltd A silicon-based substrate, a semiconductor device, and a semiconductor device
US9673052B2 (en) 2013-05-31 2017-06-06 Sanken Electric Co., Ltd. Silicon-based substrate having first and second portions
US9966259B2 (en) 2013-05-31 2018-05-08 Shanken Electric Co., Ltd. Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
JP2016079049A (en) * 2014-10-10 2016-05-16 三菱マテリアルテクノ株式会社 Draw-up device of single crystal silicon, and draw-up method of single crystal silicon
JP2016088822A (en) * 2014-11-10 2016-05-23 三菱マテリアル株式会社 Silicon crystal for silicon part and silicon part processed from silicon crystal

Also Published As

Publication number Publication date
JP2713310B2 (en) 1998-02-16

Similar Documents

Publication Publication Date Title
KR100573473B1 (en) Silicon wafer and method of fabricating the same
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
JPH0380200A (en) Production of high-strength silicon wafer
TW200822231A (en) Silicon wafer for semiconductor and manufacturing method thereof
KR20090101097A (en) Silicon wafer
JPH1167781A (en) Heat treatment of silicon semiconductor substrate
JP6599009B2 (en) Semiconductor wafer produced from single crystal silicon and method for producing the same
US20040089225A1 (en) Silicon wafer
US6117231A (en) Method of manufacturing semiconductor silicon single crystal wafer
KR100847925B1 (en) Anneal wafer manufacturing method and anneal wafer
WO2003019647A1 (en) Epitaxial wafer and production method therefor
JP2016210649A (en) Manufacturing method of silicon epitaxial wafer and silicon epitaxial wafer
JP2535701B2 (en) Semiconductor device
KR100774070B1 (en) Method of producing silicon epitaxial wafers
JP7188299B2 (en) Carbon-doped silicon single crystal wafer and its manufacturing method
JP7207204B2 (en) Method for producing carbon-doped silicon single crystal wafer
JP4715402B2 (en) Single crystal silicon wafer manufacturing method, single crystal silicon wafer, and wafer inspection method
TWI629384B (en) Fz silicon and method to prepare fz silicon
CN115135818B (en) Method for manufacturing semiconductor silicon wafer
JP3944958B2 (en) Silicon epitaxial wafer and manufacturing method thereof
KR0162137B1 (en) Formation method of wafer
JPH0897222A (en) Manufacture of silicon wafer, and silicon wafer
WO2021166895A1 (en) Semiconductor silicon wafer manufacturing method
JP2003160395A (en) Warp resistant silicon wafer
KR20070032336A (en) Silicon epitaxial wafer and process for producing the same