JPH0378827A - ベクトル処理装置及びマージ処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベクトル処理装置及びマージ処理方法に係り、
特に関係データベース処理に多用される可変長データの
マージ処理に好適なベクトル処理装置及びマージ処理方
法に関する。

〔従来の技術〕

従来、外部ソート処理では、主記憶に入る分ずつにデー
タ数を区切り、それ等の区切られたデータを主記憶内で
内部ソートを実行し、次に内部ソート群を１本にマージ
するという手法がとれらている。これ等外部ソート処理
は従来スカラ処理によって実行されて来た。これに対し
、内部ソート処理、あるいは、主記憶内でのマージ処理
をベクトル演算によって高速に行なうことが特開昭６０
−１３４９７３号において論じられている。

〔発明が解決しようとする課題〕

上記従来技術で、主記憶内でのマージ処理をベクトル演
算によって行なう手法では、可変長データのマージを実
行する際に、人力データ領域上の空領域の管理が難しい
、これは出方データ数から人力データ領域上の空領域の
大きさを予４１１出米ないためであり、従って、人力デ
ータをディスクから読み出す操作とマージ演算を並列化
してマージ処理自体の高速化を図る事が出来ない。

本発明の目的は入力データ上の空領域の管理を容易にし
、入出力とマージ演算を並列化し、可変長データのマー
ジを高速に実行することにある。

〔課題を解決するための手段〕

上記目的を達成するために、可変長データ列より各デー
タと対応する各要素がデータを示す識別子（たとえば、
各データの主記憶上のアドレス）と、マージの対象とな
るソートキーと、データ長より成る３重対ベクトルを作
成し、この３重対ベクトルに対しマージ演算を行ない、
マージ結果の３重対ベクトルと、各人力３重対ベクトル
のデータ長の総和を出力させる。この出力結果の３重対
ベクトルの識別子から人力データ列を並び換えて出力し
、かつ、各入力データ列に対し前記データ長の総和によ
って空領域の管理を行ない、必要に応じて入力データを
ディスクから前記空領域へ人力する。これによってマー
ジ演算と人力動作を並列に実行出来る。

〔作用〕

入力データ列から１ｗａ別子と、マージすべきキーと、
データ長より成る３重対ベクトルが生成され、この３重
対ベクトルに対し、マージ処理器でマージが実行され、
マージ結果の３重対ベクトルと、データ長の総和が出力
される。前記マージ結果の３重対ベクトルの識別子によ
り人力データが並び換えられて出力される。このことに
より、マージの実行はベクトル的に行なわれ、がっ、デ
ータ長の総和により、空領域の管理が出来るので、デー
タ長のサーチ等の空領域のチエツク等が不用になり、マ
ージ処理と並列して人力が行なわれ。

高速にマージ処理が行なえる。

〔実施例〕

以下、本発明の１実施例を図に従って詳細に説明する。

第１図は、本発明の１実施例システムの構成図である０
図中、ｌは命令語レジスタ、２は命令制御回路、３はマ
ージ演算器、４はフェッチ／ストアアドレス生成回路、
５は主記憶、６はディスクである。

なお、第１図から第５図までは可変長データのマージの
際に核となる３重対ベクトルのマージの説明であり、可
変長データのマージ方法は第６図。

第７図によって行なう。

命令語レジスタ１には主記憶５から線１００によって送
られて来た命令語が格納される。命令語の形式は、演算
を指定するためのＯＰコードと、入力ベクトルの先頭ア
ドレスＳＡＩ、ＳＡ２と、入力ベクトルの要素数ＶＬＩ
、ＶＬ２と、出力ベクトルの先頭アドレスＳＡ３と、出
力ベクトルの要素数ＶＬ３とから成る。

命令制御回路２では、命令語レジスタ１から線１０１に
よって送られて来た命令語によって初期設定信号を生成
し、マージ演算器３．フェッチ／ストアアドレス生成回
路４を初期設定する。

マージ演算回路３では、比較器７によってキーの比較が
行なわれ、加算器８．９によってデータ長の加算が行な
われる。

フェッチ／ストアアドレス生成回路４によって入出力ベ
クトルのアドレスが計算される。

第２図は第１図のマージ演算器３の詳細図であり、１０
．１１はレジスタであり、７は比較器であり、１２はセ
レクタであり、１３はレジスタであり、１４はＮＯＴ回
路であり、１５．１７はレジスタであり、８，９は加算
器であり、１６゜１８はレジスタである。

次に第５図を用いて動作を説明する。第５図において、
４２．４３は主記憶上の入力ベクトルデータであり、３
はマージ演算器であり、４４は主記憶上の出力ベクトル
データであり、４５．４６は主記憶上のデータ長の総和
である。なお入力ベクトルデータ４２，４３をそれぞれ
’ｌ’Ｖ１．ＴＶ２、出力ベクトルデータをＴＶ３と呼
ぶ。’ｌ’　Ｖ　ｌ　。

’ｌ’　Ｖ　２は第１図６から人力されたデータの識別
子と、マージすべきキーと、前記第１図６から入力され
たデータのデータ長の３重対から成るベクトルである。

ＴＶＩ、１′■２の要素はそれぞれ第２図１０゜１１の
レジスタに入る。ここで１０５−１，１０５−２を束ね
たものが第１図１０５の線である。レジスタ１０．１１
内のデータのキーは、比較器７で比較され、セレクタ１
２で７の比較結果をもとに、キーの小さい方、又は等し
い時はレジスタ７のデータがレジスタ１３へ送られる。

レジスタ１３内のデータは１゛ｖ３へ格納される。一方
、加算器８，９ではデータ長の加算が行なわれる。加算
器８，９では１２から１３へ送られたデータのデータ長
の加算が行なわれ、この結果がそれぞれレジスタ１５と
１６．１７と１８へ送られる。これはＮＯＴ回路１４に
よって信号が反転されているので、８，９の必ず一方の
みでしか加算は実行されない。レジスタ１６．１８内に
格納されたデータ長の総和は、線１０２によって送られ
て来た終了信号によって主記憶へ格納される。ここで１
０６−１，１０６−２．１０６−３を束ねたものが第１
図の線１０５である。

第３図は第１図２の命令制御回路の詳細である。

図中、１９，２４．２８はセレクタであり、２０゜２５
．２９はレジスタであり、２１，２６．３０は加算器で
あり、２３はＮＯＴ回路であり、２２１それぞれ、セレ
クタ１９，２４．２８へ送られて来たベクトル要素数Ｖ
ＬＩ、ＶＬ２．ＶＬ３はレジスタ２０，２５．２９へ入
る。次にそれぞれ加算器２１，２６．３０で減算が行な
われるが、ここでＮ　ＯＴ回路２３により２１，２６は
必ず一方のみの減算のみ行なわれる。また、それぞれ、
加算器２１，２６．３０で減算が行なわれた結果は、レ
ジスタ２０．２５．２９と終了検出回路２２．２７．３
１へ送られる。レジスタ２０゜２５．２９内のデータは
同様の処理が繰り返され、終了検出回路２２．２７．３
１で終了が検出された場合は終了信号が発せられる。な
お、線１０２−１，１０２−２，１０２−３を束ねたも
のが第１図の線１０２である。

第４図は、第１図のフェッチ／ストアアドレス生成回路
４の詳細である。、図中、３２，３６゜３９はセレクタ
であり、３３，３７．４０はレジスタであり、３４，３
８．４１は加算器であり、３５はＮ　Ｏ’ｌ”回路であ
る。

それぞれ、セレクタ３２，３６．３９へ送られて来たベ
クトルの開始アドレスＳＡＩ、ＳＡ２゜ＳＡ３は、レジ
スタ３３，３７．４０へ入る。次にそれぞれ、加算器３
４，３８．４１で加算が行なわれるが、３４．３８はＮ
　ＯＴ回路３５によって必ず一方のみの加算が行なわれ
る。また、加算器３４．３８．４１で加算された結果は
それぞれ、レジスタ３３，３７．４０へ入る。なお、線
１０４−１，１０４−２，１０４−３を束ねたものが第
１図の線１０４である。

第６図、第７図によって本発明のベクトル処理装置をマ
ージ処理に適用する方法を述べる。

第６図において、５は主記憶であり、６−１゜６−２は
人力データの人っているディスクであり。

６−３は出力結果の入るディスクである。なお、６−１
．ｆ３−２．６−３を代表したものが第１図６のディス
クである。４７．４８はディスク上にある人力データ列
であり、４９．５０はそれぞれ４７．４８の一部を主記
憶上に読み出したデータ列であり、５０．５１はそれぞ
れ４９．５０のデータを示す識別子と、キーと、各デー
タのデータ長より成る３重対ベクトルであり、５３はマ
ージを実行した結果であり、５４は５３の識別子をもと
に４９．５０のデータを並び換えたデータ列であり、５
５は５４に得られた結果をディスク６−３へ格納した結
果である。

なお、４９，５０．５４をそれぞれＯ）’１゜ＯＦ２．
ＯＦ３，５１，５２，５３をそれぞれＴＶＩ、ＴＶ２．
’１°■３と呼ぶコトニする。

第７図は本実施例のマージ処理方式のアルゴリズムであ
り、入出力の単位をブロックと呼ぶことにして、５６は
ディスクからのデータをそれぞれ２ブロック分ずつ入力
することを示し、５７は人力データから３重対ベクトル
の生成であり、５８は全データのマージが終了するまで
以下の操作を繰り返すことであり、５９は第１図３のマ
ージ演算器によるマージの実行であり、６０はマージの
結果得られた３重対ベクトルの識別子部分により人力デ
ータを並べ直すことと、そのデータをディスクへ出力す
ることであり、６１は第１図３のマージ演算器より得ら
れたデータ長の総和をそれ以前に得ているデータ長の総
和に加えることであり。

６２は６１のデータ長の総和のうちＯＰＩに対する方と
、ブロック長との比較であり、この比較によりデータ長
の総和がブロック長より大きいか等しければ、６３によ
り第６図６−１からデータを入力し、６４によって入力
データから３重対ベクトルを作成し、データ長の総和が
ブロック長より小さければ何もしない。６５，６６．６
７は０１’２に対して６２，６３．６４で行なったこと
と同様の処理を行ない、６−１の代りに６−２から人力
を行なう。

まず、第７図５６により、第６図の４８．４９からＯＰ
ｌ、ＯＰ２ヘデータが格納される。第７図５７により、
ＯＰＩ、ＯＦ２からそれぞれｒＶ１　。

’Ｉ’　Ｖ　２が生成さレル。５９により、ＴＶＩ、１
’Ｖ２はマージされ、’ｌ’　Ｖ　３が生成される。６
０により、ＴＶ３からＯＦ３が生成され、これが５５へ
格納される。次に、６１により、第１図のマージ演算器
３によって得られたデータ長の総和を、それ以前に得て
いるデータ長の和に加算する。このデータ長の和は、そ
れぞれＯＰＩ、ＯＦ２のうち出力されたデータ分の長さ
を表わしているので、データ長の和はそれぞれＯＰＩ、
ＯＦ２の空領域の大きさを表わす、６２はＯＰｌ側のデ
ータ長の和、即ち、空領域の大きさと、ブロック長との
比較であり、もし空領域の大きさが１ブロック以上であ
れば、その部分に４７のデータを人力し、データ長の和
から１ブロック分の長さを減する。この後６４により、
人力したデータから３重対ベクトルを１′ｖ１上に作成
する。ＯＦ２に対しても同様である。

以上、本実施例によれば、可変長データ列に対しても、
そのデータ列から、識別子と、キーと、データ長より成
る３重対ベクトルを作成し、そのベクトルに対しマージ
処理器を適用するため、結果的にはａＪ変長ベクトルの
マージ処理を高速に実行出来、しかも、マージ処理器が
データ長の総和を出力するため、ｎＪ変長データの空領
域の管理が簡単に行なえる。従って、可変長データのマ
ージが高速に実行出来る。

〔発明の効果〕

本発明によれば、可変長データのマージをハードウェア
により高速に実行出来、また、マージ演算器により、デ
ータ長の総和を出力するので、可変長データの空領域の
管理が簡単に行なえる。従って、高速に可変長データの
マージ処理が実行出来る。

【図面の簡単な説明】

第１図は本発明の一実施例システム構成図、第２図はマ
ージ演算器の説明図、第３図は命令制御回路の説明図、
第４図はフェッチ／ストアアドレス生成回路の説明図、
第５図は第１図のマージ演算器で扱うデータの型と、マ
ージ演算器での出力を示した図、第６図は可変長データ
のマージを実行する場合のデータの動きを示した図、第
７図はｏＪ変長データのマージを実行するときのフロー
チャートである。 ３・・・マージ演算器、７・・・比較器、８・・・加算
器、９・・・加算器。 第 ５ 国 ＴＩ３ 第

Claims (1)

1. 【特許請求の範囲】 １、それぞれの要素が識別子と、マージの対象となるキ
   ーと、データ長の３重対より成る第１，第２のベクトル
   をマージし、マージ結果としてベクトルと出力するマー
   ジ演算手段と、該第１のベクトルのマージ済みの要素の
   データ長の総和と該第２のベクトルのマージ済みの要素
   のデータ長の総和を算出する手段を有することを特徴と
   するベクトル処理装置。 ２、２次記憶上に格納されたデータの際に、２次記憶か
   ら入力データを読み出す手段と、入力データ列から識別
   子と、マージに使用されるキーと、データ長の３重対よ
   り成るベクトルを作成する手段と、マージ演算回路によ
   つてマージされた前記３重対の識別子を基に入力データ
   を並べ換える手段と、前記並べ換えられたデータを２次
   記憶へ出力する手段を備えたベクトル処理装置において
   、前記入力データ列のうちの最大長の整数倍をブロック
   とし、ブロックを単位として入出力を行ない、主記憶上
   に入出力データ領域としてそれぞれ２ブロック分ずつ、
   又はそれぞれ２ブロック分以上の領域を割り当て、前記
   ３重対のための領域として、前記割り当てられた領域に
   入る入力データの最大数分の前記３重対が入る領域をそ
   れぞれ入出力データ領域に対応して割り当て、前記２次
   記憶から前記主記憶上のそれぞれの入力用のデータ領域
   へ、前記データを読み出す手段により読み出し、前記３
   重対ベクトルのための領域へ、前記３重対ベクトルを作
   成する手段により前記３重対ベクトルを作成し、この３
   重対ベクトルに対し、前記マージ演算回路によつてマー
   ジを実行し、マージ結果の３重対ベクトルに対し、前記
   入力データを並び換える手段により、出力用のデータ領
   域へ入る分だけ置き、これを前記２次記憶へ出力する手
   段により出力し、前記マージ結果として得られた３重対
   ベクトルのうち入力データの並び換えに使用していない
   要素があれば、これにより入力データを並び換えて前記
   出力用のデータ領域へ置き、これを前記２次記憶へ出力
   し、前記マージ演算回路内の総和演算器により得られた
   、それぞれの入力ベクトル毎のデータ長の総和を基に、
   前記入力用のデータ領域に１ブロック分以上の空領域が
   あるかどうかを判定し、無い場合には前記３重対のマー
   ジ実行以下の処理を繰り返し、前記空領域が有る場合に
   は、前記空領域に、前記２次記憶から入力データを読み
   出し、この入力データに対応する３重対ベクトルを作成
   し、前記３重対のマージ実行以下の処理を繰り返すこと
   により、２次記憶上の入力データのマージを実行するこ
   とを特徴とするマージ処理方法。