JPH0378004B2 - - Google Patents
Info
- Publication number
- JPH0378004B2 JPH0378004B2 JP59142306A JP14230684A JPH0378004B2 JP H0378004 B2 JPH0378004 B2 JP H0378004B2 JP 59142306 A JP59142306 A JP 59142306A JP 14230684 A JP14230684 A JP 14230684A JP H0378004 B2 JPH0378004 B2 JP H0378004B2
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- output
- field effect
- constant current
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000005669 field effect Effects 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 22
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000010356 wave oscillation Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、弛張発振器に係り、特に消費電力の
少ない高周波発振に好適な弛張発振器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a relaxation oscillator, and particularly to a relaxation oscillator suitable for high-frequency oscillation with low power consumption.
従来の安定化電源回路を構成するスイツチング
レギユレータの動作を第１図第２図で説明する。
The operation of a switching regulator constituting a conventional stabilized power supply circuit will be explained with reference to FIGS. 1 and 2.
スイツチング素子１がonするとき、負荷２に
は直接入力電源３（電圧値Vin）より、平滑回路
のコイル４、コンデンサ５を通して電力が供給さ
れる。スイツチング素子１がoffするときには、
上記on期間にコイル４に蓄積されたエネルギー
を、ダイオード６を通して負荷２に供給すること
により、連続的に電力を供給することができる。
このときの出力電圧Voutは次式で表すことがで
きる。 When the switching element 1 is turned on, power is directly supplied to the load 2 from the input power source 3 (voltage value Vin) through the coil 4 and capacitor 5 of the smoothing circuit. When switching element 1 turns off,
By supplying the energy stored in the coil 4 during the ON period to the load 2 through the diode 6, power can be continuously supplied.
The output voltage Vout at this time can be expressed by the following equation.
Vout＝Ton／Ｔ・Vin ……(1)
ここで、Ton：スイツチング素子のon期間
Ｔ：スイツチング周期
そこで、入力電圧Vinの変動に対して、Tonを
制御することにより、出力電圧Voutを安定化す
ることができる。 Vout=Ton/T・Vin...(1) Here, Ton: ON period of the switching element T: Switching period Therefore, by controlling Ton against fluctuations in the input voltage Vin, the output voltage Vout is stabilized. can do.
Tonの制御は以下のように行う。出力電圧検出
手段７の出力と基準電圧源８とを誤差増幅器９に
入力し、その出力と三角波発振器１０の出力を比
較器１１に入力し、PWM波を出力する。第２図
に各部波形を示す。１２は、三角波発振器１０の
出力波形、１３は誤差増幅器９の出力波形、１４
は比較器１１の出力波形、１５は平滑した出力電
圧波形である。入力電圧Vinが下がつたときに
は、出力電圧Voutも下がり、出力電圧検出手段
７よりこの変化が誤差増幅器９に入力される。そ
こで、この誤差増幅器９の出力は下がり、比較器
１１の出力波形１４がTonが長くなる。よつて、
入力電力Vinが下がつても、出力電圧Voutは所
定値に安定化される。したがつて出力電圧は一定
電圧Voutに安定化される。 Ton is controlled as follows. The output of the output voltage detection means 7 and the reference voltage source 8 are input to the error amplifier 9, and the output thereof and the output of the triangular wave oscillator 10 are input to the comparator 11, which outputs a PWM wave. Figure 2 shows the waveforms of each part. 12 is the output waveform of the triangular wave oscillator 10; 13 is the output waveform of the error amplifier 9; 14
is the output waveform of the comparator 11, and 15 is the smoothed output voltage waveform. When the input voltage Vin decreases, the output voltage Vout also decreases, and this change is inputted to the error amplifier 9 by the output voltage detection means 7. Therefore, the output of the error amplifier 9 decreases, and Ton of the output waveform 14 of the comparator 11 becomes longer. Then,
Even if the input power Vin decreases, the output voltage Vout is stabilized at a predetermined value. Therefore, the output voltage is stabilized to a constant voltage Vout.
この安定化電源回路において、小型・軽量化を
図るには、コイル４及びコンデンサ５を小型化し
なければならない。そこで、スイツチング周波数
の高周波化が必要である。すなわち、三角波発振
器１０の発振周波数を高周波化する必要がある。 In order to make this stabilized power supply circuit smaller and lighter, the coil 4 and capacitor 5 must be made smaller. Therefore, it is necessary to increase the switching frequency. That is, it is necessary to increase the oscillation frequency of the triangular wave oscillator 10.
従来の三角波発振器１０について第３図、第４
図で説明する。第３図は、三角波発振器１０のブ
ロツク図である。定電流源１６，１７からの電流
を、充放電切り換え手段７０で、コンデンサ１８
への充放電を切り換えることにより、三角波出力
が得られる。その充放電の切換は、発生した三角
波を入力とするシユミツト・トリガ回路１９の出
力信号を、上記充放電切り換え手段７０に入力す
ることにより、三角波発振器１０が実現できる。
第４図はその具体的な回路図である。 Regarding the conventional triangular wave oscillator 10, FIGS. 3 and 4
This will be explained with a diagram. FIG. 3 is a block diagram of the triangular wave oscillator 10. The current from the constant current sources 16 and 17 is connected to the capacitor 18 by the charging/discharging switching means 70.
A triangular wave output can be obtained by switching charging and discharging. The switching between charging and discharging can be realized by the triangular wave oscillator 10 by inputting the output signal of the Schmitt trigger circuit 19, which inputs the generated triangular wave, to the charging/discharging switching means 70.
FIG. 4 is a specific circuit diagram thereof.
定電流源２０の定電流をトランジスタ２１，２
２に切換えて流すことによりコンデンサ１８に充
放電を行う。トランジスタ２１に流れるとき、ト
ランジスタ２２には電流が流れないので、トラン
ジスタ２３，２４にも電流は流れず、トランジス
タ２１より流れる電流はコンデンサ１８に充電さ
れる。逆に、トランジスタ２２に電流が流れると
き、トランジスタ２３，２４にも電流が流れる。
その時、トランジスタ２４の電流は、コンデンサ
１８より流れる。すなわち、放電されることにな
る。次に、シユミツト・トリガ回路の動作を説明
する。三角波出力が下降している時、トランジス
タ２６がonしている。したがつて、トランジス
タ２８，２９，３０，３１に電流が流れる。トラ
ンジスタ３１の電流はトランジスタ３２より供給
され、トランジスタ２７のベース電圧は低い電圧
（V1）になつている。三角波入力（トランジスタ
２６のベース入力）がV1より下がると、トラン
ジスタ２７が導通し、トランジスタ３３，３４に
電流が流れる。トランジスタ３４の電流はトラン
ジスタ３５に流れ、トランジスタ２７のベース電
圧は高い電圧（V2）に変化する。この出力でト
ランジスタ２１，２２を切換えてonさせて、三
角波発振を実現している。２５は定電圧源、３６
は定電流源、３７，３８，３９は抵抗である。 The constant current of the constant current source 20 is connected to the transistors 21 and 2.
By switching to 2 and flowing, the capacitor 18 is charged and discharged. When current flows through transistor 21, no current flows through transistor 22, so no current flows through transistors 23 and 24, and the current flowing from transistor 21 charges capacitor 18. Conversely, when current flows through transistor 22, current also flows through transistors 23 and 24.
At that time, the current in transistor 24 flows from capacitor 18 . In other words, it will be discharged. Next, the operation of the Schmitt trigger circuit will be explained. When the triangular wave output is falling, the transistor 26 is on. Therefore, current flows through transistors 28, 29, 30, and 31. The current of transistor 31 is supplied from transistor 32, and the base voltage of transistor 27 is a low voltage (V 1 ). When the triangular wave input (base input of transistor 26) falls below V1 , transistor 27 becomes conductive and current flows through transistors 33 and 34. The current of transistor 34 flows to transistor 35, and the base voltage of transistor 27 changes to a high voltage (V 2 ). This output switches transistors 21 and 22 to turn them on, thereby realizing triangular wave oscillation. 25 is a constant voltage source, 36
is a constant current source, and 37, 38, and 39 are resistors.
この三角波発振器で高周波化に際して、バイポ
ーラ・トランジスタが持つ蓄積時間でその周波数
が制限されるし、また、その蓄積時間を少なくす
るためには、ベース電流を増加させる必要があ
り、消費電力の増加を招くという問題がある。 When increasing the frequency of this triangular wave oscillator, the frequency is limited by the storage time of the bipolar transistor, and in order to reduce the storage time, it is necessary to increase the base current, which increases power consumption. There is the problem of inviting.
〔発明の目的〕
本発明の目的は、前記した従来技術の欠点をな
くし、三角波発振回路において消費電力の増加を
伴うことなく高周波化可能で簡単な三角波発振回
路を提供することにある。[Object of the Invention] An object of the present invention is to eliminate the drawbacks of the prior art described above and to provide a simple triangular wave oscillation circuit that can operate at a higher frequency without increasing power consumption in the triangular wave oscillation circuit.
前記目的を達成するために、本発明は、第１の
発明では、第１の基準電位（該当一実施例符号
３）と接続した第１の定電流源（該当一実施例符
号１６）、第２の基準電位と接続した第２の定電
流源（該当一実施例符号１７）と、該２つの定電
流源とコンデンサ（該当一実施例符号１８）の接
続を切換え、弛張発振出力信号を出力する切換え
手段（該当一実施例符号７０）と、絶縁ゲート型
電界効果トランジスタを有して成り、該切換え手
段の出力が入力され、それぞれ異なる２つのしき
い値電圧を持ち、該２つのしきい値電圧に対応し
た２つの制御信号を出力し、該制御信号により上
記切換え手段を制御する比較器（該当一実施例符
号１９）と、を備えた弛張発振器において、
上記切換え手段が、
絶縁ゲート型電界効果トランジスタで構成した
差動増幅器（該当一実施例符号５２，５３）を有
し、上記比較器の出力信号を絶縁ゲート型電界効
果トランジスタを有するレベルシフト回路（該当
一実施例符号５１，５４）によつて上記差動増幅
器の一方の入力端に入力し、上記差動増幅器の他
方の入力端には電圧源（該当一実施例符号２５）
を接続し、上記差動増幅器によつて上記コンデン
サの充放電を切換える構成とする。
In order to achieve the above object, the present invention provides a first constant current source (corresponding embodiment code 16) connected to a first reference potential (corresponding embodiment code 3); Switch the connection between the second constant current source (code 17 in the corresponding embodiment) connected to the reference potential of the second constant current source and the capacitor (code 18 in the corresponding embodiment), and output a relaxation oscillation output signal. The switch includes a switching means (reference numeral 70 in the corresponding embodiment) and an insulated gate field effect transistor, the output of the switching means is inputted, each has two different threshold voltages, and the two threshold voltages are A relaxation oscillator comprising a comparator (corresponding embodiment code 19) that outputs two control signals corresponding to value voltages and controls the switching means using the control signals, wherein the switching means is of an insulated gate type. It has a differential amplifier (corresponding embodiment numerals 52 and 53) composed of field effect transistors, and the output signal of the comparator is transferred to a level shift circuit having an insulated gate field effect transistor (corresponding embodiment numeral 51 and 54). ) to one input terminal of the differential amplifier, and the other input terminal of the differential amplifier is supplied with a voltage source (corresponding embodiment code 25).
are connected, and the charging and discharging of the capacitor is switched by the differential amplifier.
かかる構成において、上記比較器の出力として
２つの制御信号を得、この制御信号を上記差動増
幅器に入力して、上記コンデンサへの充放電を切
換えることにより、三角波発振出力を得る。 In this configuration, two control signals are obtained as outputs of the comparator, and these control signals are input to the differential amplifier to switch charging and discharging of the capacitor, thereby obtaining a triangular wave oscillation output.
また、第２の発明では、第１の基準電位（該当
一実施例符号３）と接続した第１の定電流源（該
当一実施例符号１６）、第２の基準電位と接続し
た第２の定電流源（該当一実施例符号１７）と、
該２つの定電流源とコンデンサ（該当一実施例符
号１８）の接続を切換え、弛張発振出力信号を出
力する切換え手段（該当一実施例符号７０）と、
絶縁ゲート型電界効果トランジスタを有して成
り、該切換え手段の出力が入力され、それぞれ異
なる２つのしきい値電圧を持ち、該２つのしきい
値電圧に対応した２つの制御信号を出力し、該制
御信号により上記切換え手段を制御する比較器
（該当一実施例符号１９）と、を備えた弛張発振
器において、
上記切換え手段が、
絶縁ゲート型電界効果トランジスタを有しこれ
によつて上記コンデンサの充放電を切換える構成
を備え、
上記比較器が、
ゲートが共通接続され、該共通接続端には上記
弛張発振出力信号が入力された第１の絶縁ケート
型電界効果トランジスタ群（該当一実施例符号６
２，６３）と、ゲートに電圧源（該当一実施例符
号６５，６６）が接続された第２の絶縁ゲート型
電界効果トランジスタ群（該当一実施例符号６
１，６４）とで構成された複数のインバータ回路
と、該インバータ回路の出力信号が入力され上記
切換え手段に出力端が接続された構成のフリツプ
フロツプ回路（該当一実施例符号４３）とから構
成される。 Further, in the second invention, the first constant current source (code 16 in the corresponding example) is connected to the first reference potential (code 3 in the corresponding example), and the second constant current source is connected to the second reference potential (code 16 in the corresponding example). a constant current source (corresponding embodiment code 17);
a switching means (code 70 in the corresponding embodiment) for switching the connection between the two constant current sources and the capacitor (code 18 in the corresponding embodiment) and outputting a relaxation oscillation output signal;
comprising an insulated gate field effect transistor, into which the output of the switching means is input, each having two different threshold voltages, and outputting two control signals corresponding to the two threshold voltages; A relaxation oscillator comprising a comparator (represented by reference numeral 19 in one embodiment) that controls the switching means by the control signal, wherein the switching means includes an insulated gate field effect transistor, thereby controlling the capacitor. The comparator includes a first insulated gate field effect transistor group (corresponding embodiment code: 6
2, 63) and a second insulated gate field effect transistor group (corresponding embodiment code 6) whose gates are connected to voltage sources (corresponding embodiment code 65, 66)
1, 64), and a flip-flop circuit (reference numeral 43 in the corresponding embodiment) having a configuration in which an output signal of the inverter circuit is inputted and an output terminal is connected to the switching means. Ru.
かかる構成において、上記比較器の出力として
上記２つのしきい値に対応した２つの出力信号を
得、この出力信号を上記切換え手段に入力して、
上記コンデンサへの充放電を切換えることによ
り、三角波発振出力を得る。 In this configuration, two output signals corresponding to the two threshold values are obtained as outputs of the comparator, and these output signals are input to the switching means,
By switching the charging and discharging of the capacitor, a triangular wave oscillation output is obtained.
以下、本発明の一実施例を第５図〜第７図によ
り説明する。第５図は、本発明のブロツク図、第
６図は、２種類のインバータの入出力特性、第７
図は、本発明の三角波発振器の各部波形図、第８
図は、本実施例の具体的な回路図、第９図は、他
の実施例の回路図である。
An embodiment of the present invention will be described below with reference to FIGS. 5 to 7. Figure 5 is a block diagram of the present invention, Figure 6 is the input/output characteristics of two types of inverters, and Figure 7 is a block diagram of the present invention.
The figure is a waveform diagram of each part of the triangular wave oscillator of the present invention, No. 8
The figure is a specific circuit diagram of this embodiment, and FIG. 9 is a circuit diagram of another embodiment.
第５図の本発明のブロツク図で、第３図と同一
個所及び同等部分は、同一符号で示してある。４
０，４１はそれぞれしきい値電圧Vthを変えたイ
ンバータ、４２はインバータ、４３はRSフリツ
プ・フロツプである。第６図のインバータの入出
力特性で、４４，４５はそれぞれインバータ４
０，４１の入出力特性である。更に、第７図の三
角波発振器の各部波形図で、４６はコンデンサ１
８に発生する三角波波形、４７はインバータ４１
の出力波形、４８はインバータ４０の出力波形、
４９はRSフリツプ・フロツプ４３の出力波形で
ある。 In the block diagram of the present invention shown in FIG. 5, the same parts and equivalent parts as in FIG. 3 are designated by the same reference numerals. 4
0 and 41 are inverters with different threshold voltages Vth, 42 is an inverter, and 43 is an RS flip-flop. In the input/output characteristics of the inverter shown in Figure 6, 44 and 45 are inverter 4, respectively.
0.41 input/output characteristics. Furthermore, in the waveform diagram of each part of the triangular wave oscillator in Fig. 7, 46 is the capacitor 1.
Triangular waveform generated at 8, 47 is the inverter 41
48 is the output waveform of the inverter 40,
49 is the output waveform of the RS flip-flop 43.
三角波波形４６の上昇している（V2以下）と
き、インバータ４０の出力は既にロー・レベル、
インバータ４１の出力はハイ・レベルである。
V2を越えると、インバータ４１の出力がロー・
レベルに変化して、RSフリツプ・フロツプ４３
のＲ入力がハイ・レベルになる。そこで、RSフ
リツプ・フロツプのＱ出力がリセツトされ、コン
デンサ１８と定電流源１７が接続されることにな
る。よつて、コンデンサ１８からの放電が始ま
り、三角波出力の下降部分になる。ここで、V2
より下がると、インバータ４１の出力は、ハイ・
レベルになる。しかし、RSフリツプ・フロツプ
４３のＱ出力は変化しない。更にV1より下がる
と、インバータ４０の出力がハイ・レベルに変化
してRSフリツプ・フロツプのＱ出力はセツトさ
れ、コンデンサ１８と定電電流１６を接続するこ
とになる。よつて、コンデンサ１８への充電が始
まり、三角波出力の上昇部分となる。ここで、
V1より上がるとインバータ４０の出力は、ロ
ー・レベルになる。しかし、RSフリツプ・フロ
ツプ４３のＱ出力は変化しない。以上の動作を繰
り返すことにより、三角波発振器が実現できる。 When the triangular waveform 46 is rising (below V2 ), the output of the inverter 40 is already at a low level,
The output of inverter 41 is at high level.
When V 2 is exceeded, the output of inverter 41 becomes low.
Change to level, RS flip flop 43
The R input of becomes high level. Therefore, the Q output of the RS flip-flop is reset, and the capacitor 18 and constant current source 17 are connected. Therefore, discharge from the capacitor 18 begins, resulting in a falling portion of the triangular wave output. Here, V 2
When the output of the inverter 41 becomes high,
become the level. However, the Q output of RS flip-flop 43 does not change. When the voltage further falls below V 1 , the output of the inverter 40 changes to a high level, and the Q output of the RS flip-flop is set, connecting the capacitor 18 and the constant current 16. Therefore, charging of the capacitor 18 begins, resulting in a rising portion of the triangular wave output. here,
When the voltage rises above V1 , the output of the inverter 40 becomes a low level. However, the Q output of RS flip-flop 43 does not change. By repeating the above operations, a triangular wave oscillator can be realized.
第８図の、本実施例の具体的な回路図で、第４
図及び第７図と同一個所及び同等部分は、同一符
号で示してある。５０，５１は定電流源、５２，
５３，５４，５５，５６はＰ−MOS（FET）、５
７，５８，５９，６０はＮ−MOS（FET）であ
る。Ｐ−MOS５５とＮ−MOS５９でＣ−MOS
構成としたインバータにおいて、通常入力電源３
の電圧値（Vcc）の1/2をしきい値電圧（両者の
ドレイン電流が一致）としているもを、MOS
（FET）のゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌを
変えて、両者のドレイン電流が一致する電圧（し
きい値電圧）をV1に設定している。例えば、Ｐ
−MOS５５とＮ−MOS５９でＣ−MOS構成と
したインバータで、そのVthを1/2Vccよりも高
めるためには、Ｐ−MOS５５のＷ／Ｌを、Vth
＝1/2Vccを得るＷ／Ｌよりも大きくする（ある
いは、Ｎ−MOS５９のＷ／Ｌを、Vth＝1/2Vcc
を得るＷ／Ｌよりも小さくする。）。このように
Ｗ／Ｌを変えることにより、Ｐ−MOS５５のド
レイン電流が増加するため、Ｎ−MOS５９のド
レイン電流と一致したドレイン電流を与えるVth
が上昇する。Ｎ−MOS５９のＷ／Ｌを小さくし
た場合も、同様に、Ｎ−MOS５９のドレイン電
流が減少するため、Ｐ−MOS５５のドレイン電
流と一致したドレイン電流を与えるVthが上昇す
る。同様にして、Ｐ−MOS５６のＮ−MOS６０
でＣ−MOS構成としたインバータで、そのしき
い値電圧をV2に設定する。このように、簡単に
任意のしきい値電圧に設定することができるとい
う効果がある。Ｐ−MOS５２，５３とＮ−MOS
５７，５８はそれぞれトランジスタ２１，２２及
び２４，２３と同等である。ここで、Ｐ−MOS
５４は、レベルシフト用であり、RSフリツプ・
フロツプ４３のＱ出力のロー・レブルが低すぎ
て、Ｐ−MOS５３が非飽和領域動作となるのを
防止している。 In the specific circuit diagram of this embodiment shown in FIG.
The same parts and equivalent parts as in the figures and FIG. 7 are indicated by the same reference numerals. 50, 51 are constant current sources, 52,
53, 54, 55, 56 are P-MOS (FET), 5
7, 58, 59, and 60 are N-MOS (FET). C-MOS with P-MOS55 and N-MOS59
In the inverter configured, the normal input power supply 3
The threshold voltage is 1/2 of the voltage value (Vcc) of (both drain currents are the same).
By changing the ratio W/L of the gate width W and gate length L of the FET, a voltage (threshold voltage) at which the drain currents of the two match each other is set to V1 . For example, P
In order to increase the Vth of an inverter with a C-MOS configuration of -MOS55 and N-MOS59 above 1/2Vcc, the W/L of P-MOS55 must be adjusted to Vth
= 1/2Vcc (or set the W/L of N-MOS59 to Vth = 1/2Vcc
is smaller than the W/L obtained. ). By changing W/L in this way, the drain current of P-MOS 55 increases, so Vth gives a drain current that matches the drain current of N-MOS 59.
rises. Similarly, when the W/L of the N-MOS 59 is reduced, the drain current of the N-MOS 59 decreases, so that Vth, which provides a drain current that matches the drain current of the P-MOS 55, increases. Similarly, N-MOS60 of P-MOS56
The inverter has a C-MOS configuration, and its threshold voltage is set to V2 . In this way, there is an effect that an arbitrary threshold voltage can be easily set. P-MOS52, 53 and N-MOS
57 and 58 are equivalent to transistors 21 and 22 and 24 and 23, respectively. Here, P-MOS
54 is for level shift, RS flip
The low level of the Q output of the flop 43 is too low to prevent the P-MOS 53 from operating in the non-saturation region.
第９図の、他の実施例の回路図において、第８
図と同一個所及び同等部分は、同一符号で示して
ある。６１，６２はＰ−MOS（FET）、６３，６
４はＮ−MOS（FET）、６５，６６は定電圧源で
ある。この実施例では、Ｐ−MOS６１とＮ−
MOS６３でＣ−MOS構成としたインバータにお
いて、Ｐ−MOS６１とＮ−MOS６３のＷ／Ｌを
通常のものと同一値としても、定電圧源６５の電
圧値を適当に変えることによりそのVthを変える
ことができる。例えば、定電圧源６５の電圧値
を、入力電源３の電圧値（Vcc）の1/2とすれば、
上記Ｐ−MOS６１とＮ−MOS６３で構成される
インバータのVthは1/2Vccとなる。また、定電
圧源６５の電圧値を1/2Vccより高めたならば、
Ｐ−MOS６１のゲート・ソース間電圧が1/2Vcc
より小さくなり、そのドレイン電流は1/2Vcc印
加時により減少する。よつて、Ｐ−MOS６１と
Ｎ−MOS６３で構成されるインバータのVthは
１／２Vccより低い電圧となる。同様に、Ｐ−MOS
６３とＮ−MOS６４でＣ−MOS構成としたイン
バータにおいて、定電圧源６６の電圧値を1/2
Vccより高めたならば、Ｎ−MOS６４のゲー
ト・ソース間電圧が1/2Vccより大きくなり、そ
のドレイン電流は、1/2Vcc印加時よりも増加す
る。よつて、Ｐ−MOS６２とＮ−MOS６３で構
成されるインバータのVthは1/2Vccより高い電
圧となる。このようにMOSFETのＷ／Ｌを変え
ずに、定電圧源６５，６６の電圧値を適当に変え
ることにより、そのVthを任意に設定できるとい
う効果がある。尚、この他の実施例では定電圧源
６５，６６を異なるものとして説明したが、同一
のもので構成してもよい。６１，６２をＰ−
MOS、６３，６４をＮ−MOSとして説明した
が、本発明はこれに限定されるものではなく、６
１〜６４を同一種類のMOS（例えば、Ｐ−MOS）
で構成してもよい。また、定電圧源６５をＰ−
MOS６１のゲートに接続しているが、Ｎ−MOS
６３のゲートとの接続を入れ替えても同様の効果
が得られる。また、同様に、定電圧源６６をＮ−
MOS６４のゲートに接続しているが、Ｐ−MOS
６２のゲートとの接続を入れ替えても同様の効果
が得られる。 In the circuit diagram of another embodiment shown in FIG.
Identical parts and equivalent parts to those in the figures are indicated by the same reference numerals. 61, 62 are P-MOS (FET), 63, 6
4 is an N-MOS (FET), and 65 and 66 are constant voltage sources. In this embodiment, P-MOS61 and N-MOS
In an inverter with a C-MOS configuration using MOS63, even if the W/L of P-MOS61 and N-MOS63 is the same value as the normal one, the Vth can be changed by appropriately changing the voltage value of the constant voltage source 65. I can do it. For example, if the voltage value of the constant voltage source 65 is set to 1/2 of the voltage value (Vcc) of the input power source 3,
The Vth of the inverter composed of the P-MOS 61 and N-MOS 63 is 1/2Vcc. Also, if the voltage value of the constant voltage source 65 is increased above 1/2Vcc,
P-MOS61 gate-source voltage is 1/2Vcc
The drain current decreases more when 1/2Vcc is applied. Therefore, the Vth of the inverter composed of the P-MOS 61 and the N-MOS 63 becomes a voltage lower than 1/2 Vcc. Similarly, P-MOS
In an inverter with a C-MOS configuration consisting of 63 and N-MOS 64, the voltage value of constant voltage source 66 is halved.
If it is made higher than Vcc, the gate-source voltage of the N-MOS 64 becomes greater than 1/2Vcc, and its drain current increases compared to when 1/2Vcc is applied. Therefore, the Vth of the inverter composed of the P-MOS 62 and the N-MOS 63 becomes a voltage higher than 1/2Vcc. In this way, by appropriately changing the voltage values of the constant voltage sources 65 and 66 without changing the W/L of the MOSFET, there is an effect that the Vth can be arbitrarily set. In this other embodiment, the constant voltage sources 65 and 66 have been described as being different, but they may be the same. 61, 62 as P-
Although the MOSs 63 and 64 have been described as N-MOS, the present invention is not limited to this.
1 to 64 are the same type of MOS (for example, P-MOS)
It may be composed of Also, the constant voltage source 65 is connected to P-
It is connected to the gate of MOS61, but it is N-MOS
A similar effect can be obtained even if the connection with the gate 63 is switched. Similarly, the constant voltage source 66 is
It is connected to the gate of MOS64, but it is P-MOS
A similar effect can be obtained even if the connection with the gate 62 is switched.
本発明によれば、三角波発振器において、
MOSFETを用いて、更に、Ｃ−MOS構成で簡単
なシユミツト・トリガ回路が実現できるので、簡
単な回路構成で消費電力の増加を伴うことなく高
周波化できるという効果がある。
According to the present invention, in the triangular wave oscillator,
Since a simple Schmitt trigger circuit can be realized using a MOSFET and a C-MOS configuration, there is an effect that a high frequency can be achieved with a simple circuit configuration without increasing power consumption.
第１図は、スイツチング・レギユレータのブロ
ツク図、第２図は、第１図の各部波形図、第３図
は、従来の三角波発振器のブロツク図、第４図
は、従来の三角波発振器の具体的な回路図、第５
図は、本発明のブロツク図、第６図は、２種類の
インバータの入出力特性図、第７図は、本発明の
三角波発振器の各部波形図、第８図は本実施例の
具体的な回路図、第９図は、他の実施例の回路図
である。
１６，１７……定電流源、１８……コンデン
サ、４０，４１……しきい値電圧を適当に変えた
インバータ、４２……インバータ、４３……RS
フリツプ・フロツプ、５０，５１……定電流源。
Fig. 1 is a block diagram of a switching regulator, Fig. 2 is a waveform diagram of each part of Fig. 1, Fig. 3 is a block diagram of a conventional triangular wave oscillator, and Fig. 4 is a concrete example of a conventional triangular wave oscillator. circuit diagram, 5th
Figure 6 is a block diagram of the present invention, Figure 6 is an input/output characteristic diagram of two types of inverters, Figure 7 is a waveform diagram of each part of the triangular wave oscillator of the present invention, and Figure 8 is a concrete diagram of the present embodiment. Circuit diagram FIG. 9 is a circuit diagram of another embodiment. 16, 17... constant current source, 18... capacitor, 40, 41... inverter with appropriately changed threshold voltage, 42... inverter, 43... RS
Flip-flop, 50, 51...constant current source.
Claims (1)
と、第２の基準電位と接続した第２の定電流源
と、該２つの定電流源とコンデンサの接続を切換
え、弛張発振出力信号を出力する切換え手段と、
絶縁ゲート型電界効果トランジスタを有して成り
該切換え手段の出力が入力されそれぞれ異なる２
つのしきい値電圧を持ち該２つのしきい値電圧に
対応した２つの制御信号を出力し該制御信号によ
り上記切換え手段を制御する比較器と、を備えた
弛張発振器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタで構成した
差動増幅器を有し、上記比較器の出力信号を絶縁
ゲート型電界効果トランジスタを有するレベルシ
フト回路によつて上記差動増幅器の一方の入力端
に入力し、上記差動増幅器の他方の入力端には電
圧源を接続し、上記差動増幅器によつて上記コン
デンサの充放電を切換える構成を備えて、成る ことを特徴とする弛張発振器。 ２ 第１の基準電位と接続した第１の定電流源
と、第２の基準電位と接続した第２の定電流源
と、該２つの定電流源とコンデンサの接続を切換
え、弛張発振出力信号を出力する切換え手段と、
絶縁ゲート型電界効果トランジスタを有して成り
該切換え手段の出力が入力されそれぞれ異なる２
つのしきい値電圧を持ち該２つのしきい値電圧に
対応した２つの制御信号を出力し該制御信号によ
り上記切換え手段を制御する比較器と、を備えた
弛張発振器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタを有しこれ
によつて上記コンデンサの充放電を切換える構成
を備え、 上記比較器が、 ゲートが共通接続され、該共通接続端には上記
弛張発振出力信号が入力された第１の絶縁ゲート
型電界効果トランジスタ群と、ゲートに電圧源が
接続された第２の絶縁ゲート型電界効果トランジ
スタ群とで構成された複数のインバータ回路と、
該インバータ回路の出力信号が入力され上記切換
え手段に出力端が接続された構成のフリツプフロ
ツプ回路と、を備えて成る、 ことを特徴とする弛張発振器。[Claims] 1. A first constant current source connected to a first reference potential, a second constant current source connected to a second reference potential, and a connection between the two constant current sources and a capacitor. switching means for outputting a relaxation oscillation output signal;
It has an insulated gate field effect transistor, and the output of the switching means is inputted, and two different
a comparator having two threshold voltages and outputting two control signals corresponding to the two threshold voltages and controlling the switching means using the control signals, the switching means comprising: comprising a differential amplifier configured with insulated gate field effect transistors, inputting the output signal of the comparator to one input terminal of the differential amplifier through a level shift circuit having the insulated gate field effect transistors; A relaxation oscillator comprising: a voltage source connected to the other input terminal of the differential amplifier, and charging/discharging of the capacitor being switched by the differential amplifier. 2 The first constant current source connected to the first reference potential, the second constant current source connected to the second reference potential, and the connections between the two constant current sources and the capacitor are switched, and the relaxation oscillation output signal is generated. switching means for outputting;
It has an insulated gate field effect transistor, and the output of the switching means is inputted, and two different
a comparator having two threshold voltages and outputting two control signals corresponding to the two threshold voltages and controlling the switching means using the control signals, the switching means comprising: The comparator includes an insulated gate field effect transistor that switches charging and discharging of the capacitor, the gates of the comparator are commonly connected, and the relaxation oscillation output signal is input to the common connection terminal. a plurality of inverter circuits configured with a first insulated gate field effect transistor group and a second insulated gate field effect transistor group whose gates are connected to a voltage source;
A relaxation oscillator comprising: a flip-flop circuit configured to receive an output signal of the inverter circuit and have an output terminal connected to the switching means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142306A JPS6123409A (en) | 1984-07-11 | 1984-07-11 | Relaxation oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142306A JPS6123409A (en) | 1984-07-11 | 1984-07-11 | Relaxation oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123409A JPS6123409A (en) | 1986-01-31 |
| JPH0378004B2 true JPH0378004B2 (en) | 1991-12-12 |
Family
ID=15312297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59142306A Granted JPS6123409A (en) | 1984-07-11 | 1984-07-11 | Relaxation oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123409A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2812739B2 (en) * | 1989-10-19 | 1998-10-22 | 三菱電機株式会社 | Triangular wave generator |
| JP2812744B2 (en) * | 1989-11-06 | 1998-10-22 | 三菱電機株式会社 | Triangular wave generator |
-
1984
- 1984-07-11 JP JP59142306A patent/JPS6123409A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6123409A (en) | 1986-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236199A (en) | Regulated high voltage power supply | |
| US7075277B2 (en) | DC-DC converter | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US6025757A (en) | Piezoelectric oscillator circuit | |
| US6373311B1 (en) | Oscillator and switch-over control circuit for a high-voltage generator | |
| JPH0775331A (en) | Charge pump circuit | |
| US4622511A (en) | Switching regulator | |
| US5265003A (en) | Miniaturized switching power supply with programmed level gate drive | |
| US5757632A (en) | Switched capacitance voltage multiplier | |
| US6822884B1 (en) | Pulse width modulated charge pump | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JPS60259020A (en) | Circuit for controlling turn off voltage varying speed of nonreproducing voltage control switching semiconductor element | |
| US6191661B1 (en) | Oscillator circuit with reduced capacity for AC coupling capacitor | |
| US6016259A (en) | Power supply circuit | |
| US6329884B1 (en) | Oscillator circuit with current limiting devices | |
| US5130570A (en) | Constant-current integrated power supply | |
| JP3963421B2 (en) | Controlled oscillation system and method | |
| JPH09294367A (en) | Voltage supply circuit | |
| JPH0378004B2 (en) | ||
| JP2000092822A (en) | Driving power supply for semiconductor switching element | |
| JP2999781B2 (en) | Oscillation circuit | |
| JP2003088105A (en) | Switching regulator | |
| US6087903A (en) | Voltage-controlled oscillator with variable output frequency from oscillation circuit |