JPH0375831A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0375831A JPH0375831A JP21181189A JP21181189A JPH0375831A JP H0375831 A JPH0375831 A JP H0375831A JP 21181189 A JP21181189 A JP 21181189A JP 21181189 A JP21181189 A JP 21181189A JP H0375831 A JPH0375831 A JP H0375831A
- Authority
- JP
- Japan
- Prior art keywords
- register
- bank
- status block
- information
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 102100021633 Cathepsin B Human genes 0.000 description 1
- 101000933173 Homo sapiens Pro-cathepsin H Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特にマルチタスク処理を
行う情報処理装置に関する。
行う情報処理装置に関する。
従来技術
従来、この種の情報処理装置においては、タスクの処理
の切換えの際に必要となるインストラクションカウンタ
(IC)やプログラムステータスワード(PSW)など
の制御レジスタと汎用レジスタとを含めたプログラムス
テータスブロック(PSB)(以下ステータスブロック
とする)のメモリへの退避と、そのステータスブロック
のメモリからの読込みとからなる処理の明換えを高速に
行うために、レジスタバンクというステータスブロック
の格納領域群を保有する装置がある。
の切換えの際に必要となるインストラクションカウンタ
(IC)やプログラムステータスワード(PSW)など
の制御レジスタと汎用レジスタとを含めたプログラムス
テータスブロック(PSB)(以下ステータスブロック
とする)のメモリへの退避と、そのステータスブロック
のメモリからの読込みとからなる処理の明換えを高速に
行うために、レジスタバンクというステータスブロック
の格納領域群を保有する装置がある。
たとえば、上記のレジスタバンクを使用した処理切換え
方式としては、ステータスブロックを退避する際にその
レジスタバンクの中で未使用な領域があれば、その中か
ら選び出された1つの領域にステータスブロックを格納
し、未使用な領域かなければ、すでに存在しているステ
ータスブロックの中で一番長くレジスタバンク内に存在
している情報をメモリに退避し、該領域に今まで実イ]
されていた処理のステータスブロックを格納するという
方法がある。
方式としては、ステータスブロックを退避する際にその
レジスタバンクの中で未使用な領域があれば、その中か
ら選び出された1つの領域にステータスブロックを格納
し、未使用な領域かなければ、すでに存在しているステ
ータスブロックの中で一番長くレジスタバンク内に存在
している情報をメモリに退避し、該領域に今まで実イ]
されていた処理のステータスブロックを格納するという
方法がある。
この処理切換え方式ではステータスブロックをメモリか
ら読込む場合、読込むべきステータスブロックがレジス
タバンク内に了Y fEしていれば、該ステータスブロ
ックをメモリから読込まずにレジスタバンクから読込ん
でいる。
ら読込む場合、読込むべきステータスブロックがレジス
タバンク内に了Y fEしていれば、該ステータスブロ
ックをメモリから読込まずにレジスタバンクから読込ん
でいる。
上述のような制御を行うことにより、ステータスブロッ
クの退避と読込みとによるメモリへの情報の格納および
メモリからの情報の読込みの回数を削減し、代りに高速
な書込み読出し処理が可能なレジスタバンクとの間で情
報のやりとりを行うことによって高速な処理切換えを実
現することができる。
クの退避と読込みとによるメモリへの情報の格納および
メモリからの情報の読込みの回数を削減し、代りに高速
な書込み読出し処理が可能なレジスタバンクとの間で情
報のやりとりを行うことによって高速な処理切換えを実
現することができる。
このような従来の情報処理装置では、高速な処理切換え
を実現するためにステータスブロックの退避および読込
みを行うレジスタバンクにおける格納領域が所定容量に
固定されているので、ソフトウェアによるステータスブ
ロックの構成サイスの変更などによって生ずるステータ
スブロック内の不必要な情報に対しても退避および読込
みが行われ、高価なレジスタバンクを無駄に使用するこ
とになるという欠点がある。
を実現するためにステータスブロックの退避および読込
みを行うレジスタバンクにおける格納領域が所定容量に
固定されているので、ソフトウェアによるステータスブ
ロックの構成サイスの変更などによって生ずるステータ
スブロック内の不必要な情報に対しても退避および読込
みが行われ、高価なレジスタバンクを無駄に使用するこ
とになるという欠点がある。
また、その不必要な情報に対する退避および読込みによ
って、データの転送肪間が長くなるという欠点がある。
って、データの転送肪間が長くなるという欠点がある。
さらに、多重プロセッサの場合には」−記の不必要な情
報に対する退避および読込みによって、へ有メモリに対
しても不必要な情報が転送されることとなり、メモリ衝
突の可能性が大きくなるとともに、装置全体の性能低下
の一要内にもなるという欠点がある。
報に対する退避および読込みによって、へ有メモリに対
しても不必要な情報が転送されることとなり、メモリ衝
突の可能性が大きくなるとともに、装置全体の性能低下
の一要内にもなるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除ノくすべく
なされたもので、ハードウェアを有効に利用することが
でき、不必要な情報の転送による性能低下を防止するこ
とができる情報処理装置の堤供を目的とする。
なされたもので、ハードウェアを有効に利用することが
でき、不必要な情報の転送による性能低下を防止するこ
とができる情報処理装置の堤供を目的とする。
発明の構成
本発明による情報処理装置は、処理切換え時に装置内の
状態情報をレジスタバンクに退避する情報処理装置であ
って、前記処理の状態情報の1177戊容量を示し、命
令により設定自在な構成モードを保持する第1の保持手
段と、前記レジスタバンクを前記第1の保持手段に保持
された前記構成モトに対応した容量の領域に分割する分
割手段と、前記分割手段によって前記構成モードに対応
した容量に分割された前記領域各々に前記状態情報を格
納するよう制御する制御手段とを設けたことを特徴とす
る。
状態情報をレジスタバンクに退避する情報処理装置であ
って、前記処理の状態情報の1177戊容量を示し、命
令により設定自在な構成モードを保持する第1の保持手
段と、前記レジスタバンクを前記第1の保持手段に保持
された前記構成モトに対応した容量の領域に分割する分
割手段と、前記分割手段によって前記構成モードに対応
した容量に分割された前記領域各々に前記状態情報を格
納するよう制御する制御手段とを設けたことを特徴とす
る。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、バンクモードレジスタアクセス制御部
1はバンクモードレジスタ2に対して書込みを行う命令
の実行を信号線1.01を介して制御する。
る。図において、バンクモードレジスタアクセス制御部
1はバンクモードレジスタ2に対して書込みを行う命令
の実行を信号線1.01を介して制御する。
バンクモードレジスタ2には11装置内のバンクモード
を示す情報が格納され、アドレスレジスタ(CPSI3
) 3には現在実行中のタスクのプログラムステータス
ブロック(PSB)(以下ステータスブロックとする)
を格納するメモリー3のアドレスが保持され、アドレス
レジスタ(NFSI3) 4には処理切換えによって新
たに実行されるタスクのステータスブロックが格納され
ているメモリ1′3のアドレスが保14jされている。
を示す情報が格納され、アドレスレジスタ(CPSI3
) 3には現在実行中のタスクのプログラムステータス
ブロック(PSB)(以下ステータスブロックとする)
を格納するメモリー3のアドレスが保持され、アドレス
レジスタ(NFSI3) 4には処理切換えによって新
たに実行されるタスクのステータスブロックが格納され
ているメモリ1′3のアドレスが保14jされている。
バンク管理テーブル5にはレジスタバンク]2の各エン
トりに対応して■ビット5aと世代カウンタ5bとアド
レスフィールド5Cとが保持されている。
トりに対応して■ビット5aと世代カウンタ5bとアド
レスフィールド5Cとが保持されている。
Vビット5aはレジスタバンク12の使用状況を示す1
ビツトの情報で、その内容が1”ならば、対応するレジ
スタバンク12のエントりが使用中であることを示して
いる。
ビツトの情報で、その内容が1”ならば、対応するレジ
スタバンク12のエントりが使用中であることを示して
いる。
世代カウンタ5bは対応するレジスタバンク12のエン
トリの古さを示す情報で、一番新しく登録されたエント
りに対応する値は″O″であり、新しいエントりが登録
される毎に各エントりに対応する値は“]”だけカカウ
ントアラされる。よって、世代カウンタ5bの値か最も
大きいものか登録されているエントりの中て最も占いも
のとなる。
トリの古さを示す情報で、一番新しく登録されたエント
りに対応する値は″O″であり、新しいエントりが登録
される毎に各エントりに対応する値は“]”だけカカウ
ントアラされる。よって、世代カウンタ5bの値か最も
大きいものか登録されているエントりの中て最も占いも
のとなる。
アドレスフィールド5cはそのエントりに格納されてい
るステータスブロックかrY 7+’、することになっ
ているメモリ13中のアドレスを格納しておくための領
域で、制御レジスタ10および汎用レジスタ11からス
テータスブロックを退避する際に該領域にアドレスレジ
スタ3の値を格納する。
るステータスブロックかrY 7+’、することになっ
ているメモリ13中のアドレスを格納しておくための領
域で、制御レジスタ10および汎用レジスタ11からス
テータスブロックを退避する際に該領域にアドレスレジ
スタ3の値を格納する。
バンク管理テーブル制御部6は信号線108によって処
理切換え動作の起動を認識し、信号線103を介して得
られるバンクモードレジスタ2の情報と、信号線105
を介して得られるハング計理テブル5の情報とに基づい
て、バンク管理テーブル5に格納されている情報を信号
線109を介して更新し、信号線11.0〜112を介
してレジスタバンク制御部7とタスク状態アクセス制御
部8とメモリ制御部9とに夫々動作を指示する。
理切換え動作の起動を認識し、信号線103を介して得
られるバンクモードレジスタ2の情報と、信号線105
を介して得られるハング計理テブル5の情報とに基づい
て、バンク管理テーブル5に格納されている情報を信号
線109を介して更新し、信号線11.0〜112を介
してレジスタバンク制御部7とタスク状態アクセス制御
部8とメモリ制御部9とに夫々動作を指示する。
レジスタバンク制御部7はバンク管理テーブル制御部6
からの動作指示を解析し、レジスタバンク12に対する
ステータスブロックの書込みと読出しとを信号線115
を介して制御する。
からの動作指示を解析し、レジスタバンク12に対する
ステータスブロックの書込みと読出しとを信号線115
を介して制御する。
タスク状態アクセス制御部8はバンク’i′TPl!テ
ブル制御部6からの動作指示を解析し、ステータスブロ
ックが格納されている制御レジスタ10および汎用レジ
スタ11からのデータの読ll1Lをf11号線1I7
を介して制御する。
ブル制御部6からの動作指示を解析し、ステータスブロ
ックが格納されている制御レジスタ10および汎用レジ
スタ11からのデータの読ll1Lをf11号線1I7
を介して制御する。
メモリ制御部9はバンク管理テーブル制御部6からの動
作指示を解析し、信号線104を介し7て送られてくる
アドレスレジスタ3からのアドレスが示すメモリ領域に
ステータスブロックを書込む処理と、アドレスレジスタ
4からのアドレスが示すメモリ領域から新しく実行され
るタスクのステタスブロックを読込む処理とを行う。
作指示を解析し、信号線104を介し7て送られてくる
アドレスレジスタ3からのアドレスが示すメモリ領域に
ステータスブロックを書込む処理と、アドレスレジスタ
4からのアドレスが示すメモリ領域から新しく実行され
るタスクのステタスブロックを読込む処理とを行う。
制御レジスタ10および汎用レジスタ11は現在実行さ
れているタスクの実行状態が格納されている領域である
。
れているタスクの実行状態が格納されている領域である
。
レジスタバンク12はタスクのステータスブロックを一
時的に保持しておく領域で、その構成ザイスはバンクモ
ードレジスタ2からの情報によって決定される。
時的に保持しておく領域で、その構成ザイスはバンクモ
ードレジスタ2からの情報によって決定される。
制御レジスタ10と、汎用レジスタ11と、レジスタバ
ンク12と、メモリー3とは夫々71いに信号線119
〜121によって直接データ転送が行えるように接続さ
れている。
ンク12と、メモリー3とは夫々71いに信号線119
〜121によって直接データ転送が行えるように接続さ
れている。
また、レジスタバンク制御部7とタスク状態アクセス制
御部8とメモリ制御部9とは制御レジスタ10と汎用レ
ジスター1とレジスタバンク12とメモリー3とにおけ
る書込み読出し処理の同期をとるために、信号線113
、1. I 4 、1.1.8を介して互いに制御情
報を転送しあっている。
御部8とメモリ制御部9とは制御レジスタ10と汎用レ
ジスター1とレジスタバンク12とメモリー3とにおけ
る書込み読出し処理の同期をとるために、信号線113
、1. I 4 、1.1.8を介して互いに制御情
報を転送しあっている。
第2図は第1図の制御レジスター0および汎用レジスタ
ー1とレジスタバンク12との構成を示す図である。第
2図(a)に示すように、制御レジスター0の32ワー
ドおよび汎用レジスター1の最初から32ワードの合羽
64ワードをステタスブロックとするモードの場合には
、レジスタバンク12を256ワードとすると、レジス
タバンク12は各々64ワードで構成される4つのエン
トりに分割される。
ー1とレジスタバンク12との構成を示す図である。第
2図(a)に示すように、制御レジスター0の32ワー
ドおよび汎用レジスター1の最初から32ワードの合羽
64ワードをステタスブロックとするモードの場合には
、レジスタバンク12を256ワードとすると、レジス
タバンク12は各々64ワードで構成される4つのエン
トりに分割される。
また、第2図(b)に示すように、制御レジスタ10の
最初から16ワートおよびil・L用しジスタ11の最
初から16ワードの合訓32ワードをステータスブロッ
クとするモードの場合には、レジスタバンク]2は各々
32ワードて構成される8つのエントリに分割される。
最初から16ワートおよびil・L用しジスタ11の最
初から16ワードの合訓32ワードをステータスブロッ
クとするモードの場合には、レジスタバンク]2は各々
32ワードて構成される8つのエントリに分割される。
第3図は本発明の一実施例の動作を示すフロチャートで
ある。これら第1図〜第3図を用いて本発明の一実施例
の動作について説明する。
ある。これら第1図〜第3図を用いて本発明の一実施例
の動作について説明する。
たとえば、第2図(a)に示すように、制御レジスタ1
0の32ワードおよび汎用レジスタ]1の最初から32
ワードの合計64ワードをステータスブロックとするモ
ードの場合、バンク管理テーブル制御部6は信号線10
3を介して人力されるバンクモードレジスタ2からのバ
ンクモードを示す情報を参照し、レジスタバンク]2の
各エン1ヘリが64ワードであることを言忍識すると、
タスク状態アクセス制御部8に制御レジスタ]0を32
ワード読出し、汎用レジスタ11を32ワーF 7$出
すような処理の開始を指示する。
0の32ワードおよび汎用レジスタ]1の最初から32
ワードの合計64ワードをステータスブロックとするモ
ードの場合、バンク管理テーブル制御部6は信号線10
3を介して人力されるバンクモードレジスタ2からのバ
ンクモードを示す情報を参照し、レジスタバンク]2の
各エン1ヘリが64ワードであることを言忍識すると、
タスク状態アクセス制御部8に制御レジスタ]0を32
ワード読出し、汎用レジスタ11を32ワーF 7$出
すような処理の開始を指示する。
また、バンク管理テーブル制御部6はバンク管理テーブ
ル5を参ij%(してレジスタバンク12の工0 ントりが空いていること、ずなわちVビット5aが0”
のエントりがあることを確認してから、エントリが空い
ていれば該エントりにステータスブロックを格納するよ
うな処理の開始をレジスタバンク制御部7に指示し、エ
ントりが空いていなければバンク管理テーブル5の中で
最も古いエントリのステータスブロックをメモリ13に
退避し、該エントりに新しいステータスブロックを格納
するような処理の開始をレジスタバンク制御部7とタス
ク状態アクセス制御部8とメモリ制御部9とに夫々指示
する。
ル5を参ij%(してレジスタバンク12の工0 ントりが空いていること、ずなわちVビット5aが0”
のエントりがあることを確認してから、エントリが空い
ていれば該エントりにステータスブロックを格納するよ
うな処理の開始をレジスタバンク制御部7に指示し、エ
ントりが空いていなければバンク管理テーブル5の中で
最も古いエントリのステータスブロックをメモリ13に
退避し、該エントりに新しいステータスブロックを格納
するような処理の開始をレジスタバンク制御部7とタス
ク状態アクセス制御部8とメモリ制御部9とに夫々指示
する。
このとき、バンク管理テーブル制御部6からの指示を受
取ったタスク状態アクセス制御部8とメモリ制御部9と
は、あるいはタスク状態アクセス制御部8とレジスタバ
ンク制御部7とはJHいに制御信号をやりとりして同期
をとりながら、バンク管理テーブル制御部6によって指
示された処理を進める。
取ったタスク状態アクセス制御部8とメモリ制御部9と
は、あるいはタスク状態アクセス制御部8とレジスタバ
ンク制御部7とはJHいに制御信号をやりとりして同期
をとりながら、バンク管理テーブル制御部6によって指
示された処理を進める。
すなわち、処理切換えの要求が発生したとき、バンク管
理テーブル制御部6は信号線108によっ1 てその処理切換え動作の起動を認識すると、信号線10
8を介して人力されるバンクモードレジスタ2からのバ
ンクモードを示す情報を参照してバンクモードを認識す
る。
理テーブル制御部6は信号線108によっ1 てその処理切換え動作の起動を認識すると、信号線10
8を介して人力されるバンクモードレジスタ2からのバ
ンクモードを示す情報を参照してバンクモードを認識す
る。
ハング管理テーブル制御部6はバンクモー1・を認識す
ると、ハング管理テーブル5の各エントりの使用状況を
示ずVビット5aをチエツクする(第3図ステップ21
)。
ると、ハング管理テーブル5の各エントりの使用状況を
示ずVビット5aをチエツクする(第3図ステップ21
)。
ハング管理テーブル制御部6はバンク管Pvテブル5の
Vビット5aが全て”]”(ババンク管理テーブルのエ
ントり全てが使用中)ならば、バンク管理テーブル5の
世代カウンタ5bをチエツクしてその値が一番犬きいエ
ンドす、っまり一番古くバンク管理テーブル5に登録さ
れたエントりを選ぶ(第3図ステップ23)。
Vビット5aが全て”]”(ババンク管理テーブルのエ
ントり全てが使用中)ならば、バンク管理テーブル5の
世代カウンタ5bをチエツクしてその値が一番犬きいエ
ンドす、っまり一番古くバンク管理テーブル5に登録さ
れたエントりを選ぶ(第3図ステップ23)。
レジスタバンク12の該エントりに格納されているステ
ータスブロックをバンク管理テーブル5のアドレスフィ
ールド5cのアドレスが示すメモリ13の領域に退避す
る(第3図ステップ26)。
ータスブロックをバンク管理テーブル5のアドレスフィ
ールド5cのアドレスが示すメモリ13の領域に退避す
る(第3図ステップ26)。
また、これと同時にレジスタバンク12の核上 2
ントりに制御レジスタ]0およびσ・L用しジスタ11
から読出したステータスブロック(現在実行中のステー
タスブロック)を格納する(第3図ステップ27)。
から読出したステータスブロック(現在実行中のステー
タスブロック)を格納する(第3図ステップ27)。
一方、バンク管理テーブル制御部6はバンク管理テーブ
ル5のVビット5aが0” (未使用)のエントリがあ
れば、それら未使用のエントリの中から任意の一つを選
び(第3図ステップ22)、該エンI・りに制御レジス
タ10および汎用レジスタ11から読出したステータス
ブロック(現在実行中のステータスブロック)を格納し
く第3図ステップ25)、信号線102を介して該エン
トりのアドレスフィールド5Cにアドレスレジスタ3の
アドレスを格納するとともに、該エントりのVビット5
aに1”を格納し、該エントり以外の全てのエントリの
世代カウンタ5bの値を]°“だけカウントアツプする
(第3図ステップ24)。
ル5のVビット5aが0” (未使用)のエントリがあ
れば、それら未使用のエントリの中から任意の一つを選
び(第3図ステップ22)、該エンI・りに制御レジス
タ10および汎用レジスタ11から読出したステータス
ブロック(現在実行中のステータスブロック)を格納し
く第3図ステップ25)、信号線102を介して該エン
トりのアドレスフィールド5Cにアドレスレジスタ3の
アドレスを格納するとともに、該エントりのVビット5
aに1”を格納し、該エントり以外の全てのエントリの
世代カウンタ5bの値を]°“だけカウントアツプする
(第3図ステップ24)。
次に、バンク管理テーブル制御部6はバンク管理テーブ
ル5の中にアドレスレジスタ4に格納されたアドレスと
一致するアドレスフィールF5c]3 を持つエントリか7Y?「シているか占かをチエツクす
る(第3図ステップ28)。
ル5の中にアドレスレジスタ4に格納されたアドレスと
一致するアドレスフィールF5c]3 を持つエントリか7Y?「シているか占かをチエツクす
る(第3図ステップ28)。
該エントりが存在している場合には、該エントりのレジ
スタバンク12のデータをステータスフロックとして制
御レジスタ10および汎用レジスタ11に格納しく第3
図ステップ2つ)、該エントリが存在していない場合に
は、アドレスレジスタ4のアドレスが示すメモリ13の
領域からブタを読出し、該データをステータスブロック
として制御レジスタ10および汎用レジスタコ1に格納
する(第3図ステップ30)。
スタバンク12のデータをステータスフロックとして制
御レジスタ10および汎用レジスタ11に格納しく第3
図ステップ2つ)、該エントリが存在していない場合に
は、アドレスレジスタ4のアドレスが示すメモリ13の
領域からブタを読出し、該データをステータスブロック
として制御レジスタ10および汎用レジスタコ1に格納
する(第3図ステップ30)。
このように、ソフトウェアにおいてステータスブロック
の構成サイズが変わったときに、バンクモードレジスタ
2のバンクモードを命令によって変更し、そのバンクモ
ードに応じてレジスタバンク12の構成サイズを変更す
るようにすることによって、ステータスブロックの構成
サイズの変更などによって生ずるステータスブロック内
の不必要な情報に対する退避および読込みを行わないの
で、高価なレジスタバンク12を無駄に使用する4 ことなく、ハードウェアを有効に利用することかできる
。
の構成サイズが変わったときに、バンクモードレジスタ
2のバンクモードを命令によって変更し、そのバンクモ
ードに応じてレジスタバンク12の構成サイズを変更す
るようにすることによって、ステータスブロックの構成
サイズの変更などによって生ずるステータスブロック内
の不必要な情報に対する退避および読込みを行わないの
で、高価なレジスタバンク12を無駄に使用する4 ことなく、ハードウェアを有効に利用することかできる
。
また、不必要ノよ情報を転送する必要がなくなるので、
データの転送時間か長くIよるのを1!/jき、不必要
な情報の転送による性能低下を防]1−することができ
る。
データの転送時間か長くIよるのを1!/jき、不必要
な情報の転送による性能低下を防]1−することができ
る。
発明の詳細
な説明したように本発明によれは、処理IRJ換え叶に
装置内の状態情報か退避されるレジスタバンクを、処理
の状態情報のtM成容量を示し、命令により設定目在な
構I戊モートに対応し、また容量の汀I域に分割して、
それら領域各々に状態情報を格納するようにすることに
よって、ハードウェアを有効に利用することかでき、不
必要な情報の転送による性能f氏ドを防止することかて
きるという効果かある。
装置内の状態情報か退避されるレジスタバンクを、処理
の状態情報のtM成容量を示し、命令により設定目在な
構I戊モートに対応し、また容量の汀I域に分割して、
それら領域各々に状態情報を格納するようにすることに
よって、ハードウェアを有効に利用することかでき、不
必要な情報の転送による性能f氏ドを防止することかて
きるという効果かある。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図の制御レジスタおよび汎用レジスタとレジ
スタバンクとの構成を示す図、第5 3図は本発明の一実施例の動作を示ずフローチャトであ
る。 主要部分の符号の説明 ] バンクモートレジスタ アクセス制御部 2・・・・バンクモードレジスタ 3・・アドレスレジスタ(CP S B)4・・−・ア
ドレスレジスタ(N 1.−’ S B )5・・・・
・バンク管理テーブル 6・・・・・バンク管理テーブル制御部7・・・1ノジ
スタバンク制御卸部 8・−・・・タスク状態アクセス制御部]0・・・・・
・制御レジスタ 11 ・・・汎用レジスタ 12− ・・レジスタバンク
2図は第1図の制御レジスタおよび汎用レジスタとレジ
スタバンクとの構成を示す図、第5 3図は本発明の一実施例の動作を示ずフローチャトであ
る。 主要部分の符号の説明 ] バンクモートレジスタ アクセス制御部 2・・・・バンクモードレジスタ 3・・アドレスレジスタ(CP S B)4・・−・ア
ドレスレジスタ(N 1.−’ S B )5・・・・
・バンク管理テーブル 6・・・・・バンク管理テーブル制御部7・・・1ノジ
スタバンク制御卸部 8・−・・・タスク状態アクセス制御部]0・・・・・
・制御レジスタ 11 ・・・汎用レジスタ 12− ・・レジスタバンク
Claims (1)
- (1)処理切換え時に装置内の状態情報をレジスタバン
クに退避する情報処理装置であって、前記処理の状態情
報の構成容量を示し、命令により設定自在な構成モード
を保持する第1の保持手段と、前記レジスタバンクを前
記第1の保持手段に保持された前記構成モードに対応し
た容量の領域に分割する分割手段と、前記分割手段によ
って前記構成モードに対応した容量に分割された前記領
域各々に前記状態情報を格納するよう制御する制御手段
とを設けたことを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21181189A JPH0375831A (ja) | 1989-08-17 | 1989-08-17 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21181189A JPH0375831A (ja) | 1989-08-17 | 1989-08-17 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0375831A true JPH0375831A (ja) | 1991-03-29 |
Family
ID=16611987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21181189A Pending JPH0375831A (ja) | 1989-08-17 | 1989-08-17 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0375831A (ja) |
-
1989
- 1989-08-17 JP JP21181189A patent/JPH0375831A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7096296B2 (en) | Supercharge message exchanger | |
US6341318B1 (en) | DMA data streaming | |
US5553293A (en) | Interprocessor interrupt processing system | |
US5526508A (en) | Cache line replacing system for simultaneously storing data into read and write buffers having multiplexer which controls by counter value for bypassing read buffer | |
JPH0877066A (ja) | フラッシュメモリコントローラ | |
US6029233A (en) | Circuit for moving data between remote memories and computer comprising such a circuit | |
CN117056255B (zh) | 一种原子操作装置、方法、设备及介质 | |
CN114051611A (zh) | 用于非连续存储器的dma分散和聚集操作 | |
EP0055623B1 (en) | Direct memory-access mode for a high-speed memory system | |
JPH0340868B2 (ja) | ||
US6976110B2 (en) | Method and apparatus for reducing interrupt latency by dynamic buffer sizing | |
EP1704487B1 (en) | Dmac issue mechanism via streaming id method | |
JPH08212178A (ja) | 並列計算機 | |
JPH0375831A (ja) | 情報処理装置 | |
JP4431492B2 (ja) | 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット | |
JPH03147157A (ja) | 情報処理装置 | |
JPH01125644A (ja) | データ転送装置 | |
JPS6148745B2 (ja) | ||
JPS6027976A (ja) | 先入先出メモリ装置 | |
KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
JPH0283779A (ja) | ベクトル処理装置の命令実行制御方式 | |
JP3076199B2 (ja) | バッファアクセス制御回路 | |
JPH0833869B2 (ja) | データ処理装置 | |
JPS60142450A (ja) | 記憶システム | |
JPH03158943A (ja) | バッファ記憶・転送方式 |