JPH0374946A - Error control system in data communication - Google Patents

Error control system in data communication

Info

Publication number
JPH0374946A
JPH0374946A JP21003689A JP21003689A JPH0374946A JP H0374946 A JPH0374946 A JP H0374946A JP 21003689 A JP21003689 A JP 21003689A JP 21003689 A JP21003689 A JP 21003689A JP H0374946 A JPH0374946 A JP H0374946A
Authority
JP
Japan
Prior art keywords
error detection
data
detection code
error
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21003689A
Other languages
Japanese (ja)
Inventor
Takashi Moriwake
孝 森分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21003689A priority Critical patent/JPH0374946A/en
Publication of JPH0374946A publication Critical patent/JPH0374946A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

PURPOSE:To miniaturize an equipment and to select freely an error correction method by comparing an error detection code generated at a reception side and sent to a transmission side with an error detection code generated from an original data at the transmission side to discriminate the presence of an error. CONSTITUTION:A CPU 5 of a transmitter 1 sends a parallel data to the receiver 11 of a receiver 3 via a driver 7 and inputs the data to a parity checking circuit 9, which generates an error detection code. The receiver 3 latches the output of a receiver 11 at a latch 15, inputs the output to a parity generator 13, which generates an error detection code and sends the code to the parity checking circuit 9 at the transmission side. When the error detection signals generated by the transmission side and the reception side are coincident with each other, the CPU 5 sends a data strobe signal 17 and fetches the parallel data to the reception side. When they are discordant with each other, the CPU 5 selects the processing as to whether the data is retransmitted or the transmission is stopped. Thus, the equipment is miniaturized, the cost is reduced and the error correction means is selected flexibly.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、送信装置より受信装置へ送信されるデータ
の誤り検出を制御するデータ通信における誤り制御方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an error control method in data communication that controls error detection in data transmitted from a transmitting device to a receiving device.

(従来の技術) データ通信を行う際、送信されるデータに誤りが含まれ
ているか否かの検出を、受信装置あるいは送信装置にお
いて行っている。
(Prior Art) When performing data communication, a receiving device or a transmitting device detects whether or not transmitted data contains an error.

従来、この誤り検出の制御方式には、送信装置より同一
データを連送し、受信装置においてこのデータの誤りを
検出する連送方式があった。
Conventionally, as a control method for error detection, there has been a continuous transmission method in which a transmitting device repeatedly transmits the same data and a receiving device detects errors in this data.

また、受信装置が受信したデータをそのまま送信装置へ
返送し、送信装置においてこの返送されたデータと元の
データとを照合して誤りを検出する返送照合方式があっ
た。
There has also been a return verification method in which data received by a receiving device is returned as is to a transmitting device, and the transmitting device compares the returned data with the original data to detect errors.

さらに、送信装置においてパリティチエツク符号やCR
C(巡回冗長チエツク)符号などの誤り検出符号を予め
データに付加して送信し、受信装置においてこの符号を
基に誤りを検出する符号検出方式があった。
Furthermore, the transmitting device uses a parity check code and a CR code.
There has been a code detection method in which an error detection code such as a C (cyclic redundancy check) code is added to data in advance and transmitted, and a receiving device detects errors based on this code.

そして、このような誤り検出制御によって誤りが検出さ
れた場合には、その後の処理としてデータの再送や送信
の中止などいくつかある処理方法のうち一定の方法のみ
を行うように定められていた。
If an error is detected by such error detection control, it has been determined that only a certain method out of several processing methods such as data retransmission or transmission cancellation is to be performed as subsequent processing.

(発明が解決しようとする課題) しかしながら、このような誤り制御方式においては、送
受信装置ともに複雑な誤り検出制御回路が必要であり、
このため装置が大型となり価格が上昇するという問題が
あった。
(Problem to be Solved by the Invention) However, in such an error control method, a complicated error detection control circuit is required for both the transmitting and receiving devices.
Therefore, there was a problem in that the device became large and the price increased.

また、誤りが検出された後の処理が、一定の方法のみし
か行われていなかったので、必要に応じて処理方法を自
由に選択することはできなかった。
Furthermore, since only a certain method was used for processing after an error was detected, it was not possible to freely select a processing method as needed.

そこでこの発明は、このような従来の事情に鑑みてなさ
れたものであり、その目的とするところは、簡単な制御
回路によって装置を小型にし、誤り検出後の処理方法の
選択に柔軟性を持たせることができるデータ通信におけ
る誤り制御方式を提供することにある。
The present invention was made in view of the above-mentioned conventional circumstances, and its purpose is to reduce the size of the device using a simple control circuit and to provide flexibility in selecting a processing method after detecting an error. The object of the present invention is to provide an error control method in data communication that can be used to control errors.

[発明の構成] (課題を解決するための手段) 上記目的を達成するため、この発明は、送信装置からの
送信データに基づき誤り検出符号を作成する誤り検出符
号作成手段と、この誤り検出符号作成手段によって作威
された誤り検出符号を送信装置へ返送する返送手段とを
受信装置に設けるとともに、前記送信データの元データ
に基づき誤り検出符号を作成する符号作成手段と、この
符号作成手段によって作成された誤り検出符号と前記返
送手段によって返送された誤り検出符号とを照合して等
しいか否かを判定するg合判足手段と、この照合判定手
段によって等しいと判定された場合、前記受信装置に対
して前記送信データを取り込むよう指示する指示手段と
を送信装置に設けた構成となっている。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention provides an error detection code creation means for creating an error detection code based on transmission data from a transmitter, A receiving device is provided with a return means for returning the error detection code created by the creation means to the transmission device, a code creation means for creating an error detection code based on the original data of the transmission data, and a code creation means by the code creation means. g-matching means for comparing the generated error detection code and the error detection code returned by the return means to determine whether or not they are equal; The transmitting device is provided with an instruction means for instructing the device to take in the transmitted data.

(作用) 上記構成において、この発明は、受信装置において、送
信装置からの送信データに基づく誤り検出符号を作成し
、作成した誤り検出符号を送信装置へ返送する。そして
、送信装置において、返送された誤り検出符号と送信デ
ータの元データより作成した誤り検出符号とを照合し、
等しいか否かを判定する。さらに、等しいと判定された
場合、送信装置より受信装置に対して送信データを取り
込むよう指示している。
(Operation) In the above configuration, in the present invention, the receiving device creates an error detection code based on transmission data from the transmitting device, and returns the created error detection code to the transmitting device. Then, in the transmitting device, the returned error detection code is compared with the error detection code created from the original data of the transmission data, and
Determine whether they are equal or not. Furthermore, if it is determined that they are equal, the transmitting device instructs the receiving device to capture the transmitted data.

(実施例) 以下、図面を用いてこの発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.

第1図はこの発明の一実施例を説明するための送受信装
置の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a transmitting/receiving device for explaining an embodiment of the present invention.

同図において送信装置1は、文字データや画(itデー
タなどの並列データを受信装置3へ送信するものであり
、CPU(セントラルプロセッシングユニット)5、ド
ライバー7、パリティチエツク回路9より構成されてい
る。
In the figure, a transmitting device 1 transmits parallel data such as character data and image (IT data) to a receiving device 3, and is composed of a CPU (central processing unit) 5, a driver 7, and a parity check circuit 9. .

また、受信装置3は、レシーバ−11、パリティジェネ
レータ13、ラッチ回路15より構成されている。
Further, the receiving device 3 includes a receiver 11, a parity generator 13, and a latch circuit 15.

CPU5は、送信装置1全体の制御を行うものであり、
例えば、送信する並列データをドライバー7へ渡し、こ
のデータを出力するようドライハーフに指示している。
The CPU 5 controls the entire transmitting device 1,
For example, parallel data to be transmitted is passed to the driver 7, and the dry half is instructed to output this data.

また、CPU5は、ドライバー7へ渡した並列データと
同じデータをパリティチエツク回路9へも渡している。
Further, the CPU 5 also passes the same data as the parallel data passed to the driver 7 to the parity check circuit 9.

さらに、CPU5は、パリティチエツク回路9より与え
られる判定結果を受け、この結果に応じてデータストロ
ーブ信号17を出力したり、あるいは並列データの再送
や送信の中止などの処理を行っている。
Further, the CPU 5 receives the determination result provided by the parity check circuit 9, and in accordance with the result outputs a data strobe signal 17, or performs processing such as retransmitting parallel data or canceling transmission.

ドライバー7は、CPU5より与えられた並列データを
受信装置3へ出力するものである。
The driver 7 outputs parallel data given by the CPU 5 to the receiving device 3.

パリティチエツク回路9は、CPU5より与えられた並
列データに基づいて誤り検出符号を作威し、この誤り検
出符号と受信装置3より返送される誤り検出符号とを照
合して等しいか否かを判定するものである。そして、パ
リティチエツク回路9は、この判定結果をCPU5へ与
えている。
The parity check circuit 9 generates an error detection code based on the parallel data given by the CPU 5, and compares this error detection code with the error detection code returned from the receiving device 3 to determine whether they are equal or not. It is something to do. The parity check circuit 9 then provides this determination result to the CPU 5.

レシーバ−11は、ドライバー7より出力された並列デ
ータを受信し、ラッチ回路15へ出力するものである。
The receiver 11 receives parallel data output from the driver 7 and outputs it to the latch circuit 15.

また同時に、レシーバ−11は、このデータをパリティ
ジェネレータ13へ渡している。
At the same time, the receiver 11 passes this data to the parity generator 13.

パリティジェネレータ13は、レシーバ−11より渡さ
れた並列データに基づいて誤り検出符号を作成するもの
である。さらに、パリティジェネレータ13は、作成し
た誤り検出符号をパリティチエツク回路9へ返送してい
る。
The parity generator 13 creates an error detection code based on the parallel data passed from the receiver 11. Further, the parity generator 13 returns the generated error detection code to the parity check circuit 9.

ラッチ回路15は、レシーバ−11より出力された並列
データをラッチするものである。そして、ラッチ回路1
5は、CPU5よりデータストローブ信号17が出力さ
れるとラッチした並列データを受信装置3内のデータ処
理系へ出力している。
The latch circuit 15 latches parallel data output from the receiver 11. And latch circuit 1
5 outputs the latched parallel data to the data processing system in the receiver 3 when the data strobe signal 17 is output from the CPU 5.

このように、この発明の一実施例は構成されており、次
に、この発明の詳細な説明する。
One embodiment of the present invention is constructed in this manner, and will now be described in detail.

送信装置1から受信装置3へ並列データを送信するには
、まず、CPU5よりドライバー7へ並列データが渡さ
れる。このとき同時にこの並列データは、CPU5より
パリティチエツク回路9へも渡される。
In order to transmit parallel data from the transmitting device 1 to the receiving device 3, the parallel data is first passed from the CPU 5 to the driver 7. At this time, this parallel data is also passed from the CPU 5 to the parity check circuit 9.

ドライバー7に渡された並列データは、ドライバー7に
よって受信装置3内のレシーバ−11へ出力される。
The parallel data passed to the driver 7 is outputted by the driver 7 to the receiver 11 in the receiving device 3.

また、並列データを与えられたパリティチエツク回路9
では、このデータに基づいて誤り検出符号が作成される
Also, a parity check circuit 9 given parallel data
Then, an error detection code is created based on this data.

一方、ドライバー7より出力された並列データは、レシ
ーバ−11によって受信され、ラッチ回路15へ出力さ
れる。また、これと同時に、この並列データはレシーバ
−11よりパリティジェネレータ13へ渡される。
On the other hand, the parallel data output from the driver 7 is received by the receiver 11 and output to the latch circuit 15. At the same time, this parallel data is passed from the receiver 11 to the parity generator 13.

レシーバ−11よりラッチ回路15へ出力された並列デ
ータは、ラッチ回路15によってラッチされる。
The parallel data output from the receiver 11 to the latch circuit 15 is latched by the latch circuit 15.

また、並列データを渡されたパリティジェネレータ13
では、この並列データに基づいて誤り検出符号が作成さ
れる。さらに、作成された誤り検出符号は、パリティジ
ェネレータ13よりパリティチエツク回路9へ返送され
る。
Also, the parity generator 13 to which parallel data is passed
Then, an error detection code is created based on this parallel data. Further, the generated error detection code is sent back from the parity generator 13 to the parity check circuit 9.

パリティチエツク回路9へ返送された誤り検出符号は、
パリティチエツク回路9によって作成された誤り検出符
号と照合され、同じ符号であるか否かが判定される。そ
して、判定結果がパリティチエツク回路9よりCPU5
へ与えられる。
The error detection code sent back to the parity check circuit 9 is
It is compared with the error detection code created by the parity check circuit 9 to determine whether or not they are the same code. Then, the judgment result is sent to the CPU 5 from the parity check circuit 9.
given to.

この時、判定結果が同じ符号であることを示すものであ
れば、CPU5によって受信装置3が受信した並列デー
タには誤りがないと判断される。
At this time, if the determination result indicates that the codes are the same, the CPU 5 determines that there is no error in the parallel data received by the receiving device 3.

これにより、CPU5からはデータストローブ信号17
がラッチ回路15へ出力される。すると、ラッチ回路1
5によってラッチされていた並列データは、ラッチ回路
15より受信装置3内のデータ処理系へ出力される。
As a result, the data strobe signal 17 is sent from the CPU 5.
is output to the latch circuit 15. Then, latch circuit 1
The parallel data latched by the receiver 5 is output from the latch circuit 15 to the data processing system in the receiver 3.

しかしながら、判定結果が同じ符号ではないことを示す
ものであれば、受信装置3が受信した並列データに誤り
があると検出される。この結果、CPU5からはデータ
ストローブ信号17が出力されない。このため、ラッチ
回路15からも並列データは出力されないことになる。
However, if the determination result indicates that the codes are not the same, it is detected that there is an error in the parallel data received by the receiving device 3. As a result, the data strobe signal 17 is not output from the CPU 5. Therefore, parallel data will not be output from the latch circuit 15 either.

このように、並列データに誤りが検出された場合には、
その後の処理方法として同じ並列データの受信装置3へ
の再送、あるいは送信の中上などいくつかある処理方法
のうち、必要に応した自由な選択がCPU5によって行
われる。
In this way, if an error is detected in parallel data,
As a subsequent processing method, the CPU 5 freely selects one of several processing methods according to necessity, such as retransmission of the same parallel data to the receiving device 3 or mid-transmission.

以上のように、受信装置3においては、誤り検出符号を
作成して返送する簡単な回路のみによって構成されてい
る。また、誤りが検出された場合には、送信装置1内の
CPU5によってその後の処理方法の選択を柔軟に行う
ことができる。
As described above, the receiving device 3 is configured only with a simple circuit that creates and returns an error detection code. Further, when an error is detected, the CPU 5 in the transmitting device 1 can flexibly select a subsequent processing method.

[発明の効果] 以上説明してきたように、この発明による誤り制御方式
によれば、簡単な制御回路によって誤り制御を行えるの
で装置を小型化にすることができ、価格の上昇を防ぐこ
とができる。
[Effects of the Invention] As explained above, according to the error control method according to the present invention, error control can be performed using a simple control circuit, so the device can be downsized and an increase in price can be prevented. .

さらに、誤り検出後の処理方法の選択を送信装置側で自
由に行うことが可能となる。
Furthermore, it becomes possible for the transmitting device to freely select a processing method after error detection.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を説明するための送受信装
置の構成を示すブロック図である。 1・・・送信装置 3・・・受信装置 5・・・CPU (セントラルプロセッシングユニット
)7・・・ドライバー 9・・・パリティチエツク回路 11・・・レシーバ− 13・・・パリティジェネレータ 15・・・ラッチ回路 17・・・データストローブ信号
FIG. 1 is a block diagram showing the configuration of a transmitting/receiving device for explaining an embodiment of the present invention. 1... Transmitting device 3... Receiving device 5... CPU (Central Processing Unit) 7... Driver 9... Parity check circuit 11... Receiver 13... Parity generator 15... Latch circuit 17...data strobe signal

Claims (1)

【特許請求の範囲】 送信装置からの送信データに基づき誤り検出符号を作成
する誤り検出符号作成手段と、 この誤り検出符号作成手段によって作成された誤り検出
符号を送信装置へ返送する返送手段とを受信装置に設け
るとともに、 前記送信データの元データに基づき誤り検出符号を作成
する符号作成手段と、 この符号作成手段によって作成された誤り検出符号と、
前記返送手段によって返送された誤り検出符号とを照合
して等しいか否かを判定する照合判定手段と、 この照合判定手段によって等しいと判定された場合、前
記受信装置に対して前記送信データを取り込むよう指示
する指示手段とを送信装置に設けたことを特徴とするデ
ータ通信における誤り制御方式。
[Scope of Claims] An error detection code creation means for creating an error detection code based on transmission data from a transmission device; and a return means for returning the error detection code created by the error detection code creation means to the transmission device. a code creating means provided in the receiving device and creating an error detection code based on the original data of the transmission data; an error detection code created by the code creating means;
a collation determination means that collates the error detection code returned by the return means to determine whether or not they are equal; and if the collation and determination means determines that they are equal, the transmitting data is taken into the receiving device. 1. An error control system in data communication, characterized in that a transmitting device is provided with an instruction means for instructing.
JP21003689A 1989-08-16 1989-08-16 Error control system in data communication Pending JPH0374946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21003689A JPH0374946A (en) 1989-08-16 1989-08-16 Error control system in data communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21003689A JPH0374946A (en) 1989-08-16 1989-08-16 Error control system in data communication

Publications (1)

Publication Number Publication Date
JPH0374946A true JPH0374946A (en) 1991-03-29

Family

ID=16582747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21003689A Pending JPH0374946A (en) 1989-08-16 1989-08-16 Error control system in data communication

Country Status (1)

Country Link
JP (1) JPH0374946A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537498A (en) * 1991-07-18 1993-02-12 Fujitsu Ltd Abnormality monitoring system for transmission line
WO2000060798A1 (en) * 1999-03-31 2000-10-12 Matsushita Electric Industrial Co., Ltd. Communication terminal, base station, and method of radio communication
US6279139B1 (en) 1998-08-20 2001-08-21 Oki Electric Industry Co., Ltd. Transmission system
WO2003007532A1 (en) * 2001-07-13 2003-01-23 Matsushita Electric Industrial Co., Ltd. Transmission apparatus and reception apparatus
JP2010263608A (en) * 2009-03-16 2010-11-18 Nec (China) Co Ltd Radio communication system, radio communication method, transmitter and receiver
JP2015146554A (en) * 2014-02-04 2015-08-13 富士通株式会社 Information processor, information processing system and fault detection method
JP2018500803A (en) * 2014-11-10 2018-01-11 ホアウェイ・テクノロジーズ・カンパニー・リミテッド System and method for low payload acknowledgment

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537498A (en) * 1991-07-18 1993-02-12 Fujitsu Ltd Abnormality monitoring system for transmission line
US6279139B1 (en) 1998-08-20 2001-08-21 Oki Electric Industry Co., Ltd. Transmission system
WO2000060798A1 (en) * 1999-03-31 2000-10-12 Matsushita Electric Industrial Co., Ltd. Communication terminal, base station, and method of radio communication
EP1083698A1 (en) * 1999-03-31 2001-03-14 Matsushita Electric Industrial Co., Ltd. Communication terminal, base station, and method of radio communication
KR100387543B1 (en) * 1999-03-31 2003-06-18 마츠시타 덴끼 산교 가부시키가이샤 Communication terminal, base station, and method of radio communication
US6938195B1 (en) 1999-03-31 2005-08-30 Matsushita Electric Industrial Co., Ltd. Communication terminal apparatus, base station, and method of radio communication
EP1083698A4 (en) * 1999-03-31 2007-08-29 Matsushita Electric Ind Co Ltd Communication terminal, base station, and method of radio communication
CN100385844C (en) * 1999-03-31 2008-04-30 松下电器产业株式会社 Communication terminal, base station, and method of radio communication
WO2003007532A1 (en) * 2001-07-13 2003-01-23 Matsushita Electric Industrial Co., Ltd. Transmission apparatus and reception apparatus
JP2010263608A (en) * 2009-03-16 2010-11-18 Nec (China) Co Ltd Radio communication system, radio communication method, transmitter and receiver
JP2015146554A (en) * 2014-02-04 2015-08-13 富士通株式会社 Information processor, information processing system and fault detection method
JP2018500803A (en) * 2014-11-10 2018-01-11 ホアウェイ・テクノロジーズ・カンパニー・リミテッド System and method for low payload acknowledgment

Similar Documents

Publication Publication Date Title
JPH0374946A (en) Error control system in data communication
JP2783190B2 (en) Infrared communication system
JPS5981940A (en) Data transfer system
JPS5930353B2 (en) Information transmitting and receiving device
JPH0691513B2 (en) Data transmission error detection method
JPH10164031A (en) Radio packet communication equipment
JPH06204989A (en) Data communication equipment
JP2002315075A (en) Interface module inspecting method and apparatus thereof
JPH04111553A (en) Arq communication system
JPS5829243A (en) Signal monitoring device of transmission system
JPS5983430A (en) Serial transmission circuit
JPH05265625A (en) Wireless keyboard device
JPH0637738A (en) Data transmission error control system
JPH0723030A (en) Series data communication equipment
JPS62219730A (en) Bidirectional data transmission system
JPS59158140A (en) Data transmission system
JPS59189744A (en) Transmission method of remote supervisory signal
JPH04271536A (en) Data signal transmitter-receiver
JPH0897803A (en) Data transmission system
JPS5869147A (en) Data transmission system
JPS60120628A (en) Detecting system for data transfer error
JPH01229525A (en) Transmission error detector
JPS62217742A (en) Data communication controller
JPH04121139U (en) data transmitting/receiving device
JPH04304097A (en) Data transmission system and device