JPH0373866A - 位相計回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は二つの信号の間の位相差を測定する電子回路、
特に位相差を矩形波のデユーティ比に変換する方式の位
相計の改良された回路に係る。

（従来の技術） 二つの信号の間の位相差を測定する位相計として今日量
も広く用いられているのは、位相差を矩形波のデユーテ
ィ比に変換し、それを平滑して位相差に対応した出力と
する方式のものである。すなわち、一方の信号がある閾
値をよぎるときにフリップフロップをセットし、他方の
信号がある閾値をよぎるときにそのフリップフロップを
リセットして、フリップフロップの出力に位相差に応じ
てデユーティ比が変化する一定振幅の矩形波を得て、そ
れをアナログ回路あるいはディジタル回路により平滑し
て位相計出力とするちのである。

（発明が解決しようとする問題点） 上記の従来方式の位相計においては、位相差を測定すべ
き入力信号の直流バイアス値が変化したり、あるいはフ
リップフロップを動作させる閾値がドリフトしたときに
は、フリップフロップをセットあるいはリセットする時
刻が変化して位相計出力に誤差を生ずる。

本発明の目的は、入力信号の直流バイアス値の変化やフ
リップフロップの動作の閾値のドリフトの影響を補償し
た精度の高い位相計回路を提供することである。

（問題点を解決するための手段） 本発明は、入力信号が閾値をよぎるときにフリップフロ
ップのようなマルチバイブレータを動作させて位相差に
応じたデユーティ比の矩形波をうるという点では従来の
位相計と同様であるが、特に上記の目的を達成するため
に、正弦波あるいは三角波などの入力信号の波形の対称
性を利用してマルチバイブレータを動作させる閾値のド
リフト等の影響を補償するものである。

すなわち二つのマルチバイブレータを使用し、第一の入
力信号が正の微係数をもって閾値をよぎるときに第一の
マルチバイブレータをセットし第二の入力信号が負の微
係数をもって閾値をよぎるときにそのマルチバイブレー
タをリセットし、他方、第一の入力信号が負の微係数を
もって閾値をよぎるときに第二のマルチバイブレータを
セットし第二の入力信号が正の微係数をもって閾値をよ
ぎるときにそのマルチバイブレータをリセットする。そ
してこれら二つのマルチバイブレータの出力のデユーテ
ィ比をアナログ回路あるいはディジタル回路により加算
、平滑して位相計出力とする。

あるいは二つの入力信号にもともとばぼ１８０゜の位相
差がある場合には、第一の入力信号が正の微係数をもっ
て閾値をよぎるときに第一のマルチバイブレータをセッ
トし第二の入力信号が同しく正の微係数をもって閾値を
よぎるときにそのマルチバイブレータをリセットし、他
方、第一の入力信号が負の微係数をもって閾値をよぎる
ときに第二のマルチバイブレータをセットし第二の入力
信号が同じく負の微係数をもって閾値をよぎるときにそ
のマルチバイブレータをリセットするようにすることも
ある。

（第１実施例） 本発明の第１実施例を示す第１図において、ｕ、ｖは位
相差を測定すべき周期Ｔ。の二つの正弦波入力信号であ
り、それぞれインバータ１１．１２により閾値りおよび
Ｍと比較され、第２図の波形図に示すような矩形波ｘ、
ｙに変換される。これらの矩形波はさらにインバータ１
３．１４により位相が反転されて矩形波ｘ’、ｙ’　に
変換される。これら４つの矩形波ｘ、ｙ’、ｘ’、ｙは
結合コンデンサｌ７．１８．１９．２０を介してそれぞ
れフリップフロップ１５のセット端子（ＳＥＴ）、リセ
ット端子（Ｒ３Ｔ）　、フリップフロップ１６のセット
端子（ＳＥＴ）、リセット端子（Ｒ５Ｔ）に接続されて
おり、それぞれの矩形波の立下がり時にフリップフロッ
プが動作するようになっている。

すなわちフリップフロップ１５は入力信号ＵがＬなる閾
値を正の微係数をもってよぎるときにセットされ入力信
号ＶがＭなる閾値を負の微係数をもってよぎるときにリ
セットされる。その結果、フリップフロップ１５の出力
ｐとして、第２図に示すように、ＵとＶの位相差に対応
したデユーティ比の矩形波がえられる。同様に、フリッ
プフロップ１６は入力信号ＵがＬなる閾値を負の微係数
をもってよぎるときにセットされ入力信号ＶがＭなる閾
値を正の微係数をもってよぎるときにリセットされる。

その結果、フリップフロップ１６の出力ｑとして、上記
のｐと同様に、Ｕと■の位相差に対応したデユーティ比
の矩形波がえられる。

これら二つの矩形波出力ｐｇよびｑは同じ抵抗値の抵抗
２１および２２によって加算され、コンデンサ２３によ
って平滑されて位相計出力Ｅとなる。入力信号ＵとＶの
位相差θと位相計出力Ｅの関係は第３図に示すようにな
る。この図で■はｐおよびｑの振幅である。

（作用および発明の効果） 入力信号ＵあるいはＶの直流バイアス値が変化すること
と閾値りあるいはＭが変化することは等価であるので、
以下において閾値がドリフトして変化する場合について
本発明の詳細な説明する。

第２図の波形図において、入力信号Ｕに対する閾値りが
ΔＬだけ変化すると、フリップフロップ１５がセット状
態にある時間Ｔは点線で示すようにΔ丁だけ減少し、出
力矩形波ｐのデユーティ比もそれに対応して減少する。

一方、フリップフロップ１６がセット状態にある時間は
Δ丁だけ増加し、出力矩形波ｑのデユーティ比はそれに
対応して増加する。位相計としての出力Ｅは、これら二
つの矩形波を加算、平滑したものであるから、ｐのデユ
ーティ比の減少はｑのデユーティ比の増加によって打ち
消されて補償され、出力Ｅには閾値りの変化ΔＬによる
誤差は生じない。

同様のことは入力信号■に対する閾値Ｍが変化したとき
にも生じ、Ｍの変化の影響はｐとｑにおいて互いに補償
され、位相計出力Ｅには誤差を生じない。

（第２実施例） 上記の第１実施例回路において、フリップフロップの出
力矩形波ｐおよびｑの一方が■なる値をとり他方がＯな
る値をとる期間は、抵抗２１２２およびコンデンサ２３
からなる平滑回路には、等価的にＶ／２なる電圧が与え
られ、ｐおよびｑがともに■である期間は平滑回路にＶ
なる電圧が与えられ、ｐｉ３よびｑがともにＯである期
間は平滑回路にＯなる電圧が与えられるものとみなすこ
とができる。第６図はこの点に着目して改良した第２実
施例回路である。

第６図において、２５はＡＮＤゲートで、出力矩形波ｐ
およびｑを入力とし、フリップフロップ１５と１６がと
もにセット状態であるとき、すなわちｐとｑがともに■
なる値をとるとき、第７図に示すようなゲート出力ｐ−
ｑを発生してアナログスイッチ２７を閉じる。その結果
、演算増幅器２９と平滑用コンデンサ２３および抵抗２
４からなる平滑回路に抵抗２１を通して■なる電圧が与
えられる。２６もＡＮＤゲートであるが、その入力はフ
リップフロップ１５および１６の相補的出力ｐ’　＝Ｎ
ＯＴｐおよびｑ’　＝ＮＯＴｑであって、フリップフロ
ップ１５と１６がともにリセット状態であるとき、すな
わちｐ′　とｑｏがともにＶなる値をとるときにゲート
出力ｐ′　・ｑｏを発生するが、このゲート出力は第７
図のように位相差θが正の場合には通常発生せず、第８
図に示すように、θが負の場合、すなわち信号Ｖの位相
がＵのそれに対して進んでいる場合に発生して、その期
間だけアナログスイッチ２８を閉じる。その結果、上記
の平滑回路に抵抗２２を通して０なる電圧が与えられる
。なお、２７および２８としてトランスファー型のアナ
ログスイッチを使用し、上記以外の期間、すなわちｐお
よびｑのどちらか一方が■なる値をとり他方がＯなる値
をとる期間は、抵抗２１および２２のアナログスイッチ
側の端子をＶ／２なる電圧に接続するようにしてもよい
。

以上に説明した動作は、第１図の回路においてフリップ
フロップ出力ｐ、ｑをアナログ的に加算したことと同等
であり、第６図における平滑回路の演算増幅器２９の出
力端子には−Ｅなる位相計出力かえられ、それは位相差
θに対して直線的に変化する。また閾値りまたはＭが変
化したときの影響が補償されるという性質も保存されて
いる。ただし、第６図の回路においては、θの絶対値が
小さい場合、平滑回路の入力は大部分の時間は開放され
ており、■および０の電圧に接続されている時間が短い
から、位相計出力のドリフトが減少して回路の安定性が
向上するという利点を生ずる。

（第３実施例） 第４図に示す本発明の第３実施例回路においては、入力
信号Ｕは三角波であり、入力信号Ｖは矩形波である。第
１図の場合と同じく、入力信号Ｕはインバータ１１によ
り閾値りと比較され、第５図の波形図に示すような矩形
波Ｘに変換される。Ｘはさらにインバータ１３によって
位相が反転されて矩形波Ｘ′に変換される。同様に入力
信号Ｖもインバータ１２により閾値Ｍと比較されて矩形
波ｙに変換され、さらにインバータ１４により位相反転
されて矩形波ｙ′に変換される。しかしながら、矩形波
の入力信号■に対しては、その直流バイアス値の変化や
閾値Ｍのドリフトによる変化はＶが閾値をよぎる時刻に
影響を与えない。したがって、この実施例回路において
は、三角波の入力信号Ｕの直流バイアス値の変化や閾値
りの変化のみが補償の対象となる。なお３７と３８は正
フィードバックを行う抵抗で、矩形波Ｘなどの波形の立
上がり、立下がりを速くするためのものである。このよ
うに正フィードバックを作用させるとインバータの動作
に若干のヒステリシスを生ずる。すなわち三角波の入力
信号Ｕの値が増加しているときと減少しているときとで
閾値りに僅かな差を生ずるが、このような三角波に対し
ては、この差はなんら問題にはならない。

第４図の回路が第１図と異なる点の一つは、二安定マル
チバイブレータであるフリップフロップ１５、Ｌ６の替
りに、単安定マルチバイブレータ３５．３６を用いてい
ることである。３５および３６はそれぞれのトリガ一端
子（ＴＲＧ）に負パルスが与えられるとセット状態にな
り、抵抗３１とコンデンサ３３からなる時定数回路およ
び抵抗３２とコンデンサ３４からなる時定数回路によっ
て定まる時間が経過すると自動的にリセットされるが、
この時間を入力信号の周期Ｔｏよりやや大きくなるよう
に設定しておき、自動的にリセットするまえにリセット
端子（Ｒ５Ｔ）に負のパルスを与えることにより強制的
にリセットする。このように単安定マルチバイブレータ
を使用することの利点は、入力信号がないときにはマル
チバイブレータは恒常的にリセット状態になり、入力信
号がないことが明確に区別されることである。なお、非
安定マルチバイブレータを用いても同様の位相計回路を
構成することができる。

第４図においては、入力信号ＵとＶの間には、もともと
約１８０°の位相差がある。そのため単安定マルチバイ
ブレータ３５は、第１図の場合と異なり、矩形波Ｘの波
形の立下がりでセットされ矩形波ｙの波形の立下がりで
リセットされるようになっている。同様に、３６はＸ′
の波形の立下がりでセットされｙ′の波形の立下がりで
リセットされる。

すなわち単安定マルチバイブレータ３５は入力信号Ｕが
Ｌなる閾値を正の微係数をもってよぎるときにセットさ
れ入力信号ＶがＭなる閾値を同じく正の微係数をもって
よぎるときにリセットされる。同様に、単安定マルチバ
イブレータ３６は入力信号ｕ　７５５　Ｌなる閾値を負
の微係数をもってよぎるときにセットされ入力信号Ｖが
Ｍなる閾値を同じく負の微係数をもってよぎるときにリ
セットされる。結局３５の出力矩形波ｐおよび３６の出
力矩形波ｑは第５図に示すようになり、ｐとｑのデユー
ティ比はＵとＶの位相差に対応することになる。閾値り
がドリフト等によりΔＬだけ変化したときｐとｑのデユ
ーティ比は第５図に点線で示したように変化し、それら
の増減が互いに打ち消しあってΔＬの影響を補償するこ
とは第１図の場合と同様である。

第４図の実施例においては、出力矩形波ｐとｑのデユー
ティ比の加算、平滑にディジタル回路が用いられている
。すなわちｐとｑはそれぞれゲート４１と４２の開閉を
制御するが、これらのゲートにはクロックパルス発生器
４６によって供給されるクロックパルスＣが与えられて
おり、ｐがセット状態のときにＣはゲート４１を通過し
第５図に示すようなゲート出力ｒを生じ、ｑがセット状
態のときにはＣは４２を通過してゲート出力Ｓを生ずる
。ゲート出力ｒとＳはそれぞれ計数回路４３と４４によ
って周期Ｔ。にくらべて十分大きな一定時間だけ計数さ
れるが、その計数値はｐおよびｑのデユーティ比に比例
することになる。これら二つの計数値は演算回路４５に
とり込まれて加算されるが、その加算値は、矩形波出力
ｐとｑのデユーティ比の和の上記計数時間の間の時間的
平均値すなわち平滑された値であり、それは入力信号Ｕ
とＶの間の位相差の上記計数時間の間の時間的平均値を
表わす。なお計数回路４３と４４の計数動作の開始終了
およびリセットなどは、演算回路４５に記憶されている
プログラムに従って制御される。

（第４実施例） 第４図の実施例では、二つの計数回路４３と４４が用い
られ、それらの計数値の加算は演算回路４５で行われる
ようになっているが、第９図に示す第４実施例ではこれ
らの動作が一つの可逆計数回路で行われるようになって
いる。

第９図において、４７はＡＮＤゲートで、単安定マルチ
バイブレータ３５と３６がともにセット状態のとき、す
なわちこれらの出力矩形波ｐとｑがともにＶなる値をと
る期間だけ開いてクロックパルスＣを通し、第１０図に
示すようなゲート出力パルスｒ１を発生する。このパル
スは可逆計数回路４９の正方向入力端子に与えられて計
数される。４８もＡＮＤゲートで、その入力には３５と
３６の相補的出力ｐ′　とｑ″が与えられ、３５と３６
がともにリセット状態のとき、すなわちｐ　とｑ″がと
もにＶなる値をとる期間だけ開いてクロックパルスＣを
通し、第１１図に示すように、θが１８０°より小さい
場合にゲート出力パルスＳ＋を発生する。このパルスは
可逆計数回路４９の逆方向入力端子に与えられ、前記の
ｒｌとは逆の方向に計数される。

５１は周波数てい倍回路で、矩形波ｙｏを入力とし、そ
の周波数のＮ倍（Ｎは正整数）の周波数のパルスを発生
して上記のクロックパルスＣとする。すなわち、この実
施例の場合は、クロックパルスＣの周波数は入力Ｕまた
はＶの周波数に比例する。したがって、ゲート出力パル
スｒ１またはｓｌを入力ＵまたはＶの周期の整数倍の時
間だけ可逆計数回路４９によって計数することにより出
力矩形波ｐとｑのデユーティ比の平均がえられる。

たとえば、いま人力Ｖの１周期の間だけ計数したとする
と、そのあと可逆計数回路４９に保持され表示されてい
る計数値ｎは、ｐおよびｑのデユーティ比の和の１／２
が５０％からどれだけ偏差しているかを表わす。そして
計数値ｎと位相差θの関係は第１２図に示すようになる
が、このｎは人力Ｖの１周期の間の位相差の平均値を表
わす。上記の計数動作の開始終了およびリセットなどは
、矩形波ｙｏを入力とする制御回路５０によって行われ
る。

なお、閾値り、！−５よびＭの変動の影響が補償される
という本発明の本質的部分は、このような加算方法を採
ってもなんら変わることなく保たれている。

出力矩形波ｐおよびｑのデユーティ比の加算、平滑につ
いては、第１図、第６図に示したアナログ回路による方
法、第４図、第９図に示したディジタル回路による方法
の他にも、既知の種々の方法が適用可能である。なおま
た、以上の実施例においては、説明の都合上、フリップ
フロップ１５および■６、単安定マルチバイブレータ３
５および３６は、出力ｐあるいはｑが■なる値をとると
きをもってセット状態としたが、マルチバイブレータの
二つの状態のどちらをセット状態とみなすかは全く任意
であって、出力ｐ′あるいはｑ″が■なる値をとるとき
をもってセット状態としても、本発明の本質にはなんら
変りはない。

以上に説明した実施例においては、入力信号として正弦
波、三角波、矩形波が挙げられているに過ぎないが、本
発明の本質は、入力信号波形の時間軸方向の対称性を利
用するところにあり、時間原点を適当に移動すると偶関
数として表わされるような波形の入力信号のいずれに対
しても本発明は適用される。いいかえれば、このような
波形は余弦（ｃｏｓｉｎｅＪ項のみからなるフーリエ級
数で展開表示することが可能なもので、そのような波形
の入力信号のいずれに対しても本発明は効果を発揮する
。

【図面の簡単な説明】

第１図は本発明の第１実施例、第２図は第１図の回路各
点における信号波形、第３図は入力信号の位相差と位相
計出力の関係、第４図は本発明の第３実施例、第５図は
第４図の回路各点における信号波形、第６図は本発明の
第２実施例、第７図は位相差が正の場合の第６図の回路
各点における信号波形、第８図は位相差が負の場合の第
６図の回路各点における信号波形、第９図は本発明の第
４実施例、第１０図は位相差が１８０°より大きい場合
の第９図の回路各点における信号波形、第１１図は位相
差が１８０°より小さい場合の第９図の回路各点におけ
る信号波形、第１２図は入力信号の位相差と可逆計数回
路の計数値の関係の一例である。 １１、１２．１３．１４・・・・インバータ、１５．１
６・・・・フリップフロップ、１７．１８．１９．２０
・・・・結合コンデンサ、２１，２２・・・・加算用抵
抗、２３・・・・平滑用コンデンサ、２４・・・・抵抗
、２５．２６・・・・ＡＮＤゲート、２７．２８・・・
・アナログスイッチ、２９・・・・演算増幅器、３１．
３２・・・・時定数回路の抵抗、３３．３４・・・・時
定数回路のコンデンサ、３５．３６・・・・単安定マル
チバイブレータ、３７．３８・・・・フィードバック用
抵抗、４１．４２・・・・ゲート、４３．４４・・・・
計数回路、４５・・パ・演算回路、４６・・・・クロッ
クパルス発生器、４７．４８・・・・ＡＮＤゲート、４
９・・・・可逆計数回路、５０・・・・制御回路、５１
・・・・周波数てい倍回路。

Claims (1)

1. 【特許請求の範囲】 １、二つのマルチバイブレータと、余弦項のみのフーリ
   エ級数で表わすことが可能な波形の二つの入力信号の値
   が閾値をよぎるときに上記二つのマルチバイブレータを
   セットあるいはリセットする手段と、上記二つのマルチ
   バイブレータの出力のデューティ比を加算し平滑して上
   記二つの入力信号の位相差に対応した位相計出力をうる
   手段とからなり、上記二つの入力信号のうち第一の入力
   信号が正の微係数をもって閾値をよぎるときに上記二つ
   のマルチバイブレータのうち第一のマルチバイブレータ
   をセットし第二の入力信号が負の微係数をもって閾値を
   よぎるときに第一のマルチバイブレータをリセットし、
   第一の入力信号が負の微係数をもって閾値をよぎるとき
   に第二のマルチバイブレータをセットし第二の入力信号
   が正の微係数をもって閾値をよぎるときに第二のマルチ
   バイブレータをリセットするか、あるいは、第一の入力
   信号が正の微係数をもって閾値をよぎるときに第一のマ
   ルチバイブレータをセットし第二の入力信号が正の微係
   数をもって閾値をよぎるときに第一のマルチバイブレー
   タをリセットし、第一の入力信号が負の微係数をもって
   閾値をよぎるときに第二のマルチバイブレータをセット
   し第二の入力信号が負の微係数をもって閾値をよぎると
   きに第二のマルチバイブレータをリセットするようにし
   たことを特徴とする位相計回路。 ２、上記二つのマルチバイブレータの出力のデューティ
   比を加算する手段が、上記二つのマルチバイブレータが
   ともにセットされている期間は一定値の入力を平滑回路
   に与え、上記二つのマルチバイブレータがともにリセッ
   トされている期間は他の一定値の入力を上記平滑回路に
   与え、その他の期間は上記平滑回路に入力を与えないよ
   うにして構成されていることを特徴とする第１項記載の
   位相計回路。 ３、上記二つのマルチバイブレータの出力のデューティ
   比を加算する手段が、上記二つのマルチバイブレータが
   ともにセットされている期間はクロックパルスを一つの
   可逆計数回路で一方向に計数し、上記二つのマルチバイ
   ブレータがともにリセットされている期間は上記クロッ
   クパルスを上記可逆計数回路で上記計数方向とは逆の方
   向に計数し、その他の期間は上記可逆計数回路による計
   数動作を行わないようにして構成されていることを特徴
   とする第１項記載の位相計回路。