JPH0370224B2 - - Google Patents

Info

Publication number
JPH0370224B2
JPH0370224B2 JP55144810A JP14481080A JPH0370224B2 JP H0370224 B2 JPH0370224 B2 JP H0370224B2 JP 55144810 A JP55144810 A JP 55144810A JP 14481080 A JP14481080 A JP 14481080A JP H0370224 B2 JPH0370224 B2 JP H0370224B2
Authority
JP
Japan
Prior art keywords
display
output
signal
image
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55144810A
Other languages
Japanese (ja)
Other versions
JPS5767945A (en
Inventor
Sunao Nagashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP55144810A priority Critical patent/JPS5767945A/en
Publication of JPS5767945A publication Critical patent/JPS5767945A/en
Publication of JPH0370224B2 publication Critical patent/JPH0370224B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/50Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

【発明の詳細な説明】 本発明は画像処理装置に関する。[Detailed description of the invention] The present invention relates to an image processing device.

従来、記録媒体の表面電位を種々検出し、その
検出値に応じて、表面電位が所定の値となるよう
に画像形成のためのプロセス手段を制御して、画
像形成動作時に、画像濃度に係わる画像形成条件
を適正化することが行われている。しかし、形成
される画像の濃度が適正でない場合がある。その
場合に、その原因を調べるために特別の測定器を
用いて装置の各部をチエツクしなければならず、
多大な時間と労力を要するという欠点を有してい
た。
Conventionally, various surface potentials of a recording medium are detected, and according to the detected values, a process means for image formation is controlled so that the surface potential becomes a predetermined value. Efforts are being made to optimize image forming conditions. However, the density of the formed image may not be appropriate. In that case, each part of the device must be checked using special measuring instruments to find the cause.
This method has the drawback of requiring a great deal of time and effort.

本発明は上記の欠点を除去するもので、簡単に
画像濃度に係わる装置の異常箇所を調べることの
できる複写装置等の画像処理装置を提供すること
を目的とするものである。
SUMMARY OF THE INVENTION The present invention eliminates the above-mentioned drawbacks, and aims to provide an image processing apparatus such as a copying machine, in which abnormalities in the apparatus related to image density can be easily investigated.

即ち、本発明は、記録媒体に画像を形成するた
めのプロセス手段と、上記記録媒体の表面電位を
検出する検出手段56,57と、上記検出手段か
らの検出信号をデジタル信号に変換するA/D変
換手段58と、画像濃度に係わる画像形成条件を
適正化するために、上記記録媒体に画像を形成す
るのに先立つて、上記プロセス手段を制御すると
きに、上記検出手段により上記プロセス手段を制
御のために検出された検出信号を上記A/D変換
手段によりデジタル信号に変換し、その出力に所
定の演算を行ない、その演算結果に応じて、上記
プロセス手段に上記プロセス手段を制御するため
の制御信号49を出力するデジタルコンピユータ
41と、数値を表示する表示手段61と、基準の
電位を発生する基準電位発生手段CH1,CH2と、
画像形成条件の適正化のための上記プロセス手段
の制御を実行してないときに上記検出手段により
上記記録媒体の表面電位を検出しつつ検出した表
面電位を上記A/D変換手段へ入力させ、上記
A/D変換手段の出力を上記表示手段に表示させ
る第1の表示モードと、上記A/D変換手段へ上
記基準電位発生手段より発生される基準電位を入
力させ、上記A/D変換手段の出力を上記表示手
段に表示させる第2の表示モードとを切り換える
ための表示切換手段SW1,SW6〜SW8)とを有
し、上記デジタルコンピユータは上記第2の表示
モードにおいては上記検出手段を不作動にする画
像処理装置の提供にある。
That is, the present invention includes a process means for forming an image on a recording medium, detection means 56 and 57 for detecting the surface potential of the recording medium, and an A/D converter for converting a detection signal from the detection means into a digital signal. In order to optimize the image forming conditions related to the D conversion means 58 and image density, when controlling the process means prior to forming an image on the recording medium, the detection means controls the process means. Converting a detection signal detected for control into a digital signal by the A/D conversion means, performing a predetermined calculation on the output, and controlling the process means according to the calculation result. A digital computer 41 that outputs a control signal 49, a display means 61 that displays numerical values, and reference potential generation means CH1, CH2 that generates a reference potential.
inputting the detected surface potential to the A/D conversion means while detecting the surface potential of the recording medium by the detection means when the control of the process means for optimizing image forming conditions is not being executed; a first display mode in which the output of the A/D conversion means is displayed on the display means, and a reference potential generated by the reference potential generation means is inputted to the A/D conversion means; display switching means SW1, SW6 to SW8) for switching between a second display mode and a second display mode in which the output of the digital computer is displayed on the display means; An object of the present invention is to provide an image processing device that operates.

このように、A/D変換手段へ入力する電位の
種類を変えて、それぞれの電位を表示することに
より、簡単な操作で迅速に画像濃度に係わる装置
の異常箇所、特に、マイクロコンピユータへの入
力側の異常箇所を容易に調べることができる。
In this way, by changing the type of potential input to the A/D conversion means and displaying each potential, it is possible to quickly identify abnormalities in the device related to image density with simple operations, especially input to the microcomputer. You can easily check for abnormalities on the side.

また、基準電位をA/D変換手段に入力させる
ときは電位検出手段の動作を停止させるので、不
要な信号の影響を受けることなくA/D変換手段
の出力を適正にするための調整を正確に行うこと
ができ、延いては最適な画像形成を行わせること
が可能となる。
In addition, since the operation of the potential detection means is stopped when inputting the reference potential to the A/D conversion means, the adjustment to make the output of the A/D conversion means appropriate can be made accurately without being affected by unnecessary signals. This makes it possible to perform optimal image formation.

第1図は本発明を適用した複写装置の断面図で
ある。
FIG. 1 is a sectional view of a copying apparatus to which the present invention is applied.

ドラム11の表面は、CdS光導電体を用いた三
層構成の感光体より成り、軸12上に回動可能に
軸支され、コピー命令により矢印13の方向に回
転を開始する。
The surface of the drum 11 is made of a three-layer photoreceptor using a CdS photoconductor, is rotatably supported on a shaft 12, and starts rotating in the direction of an arrow 13 in response to a copy command.

ドラム11が定位置迄回転してくると、原稿台
ガラス14上に置かれた原稿は、第1走査ミラー
15と一体に構成された照明ランプ16で照射さ
れ、その反射光は、第1走査ミラー15及び第2
走査ミラー17で走査される。第1走査ミラー1
5と第2走査ミラー17は1:12の速比で動く
ことによりレンズ18の前方の光路長が常に一定
に保たれたまま原稿の走査が行なわれる。
When the drum 11 rotates to the normal position, the document placed on the document table glass 14 is illuminated by an illumination lamp 16 that is integrated with the first scanning mirror 15, and the reflected light is used for the first scanning. Mirror 15 and second
It is scanned by a scanning mirror 17. First scanning mirror 1
5 and the second scanning mirror 17 move at a speed ratio of 1:12, so that the original is scanned while the optical path length in front of the lens 18 is always kept constant.

上記の反射光像はレンズ18、第3ミラー19
を経た後、第4ミラー20、を経て露光部21
で、ドラム11上に結像する。
The above reflected light image shows the lens 18 and the third mirror 19.
After passing through the fourth mirror 20, the exposure section 21
Then, an image is formed on the drum 11.

ドラム11は、一次帯電器22により帯電(例
えば+)された後、前記露光部21で、照明ラン
プ16により照射された像をスリツト露光され
る。
After the drum 11 is charged (for example, +) by a primary charger 22, an image irradiated by an illumination lamp 16 is slit-exposed in the exposure section 21.

それと同時に、AC又は一次と逆極性(例えば
−)の除電を除電器23で行ない、その後更に全
面露光ランプ24による全面露光により、ドラム
11上に高コントラストの静電潜像を形成する。
感光ドラム11上の静電潜像は、次に現像器25
により、トナー像として可視化される。
At the same time, AC or primary charge removal with a polarity opposite to that of the primary charge (for example, -) is performed by a charge remover 23, and then a high-contrast electrostatic latent image is formed on the drum 11 by full-surface exposure using a full-face exposure lamp 24.
The electrostatic latent image on the photosensitive drum 11 is then transferred to a developing device 25.
It is visualized as a toner image.

カセツト26−1、もしくは26−2内の転写
紙27−1もしくは27−2は、給紙ローラ28
−1,もしくは28−2により機内に送られ、第
1レジスタローラ29−1もしくは29−2で概
略のタイミングをとり、第2レジスタローラ30
で正確なタイミングをとつて、感光ドラム11方
向に送出される。
The transfer paper 27-1 or 27-2 in the cassette 26-1 or 26-2 is transferred to the paper feed roller 28.
-1 or 28-2, the rough timing is taken by the first register roller 29-1 or 29-2, and the second register roller 30
The photosensitive drum 11 is sent out in the direction of the photosensitive drum 11 with accurate timing.

次いで、転写帯電器31とドラム11の間を転
写紙27が通る間に該転写紙上にドラム11上の
トナー像が転写される。
Next, while the transfer paper 27 passes between the transfer charger 31 and the drum 11, the toner image on the drum 11 is transferred onto the transfer paper.

転写終了後、転写紙は搬送ベルト32へガイド
され、更に定着ローラ対33−1,33−2,へ
導かれ、加圧、加熱により定着され、その後トレ
ー34へ排出される。
After the transfer is completed, the transfer paper is guided to the conveyor belt 32, and then to a pair of fixing rollers 33-1, 33-2, where it is fixed by pressure and heat, and then discharged onto the tray 34.

又、転写後のドラム11は弾性プレートで構成
されたクリーニング装置35でで、その表面を清
掃し、次サイクルへ進む。
After the transfer, the surface of the drum 11 is cleaned by a cleaning device 35 made of an elastic plate, and the process proceeds to the next cycle.

又第1図においてTKで示すのは複写枚数を入
力するテンキー(0〜9までの数値キー)であ
り、このテンキーで入力した数値は表示器61で
表示され、複写装置は入力した数値nに応答した
回数原稿走査をくり返すことにより、n枚の複写
を行うものである。
In addition, in Fig. 1, TK indicates a numeric keypad (numeric keys from 0 to 9) for inputting the number of copies, and the numeric value entered using this numeric keypad is displayed on the display 61, and the copying machine responds to the entered number n. By repeating scanning of the original as many times as the number of responses received, n copies are made.

第2図は上述の如き複写装置の制御回路を示
し、40,41はマスタ・スレイブマイクロコン
ピユータであり、マスタコンピユータ40は複写
プロセスの制御を行い、スレーブコンピユータ4
1はプロセスユニツト45〜48への条件設定適
正化や表示を行うものである。
FIG. 2 shows the control circuit of the above-mentioned copying apparatus, in which 40 and 41 are master and slave microcomputers, the master computer 40 controls the copying process, and the slave computer 4 controls the copying process.
1 is for optimizing and displaying the condition settings for the process units 45-48.

かかるマスタコンピユータ40とスレーブコン
ピユータ41は信号線42,43により結ばれて
おり、信号線42はCPU40からデータを、信
号線43はCPU40からストローブ信号を送出
するものである。CPU40からは信号線44に
より、一次帯電器22に高圧を供給する高圧一次
トランス45、除電器23に高圧を供給する高圧
二次トランス46、照明ランプ16に点灯電源を
供給するランプ回路47、現像器25に現像バイ
アスを与える現像バイアストランス48等のプロ
セスユニツトの動作を制御する制御タイミング信
号が送り出される。前記プロセスユニツト45〜
48はデジタル・アナログコンバータ(D/Aコ
ンバータ)50〜53の出力に応じた電圧を出力
する如く構成されいるものであるが、かかるD/
Aコンバータへはドラム11の表面電位を適正化
すべく各プロセスユニツト45〜48を制御する
ために、信号線49によりCPU41からデジタ
ルデータ制御信号が送り込まれるものである。
The master computer 40 and slave computer 41 are connected by signal lines 42 and 43, the signal line 42 is for sending data from the CPU 40, and the signal line 43 is for sending a strobe signal from the CPU 40. From the CPU 40, a high voltage primary transformer 45 supplies high voltage to the primary charger 22, a high voltage secondary transformer 46 supplies high voltage to the static eliminator 23, a lamp circuit 47 supplies lighting power to the illumination lamp 16, and a developer via a signal line 44 from the CPU 40. A control timing signal is sent to control the operation of a process unit such as a developing bias transformer 48 that applies a developing bias to the device 25. The process unit 45~
Reference numeral 48 is configured to output a voltage according to the outputs of digital/analog converters (D/A converters) 50 to 53;
A digital data control signal is sent from the CPU 41 to the A converter via a signal line 49 in order to control each process unit 45 to 48 in order to optimize the surface potential of the drum 11.

前記CPU41にはクロツク発生器55が設け
られており、このクロツク発生器55で発生した
クロツク信号はCPU41自体のクロツクとして
用いるのは勿論であるが、信号線54を介して、
クロツク同期型のD/Aコンバータ50〜53へ
供給して、該D/Aコンバータのクロツク源とし
ても用いられているものである。このように、ク
ロツク発生器55を用いて、CPU41、D/A
コンバータ50〜53を駆動しているため、回路
の部品点数を減少でき信頼性の向上が期待でき
る。
The CPU 41 is provided with a clock generator 55, and the clock signal generated by the clock generator 55 is of course used as a clock for the CPU 41 itself, but it is also transmitted via the signal line 54.
It is supplied to clock synchronized D/A converters 50 to 53 and is also used as a clock source for the D/A converters. In this way, using the clock generator 55, the CPU 41, D/A
Since the converters 50 to 53 are driven, the number of circuit parts can be reduced and reliability can be expected to be improved.

56で示すのはドラム11上の表面電位を測定
するセンサであり、このセンサ56の出力は測定
ユニツツト57を介してマルチプレクサ59のチ
ヤンネルCHOに接続される。この測定ユニツツ
ト57はCPU41から信号線62によりセンサ
駆動信号が印加されることにより、測定電位をマ
ルチプレクサに印加する。かかるマルチプレクサ
59はチヤンネル0〜3までを有しており、チヤ
ンネルCH1にはO(V)電位が、チヤンネルCH2
には−E(V)がチヤンネルCH3にはランプ回路
の出力電圧が印加されており、CH0〜CH3のい
ずれかを選択してA/Dコンバータ58に印加
し、変換して得たデジタル信号をCPU41に取
り込む如く構成して成るものである。なお、
CH1′〜CH3′はチヤンネルCH1〜CH3に対応して
設けられているものであり、夫々のチヤンネル
CH1′〜CH3′に設けたLED、LC1〜LC3はマルチ
プレクサ59により選択したチヤンネルに応答し
て点灯するものであるので、現在どのチヤンネル
が選択されているかが一目で確認出来るものであ
る。
Denoted at 56 is a sensor for measuring the surface potential on the drum 11, the output of which is connected via a measuring unit 57 to a channel CHO of a multiplexer 59. The measurement unit 57 applies a measurement potential to the multiplexer when a sensor drive signal is applied from the CPU 41 via a signal line 62. The multiplexer 59 has channels 0 to 3, and channel CH1 has an O(V) potential, and channel CH2 has an O(V) potential.
The output voltage of the lamp circuit is applied to channel CH3, and one of CH0 to CH3 is selected and applied to the A/D converter 58 to convert the resulting digital signal. It is configured so as to be incorporated into the CPU 41. In addition,
CH1' to CH3' are provided corresponding to channels CH1 to CH3, and each channel
Since the LEDs LC1 to LC3 provided for CH1' to CH3' light up in response to the channel selected by the multiplexer 59, it is possible to confirm at a glance which channel is currently selected.

かかるマルチプレクサ59は信号線63を介し
てCPU41から印加される制御信号により、そ
の動作を制御されるものである。
The operation of the multiplexer 59 is controlled by a control signal applied from the CPU 41 via a signal line 63.

60で示すのは信号線64により送られてくる
信号により表示信号を形成する表示回路ドライバ
ーあり、7コのLED、LD1〜LD7によるプログラ
ム実行表示、及び表示器61による数値表示を制
御するものである。
Reference numeral 60 indicates a display circuit driver that forms a display signal based on the signal sent through the signal line 64, and controls the program execution display using seven LEDs, LD1 to LD7, and the numerical display on the display 61. be.

ここでLD1はブランク露光による強光を読取つ
て表面電位制御値を演算するプログラムを実行し
ている時に点灯するものであり、LD2はドラムの
暗部電位により表面電位制御値を演算するプログ
ラムを実行しているときに点灯するものであり、
LD3、LD4はドラムの明部電位により表面電位制
御値を演算するプログラムを実行しているときに
点灯するものであり、LD5はストローブ信号が信
号線43上に導出されているときに点灯するもの
であり、LD6は複写装置が縮小コピーモードプロ
グラムを実行しているときに点灯するものであ
り、そして、LD7は複写装置が後回転プログラム
を実行しているときに点灯するものである。
Here, LD1 lights up when a program that calculates a surface potential control value by reading the strong light from blank exposure is executed, and LD2 lights up when a program that calculates a surface potential control value based on the dark area potential of the drum is executed. It lights up when the
LD3 and LD4 light up when a program that calculates the surface potential control value based on the potential of the bright part of the drum is executed, and LD5 lights up when the strobe signal is derived onto the signal line 43. LD6 is lit when the copying machine is executing the reduction copy mode program, and LD7 is lit when the copying machine is executing the post-rotation program.

前記表示器61はマイナス表示用セグメント6
1−1,0〜9までの数値を表示する日字セグメ
ント61−2,61−3、とドツトセグメント6
1−4より成るものであり、複数の表示形態を取
り得るものである。
The display device 61 has a negative display segment 6.
1-1, Japanese character segments 61-2, 61-3 that display numerical values from 0 to 9, and dot segment 6
1 to 4, and can take a plurality of display formats.

即ち、3桁の表面電位(この場合は5V単位で
表示する)を表示するときはセグメント61−2
を百の位として、セグメント61−3を+の位と
して、セグメント61−4を一の位として使用す
るものである。セグメント61−4が点灯してい
たら5を表示していると見なすものである。従つ
て215(V)を表示するときはセグメント61−
2,61−3を使つて21と表示し、更にセグメン
ト61−4を点灯すればよい。
In other words, when displaying 3-digit surface potential (displayed in 5V units in this case), segment 61-2
is used as the hundreds digit, segment 61-3 is used as the + digit, and segment 61-4 is used as the ones digit. If the segment 61-4 is lit, it is assumed that 5 is being displayed. Therefore, when displaying 215 (V), segment 61-
2 and 61-3 to display 21, and further light up segment 61-4.

CPU41に接続したスイツチSW1〜SW8は制
御指令スイツチであり、スイツチSW1はON状態
で自己診断モードを指令し、(但し自己診断の内
容はスイツチSW6〜SW8の組合せにより決定さ
れる)、OFF状態でかつ信号線43上にストロー
ブ信号が印加され信号線42上にデータ信号が印
加されているときは、該データ信号に応じた制御
を指令し、OFF状態でかつ前記ストローブ信号
が印加されていないときは前記スイツチSW6〜
SX8の組合せによつて決定される命令を実行する
ものである。
Switches SW1 to SW8 connected to the CPU 41 are control command switches, and switch SW1 commands the self-diagnosis mode when in the ON state (however, the contents of the self-diagnosis are determined by the combination of switches SW6 to SW8), and when in the OFF state, the switch SW1 commands the self-diagnosis mode. When a strobe signal is applied to the signal line 43 and a data signal is applied to the signal line 42, control is commanded according to the data signal, and when the strobe signal is in the OFF state and the strobe signal is not applied. is the switch SW6~
It executes instructions determined by the combination of SX8.

なお、このスイツチSW1がON状態でストロー
ブ信号、データ信号が印加されたとしても、この
ストローブ信号、データ信号を無視して自己診断
を実行するものである。
Note that even if a strobe signal and a data signal are applied while the switch SW1 is in the ON state, the self-diagnosis is executed by ignoring the strobe signal and data signal.

スイツチSW2は電位制御(一次、二次帯電器
の出力制御)を行うかというかを選択するスイツ
チであり、非選択の場合は標準値を出力するもの
である。
The switch SW2 is a switch for selecting whether to perform potential control (output control of the primary and secondary chargers), and outputs a standard value when not selected.

スイツチSW3は光量制御(原稿露光ランプの
制御)を行うか否かを選択するスイツチであり、
非選択の場合は標準値を出力するものである。
Switch SW3 is a switch for selecting whether or not to perform light amount control (original exposure lamp control).
If not selected, the standard value is output.

スイツチSW4は現像バイアス制御を行うか否
かを選択するスイツチであり、非選択の場合は標
準値を出力するものである。
The switch SW4 is a switch for selecting whether or not to perform developing bias control, and when not selected, outputs a standard value.

スイツチSW5は自己診断モード中、表示回路、
D/Aコンバータに出力するデータの時間間隔を
選択するものである。
Switch SW5 is in self-diagnosis mode, display circuit,
This selects the time interval of data output to the D/A converter.

スイツチSW6〜SW8は3ビツトより成る数値
を表すスイツチであり例えば全てのスイツチを
OFFとすることにより(000)を表わして数値0
を表わし、全てのスイツチをONとすることによ
り(111)を表わして数値7を表わすものである。
Switches SW6 to SW8 are switches that represent a numerical value consisting of 3 bits, and for example, all switches
By setting it to OFF, it represents (000) and the value is 0.
By turning on all the switches, (111) is expressed and the numerical value 7 is expressed.

第3図は第2図におけるCPU41の動作の概
略を示すフローチヤートであり、スツプS1によ
りリセツトすることにより、CPU41内の
RAM、I/Oポート、や前記LEDの初期化等を
行うものである。かかる初期化が終了すると自己
診断モードであるか否か(スイツチSW1がON)
となつているか否かをステツプS3で判別し、自
己診断モード(スイツチSW1がON)であると判
別したらステツプS4により自己診断を行うもの
である。又自己診断モードでないと判別したらス
テツプS5により制御信号有りか否か(信号線4
3によりストローブ信号が送られているか否か)
を判別する。
FIG. 3 is a flowchart showing an outline of the operation of the CPU 41 in FIG.
It initializes the RAM, I/O ports, and the LEDs. When this initialization is completed, it is determined whether it is in self-diagnosis mode (switch SW1 is ON)
It is determined in step S3 whether or not the mode is set, and if it is determined that the self-diagnosis mode is set (switch SW1 is ON), a self-diagnosis is performed in step S4. If it is determined that it is not in the self-diagnosis mode, step S5 checks whether there is a control signal (signal line 4).
(Whether or not the strobe signal is being sent by 3)
Determine.

この結果制御信号が有るとステツプS6により
制御モードを実行し、制御信号が無いとステツプ
7により各種データの出力を行うものである。
As a result, if there is a control signal, the control mode is executed in step S6, and if there is no control signal, various data are output in step 7.

第4図によりかかる自己診断プログラムを更に
詳しく述べるならば、ステツプS8で割込みを不
可とすると共に表面電位センサ56を不動作とし
た後ステツプS9によりスイツチSW6〜SW8によ
る数値が7か否かを判別し、7であればマルチプ
レクサ59により共通チヤンネルCHCをチヤン
ネルCH1と接続し、電位を表示器61により表
示する第2の表示モード。この電位の設定値は
OVであるのでもし大略OVにないときはA/D
コンバータ58内に有る不図示の可変抵抗器を調
整して電位が設定範囲内に入る様に調整する。
To explain this self-diagnosis program in more detail with reference to FIG. 4, in step S8, interrupts are disabled and the surface potential sensor 56 is made inoperable, and then in step S9, it is determined whether the values obtained by switches SW6 to SW8 are 7 or not. If the value is 7, the common channel CHC is connected to the channel CH1 by the multiplexer 59, and the potential is displayed by the display 61 in the second display mode. The setting value of this potential is
Since it is OV, if it is not in OV, A/D
A variable resistor (not shown) in the converter 58 is adjusted so that the potential is within the set range.

数値が7でないときは次のステツプS11に進み
数値が6か否かを判別する。6のきはマルチプレ
クサ59により共通チヤンネルCHCをチヤンネ
ルCH2と接続し、測定電位を表示器61により
表示する第2の表示モード。これにより基準電位
−E(V)を確認するものである。
If the numerical value is not 7, the process advances to the next step S11 and it is determined whether the numerical value is 6 or not. 6 is a second display mode in which the common channel CHC is connected to the channel CH2 by the multiplexer 59 and the measured potential is displayed by the display 61. This confirms the reference potential -E (V).

数値が6でないときは次のステツプS13に進み
スイツチSW5がONであるか否かを判別する。
If the numerical value is not 6, the process advances to the next step S13 and it is determined whether the switch SW5 is ON.

SW5は以降のステツプS17,S19,S21,S23に
おけるチエツク時のレベル変化速度を決定する為
のスイツチであり、スイツチSW5をONとするこ
とにより、ソフトウエアカウンタDACNTに一定
速度で4づつ足して早い速度でレベル変化をおこ
させ、OFFとすることにより前記カウンタ
DACNTに前記一定速度で1づつ足して遅い速度
でレベル変化をおこさせるものである。
SW5 is a switch for determining the rate of level change during checking in subsequent steps S17, S19, S21, and S23. By turning on switch SW5, the software counter DACNT is added by 4 at a constant speed to increase the speed. By changing the level at the speed and turning it off, the counter
The level is changed at a slow speed by adding 1 to DACNT at the constant speed.

この様に遅い速度でレベル変化をおこさせるこ
とにより表示器のセグメントの点灯状態を明確に
識別出来る様になるので、表示器のセグメントの
故障も容易に発見することが出来るものである。
By causing the level to change at such a slow speed, it becomes possible to clearly identify the lighting state of the segments of the display device, so that failures in the segments of the display device can be easily discovered.

次のステツプS16においては前記スイツチSW6
〜SW8による数値が5であるか否かを判別し、
5であるときは1次高電圧のチエツクを行う。
In the next step S16, the switch SW6
~Determine whether the value by SW8 is 5 or not,
When it is 5, the primary high voltage is checked.

このチエツクはD/Aコンバータ50に順次数
値が増加し、ある値に達したら初期値にもどり再
び順次数値を増加する動作をくり返す前記カウン
タDACNTの出力をパラメータPCとして印加し、
変換したアナログ値、D/Aコンバータ50の出
力、高圧一次トランス45の入力、または、出力
を測定器で測定することにより、各回路が正常に
動作しているか否かを確認するためのものであ
る。例えば、D/Aコンバータ50の出力が上記
チエツクを行なつた時に、正常に出力されている
が、高圧一次トランスの入力信号が異常であると
確認された場合には、故障個所が、D/Aコンバ
ータ50と高圧一次トランス入力端子間上の回路
にあるということが容易に判定できる。本実施例
においては、このように、スイツチの切り換えの
みで、回路のどの部分に故障があるかを容易に判
定できるために、工場での基板チエツクや、市場
でのサービスの時間を短縮でき、また、特別な回
路を必要としない為に、非常に安価に実現可能で
ある。この際、チエツクの内容を確認するため
に、セグメント61−2(U−LED)、セグメン
ト61−3(M−LED)に、“C1”の文字の表示
を行なつている。 数値が5でないときは次のス
テツプS18に進み、数値が4であるか否かを判別
し、4であるときは上記ステツプS17と同様にし
てD/Aコンバータ51への入力数値を順次変化
させるべく、DACNTの出力をパラメータSCと
して印加する。の際、同様に、セグメント61−
2,セグメント61−3に、チエツクの内容を確
認するために“C2”の文字の表示を行なう。
This check is performed by applying the output of the counter DACNT as a parameter PC to the D/A converter 50, which sequentially increases the numerical value, and when it reaches a certain value, returns to the initial value and repeats the operation of sequentially increasing the numerical value again.
This is to check whether each circuit is operating normally by measuring the converted analog value, the output of the D/A converter 50, and the input or output of the high voltage primary transformer 45 with a measuring instrument. be. For example, if the output of the D/A converter 50 is normally output when the above check is performed, but it is confirmed that the input signal of the high voltage primary transformer is abnormal, the faulty location may be the D/A converter 50. It can be easily determined that the circuit is located between the A converter 50 and the high voltage primary transformer input terminal. In this embodiment, it is possible to easily determine which part of the circuit has a failure by simply switching a switch, which reduces the time required for board checks at the factory and for service in the market. Furthermore, since no special circuit is required, it can be realized at a very low cost. At this time, in order to confirm the contents of the check, the characters "C1" are displayed on segment 61-2 (U-LED) and segment 61-3 (M-LED). If the numerical value is not 5, proceed to the next step S18 to determine whether the numerical value is 4 or not, and if it is 4, sequentially change the numerical values input to the D/A converter 51 in the same manner as in step S17 above. Therefore, the output of DACNT is applied as the parameter SC. Similarly, segment 61-
2. The characters "C2" are displayed in segment 61-3 to confirm the contents of the check.

数値が4でないときは次のステツプS20に進み
数値が3であるか否かを判別するものである。
If the numerical value is not 4, the process proceeds to the next step S20 and it is determined whether the numerical value is 3 or not.

数値が3のときはステツプS17と同様にして
D/Aコンバータ52への入力数値を順次変化さ
せるべく、DACNTの出力をパラメータHLとし
て印加する。この際同様に、セグメント61−
2、セグメント61−3にチエツクの内容を表示
するために、“HC”の文字の表示を行なう。
When the numerical value is 3, the output of DACNT is applied as the parameter HL in order to sequentially change the input numerical value to the D/A converter 52 in the same manner as in step S17. At this time, similarly, segment 61-
2. In order to display the contents of the check in segment 61-3, the characters "HC" are displayed.

数値が3でないときは次のステツプS22に進
み、数値が2か否かを判別し、2のときはステツ
プS17と同様にしてD/Aコンバータ53への入
力数値を順次変化させるべく、DACNTの出力を
パラメータDBとして印加し、そのときの
DACNTの上位4ビツトのデータを表示器61に
より表示するものである。
If the numerical value is not 3, the process proceeds to the next step S22, where it is determined whether the numerical value is 2 or not. Apply the output as parameter DB and then
The data of the upper 4 bits of DACNT is displayed on the display 61.

この時、表示器61は、−00.,−11.,−22.,…
の様に遂次変化し、表示器61、表示回路ドライ
バー60の動作チエツクを行ない、同時に、D/
Aコンバータ53の出力変化の表示も行なつてい
る。
At this time, the display 61 shows -00., -11., -22.,...
The operation of the display 61 and display circuit driver 60 is checked, and at the same time, the D/
Changes in the output of the A converter 53 are also displayed.

そして数値が2でないとき、即ちスイツチ
SW6〜SW8にある数値が0又は1の場合はステ
ツプS24に進み故障モードの表示を行う。
And when the number is not 2, that is, the switch
If the numerical values in SW6 to SW8 are 0 or 1, the process advances to step S24 and the failure mode is displayed.

この故障モードの表示は…ステツプS4で行な
つた電位診断の結果に応じて、表示器61−2、
表示器61−3に、文字“OH”,“EE”,“EA”
の様に表示し、正常であるか、または、異常があ
つた場合、ど合ような故障であるかを、操作者に
示す。こうすることにより、故障の発見を容易に
している。
This failure mode is displayed on the display 61-2, depending on the result of the potential diagnosis performed in step S4.
The characters “OH”, “EE”, “EA” are displayed on the display 61-3.
It shows the operator whether the device is normal or, if there is an abnormality, what kind of failure it is. This makes it easier to discover failures.

次に第3図における制御ステツプS6を第5図
により更に詳しく説明する。
Next, control step S6 in FIG. 3 will be explained in more detail with reference to FIG.

スイツチSW1がOFFでストローブ信号が信号
線43上に導出されている状態においては、ステ
ツプS6を実行するものであるが、その実行する
内容は信号線42上に導出されている4ビツトの
コード信号が表わす数値0〜15により決定される
ものである。従つて先づステツプS30おいて信号
線42上のデータ信号が数値15であるか否かを判
別し、このデータ信号が15であつたとするとき
は、ステツプS31によりモード0.7即ち、縮小コピ
ー倍率0.7に対応した、高圧一次出力、高圧二次
出力を出すように、ソフトウエアフラグの変更を
行なう。同様にステツプS32においてデータ信号
が14の時には、S33により、モード1即ち等倍コ
ピーに対応した、高圧一次出力、高圧二次出力を
出すように、ソフトウエアフラグの変更を行な
う。ステツプS31,S33で変更されたソフトウエ
アフラグに対応し、ステツプS7(第3図)で高圧
一次、高圧二次が出力される。
When the switch SW1 is OFF and the strobe signal is output on the signal line 43, step S6 is executed, but the content of the execution is based on the 4-bit code signal output on the signal line 42. It is determined by the numerical value 0 to 15 represented by . Therefore, first, in step S30, it is determined whether or not the data signal on the signal line 42 is a numerical value of 15. If this data signal is 15, the mode is set to 0.7, that is, the reduction copy magnification is 0.7 in step S31. Change the software flag to output high-voltage primary output and high-voltage secondary output corresponding to Similarly, when the data signal is 14 in step S32, the software flag is changed in step S33 so as to output a high voltage primary output and a high voltage secondary output corresponding to mode 1, that is, same-size copy. Corresponding to the software flags changed in steps S31 and S33, high voltage primary and high voltage secondary are output in step S7 (FIG. 3).

以下同様にして第5図に示したフローチヤート
に従つて制御が行なわれるものであるが、ここで
ステツプS35,S37,S39,S41,S43,S45,S46
について更に詳しく説明しておく、ステツプS34
において、データ信号が数値13の場合には、ステ
ツプS35により、2次弱ソフトウエアフラグをク
リアする。2次弱ソフトウエアフラグがクリアさ
れているときには、高圧一次出力、高圧二次出力
は、通常のコピー時の出力を行なう。2次弱ソフ
トウエアフラグがセツトされている時には、高圧
一次出力を0にし、高圧二次出力を減少し、コピ
ー回転から停止状態になるときドラム21上の残
留電荷の除去を行なう。これも、ステツプS7で、
2次弱ソフトウエアフラグを判定し、2次弱出力
を行なつている。ステツプS36において、データ
信号が数値12の場合には、ステツプS37により、
2次弱ソフトウエアフラグをセツトする。
Thereafter, control is performed in the same manner according to the flowchart shown in FIG.
Let me explain in more detail, step S34.
In this case, if the data signal has a value of 13, the secondary weak software flag is cleared in step S35. When the secondary weak software flag is cleared, the high voltage primary output and high voltage secondary output are output during normal copying. When the secondary weak software flag is set, the high voltage primary output is set to 0, the high voltage secondary output is decreased, and the residual charge on the drum 21 is removed when the copying rotation stops. This is also step S7,
The secondary weak software flag is determined and secondary weak output is performed. In step S36, if the data signal is 12, in step S37,
Set the secondary weak software flag.

次に、ステツプS38において、データ信号が数
値11の場合には、ステツプS39により、Vwは測
定を行ない、測定値を記憶する。Vwは、原稿台
におかれたテストチヤート等がドラム11上につ
くる潜像電位のことをさし、本体の動作に応じ、
マスタCPU40より測定信号(データ信号の数
値11)をスレーブCPU41に送り、サンプルホ
ールド(記憶)される。
Next, in step S38, if the data signal is 11, Vw is measured and the measured value is stored in step S39. Vw refers to the potential of a latent image created on the drum 11 by a test chart placed on the document table.
The measurement signal (data signal value 11) is sent from the master CPU 40 to the slave CPU 41, where it is sampled and held (stored).

Vwは、市場ではサービスマンが画像調整を行
なう時や、工場出荷時の調整に使用される。
VW is used in the market for image adjustment by service personnel and for factory adjustments.

Vwは、後述のステツプS53(第6図)が実行さ
れた時に表示器61に表示される。
Vw is displayed on the display 61 when step S53 (FIG. 6), which will be described later, is executed.

ステツプS40でデータ信号線が数値10の時に
は、ステツプS41で、現像バイアス決定のための
ドラム11の表面電位VL2がセンサ56によつて
測定され、記憶される。VL2をもとに演算した現
像バイアスも記憶される。VL2はVwと同様に後
述のステツプS55が実行された時に表示器61に
表示される。記憶された現像バイアスは、ステツ
プS7でD/Aコンバータ53に出力される。
When the data signal line has a value of 10 in step S40, the surface potential V L2 of the drum 11 for determining the developing bias is measured by the sensor 56 and stored in step S41. The developing bias calculated based on V L2 is also stored. Similar to Vw, V L2 is displayed on the display 61 when step S55, which will be described later, is executed. The stored developing bias is output to the D/A converter 53 in step S7.

ステツプS42において、データ信号が数値9の
時には、ステツプS43で、原稿露光ランプ光量測
定のためのドラム11の表面電位VL1がセンサ5
6によつて測定され、記憶される。VL1をもとに
演算した原稿露光ランプ光量も記憶する。同様
に、ステツプS57でVL1の表示、ステツプS7で原
稿露光ランプ光量の演算値をD/Aコンバータ5
2に出力する。
In step S42, when the data signal is 9, in step S43, the surface potential V L1 of the drum 11 for measuring the light amount of the document exposure lamp is detected by the sensor 5.
6 and stored. The amount of light from the document exposure lamp calculated based on V L1 is also stored. Similarly, in step S57, VL1 is displayed, and in step S7, the calculated value of the original exposure lamp light amount is displayed on the D/A converter 5.
Output to 2.

ステツプS45,S46は、高圧一次出力、高圧二
次出力を制御し、ドラム11の明部電位VsL、暗
部電位VDを目標値に収束させるような演算を行
なう。即ち、ステツプS44で信号データが数値8
の時にステツプS45を実行し、それ以外の場合す
なわち、信号データが数値0〜7にある時には、
ステツプS46を実行する。ステツプS45、ステツ
プS46の順に実行することにより、高圧1次出
力、高圧2次出力決定のためのドラム11の表面
電位VsL,VDがセンサ56により測定され、記憶
される。VsL,VDをもとに高圧1次出力、高圧2
次出力が演算され、記憶される。同様に、VsL
VDはステツプS59,61が実行された時に表示器6
1に表示され、ステツプS7で、記憶された高圧
1次出力、高圧2次出力はD/Aコンバータ5
0,51に出力される。以上説明した処理は、終
了後ステツプS47に進み、ストローブ信号が信号
線42上に導出されていない事を確認する。
Steps S45 and S46 control the high voltage primary output and the high voltage secondary output, and perform calculations to converge the bright area potential V sL and dark area potential V D of the drum 11 to target values. That is, in step S44, the signal data becomes 8.
Step S45 is executed when
Execute step S46. By executing steps S45 and S46 in this order, the surface potentials V sL and V D of the drum 11 for determining the high voltage primary output and the high voltage secondary output are measured by the sensor 56 and stored. Based on V sL and V D , high voltage primary output and high voltage 2
The next output is calculated and stored. Similarly, V sL ,
V D is displayed on the display 6 when steps S59 and 61 are executed.
1, and in step S7, the stored high voltage primary output and high voltage secondary output are output to the D/A converter 5.
It is output to 0,51. After the process described above is completed, the process proceeds to step S47, and it is confirmed that the strobe signal is not led out onto the signal line 42.

これは、ストローブ信号1パルス中に、上記の
処理を複数回実行するのを防止するために行な
う。
This is done to prevent the above process from being executed multiple times during one pulse of the strobe signal.

次に第3図における制御ステツプS7について
第6図により更に詳しく説明する。
Next, control step S7 in FIG. 3 will be explained in more detail with reference to FIG.

スイツチSW1がOFFでストローブ信号がない
ときはステツプS7を実行するものであるが、そ
の実行する内容はスイツチSW6〜SW8の組合せ
による数値0〜7のどの数値に該当するかによつ
て相異するものであり、先づステツプS50により
数値が7であるか否かを判別し、7であると判別
したときは、ステツプS51を実行する。即ち、
CPU41より信号線62上にセンサ駆動信号を
印加してドラム11の表面電位をセンサ56によ
つて測定すると共にマルチプレクサ59によりチ
ヤンネルCHOとCHCを接続して読取つた表面電
位を表示器61により直ちに表示するものである
(第1の表示モード)。
When switch SW1 is OFF and there is no strobe signal, step S7 is executed, but the content to be executed differs depending on which value from 0 to 7 corresponds to the combination of switches SW6 to SW8. First, it is determined in step S50 whether the numerical value is 7 or not, and when it is determined that it is 7, step S51 is executed. That is,
A sensor drive signal is applied from the CPU 41 to the signal line 62, and the surface potential of the drum 11 is measured by the sensor 56. At the same time, the multiplexer 59 connects the channels CHO and CHC, and the read surface potential is immediately displayed on the display 61. (first display mode).

以下同様にして第6図に示したフローチヤート
により制御を行うものであるが、ここでステツプ
S53,S55,S57,S59,S61,S63,S64、につい
て更に詳しく説明する。ステツプS50,S52,
S54,S56,S58,S60,S62は、SW6〜SW8の組
み合せによる数値0〜7を判定し、対応した処理
ステツプS51,S53,S55,S57,S59,S61,S63,
S64の実行選択を行なう。
In the following, control is performed in the same manner according to the flowchart shown in FIG.
S53, S55, S57, S59, S61, S63, and S64 will be explained in more detail. Steps S50, S52,
S54, S56, S58, S60, and S62 determine the numerical values 0 to 7 based on the combination of SW6 to SW8, and perform the corresponding processing steps S51, S53, S55, S57, S59, S61, S63,
Select execution of S64.

ステツプS51は、スイツチによる数値7の時に
実行され、電位センサ56を動作させ、マルチプ
レクサ59をCHOに切り換え、ドラム11の表
面電位を測定し、表示器61に直ちに表示する。
スイツチを数値7にした場合には、常時ステツプ
S51を実行するため、表示器61より、時々刻々
変化するドラム11の表面電位を読み取ることが
でき、これにより、電位計(センサ56)の異状
の有無を簡単に知ることができる。例えば、表示
される電位が全く変化しなかつたり、期待される
値でなかつた場合は、電位計に異常があると判断
することができる。
Step S51 is executed when the switch value is 7, operates the potential sensor 56, switches the multiplexer 59 to CHO, measures the surface potential of the drum 11, and immediately displays it on the display 61.
If you set the switch to number 7, the constant step
In order to execute S51, it is possible to read the surface potential of the drum 11, which changes moment by moment, from the display 61, and thereby it is possible to easily know whether there is any abnormality in the electrometer (sensor 56). For example, if the displayed potential does not change at all or is not the expected value, it can be determined that there is an abnormality in the electrometer.

ステツプS53,S55,S57,S59,S61、は上述
(第5図)のサンプルホールドした測定電位、
VwVL2、VL1、VSL、VDの表示を行なう。測
定定毎に記憶値を更新しているので、最後に測定
した各表面電位の値を表示器61により容易に知
ることができる。従つて、各プロセスユニツト4
5〜48が正常に制御が行なわれているかどうか
及び、正常でなければその原因や異常箇所を、各
表面電位より判断することができる。
Steps S53, S55, S57, S59, and S61 are the measured potentials sampled and held as described above (Fig. 5).
Displays VwVL2, VL1, VSL, and VD. Since the stored value is updated every time a measurement is made, the value of each surface potential measured last can be easily known from the display 61. Therefore, each process unit 4
It is possible to judge from each surface potential whether control is being performed normally or not, and if not, the cause and location of the abnormality.

ステツプS63は、PCO7、SCO7、すなわち、ス
テツプS46でメモリM1、M2に記憶した高圧一次
出力、高圧二次出力演算値にALUで0.7を乗じて
得た値を表示器61に表示する。但し表示に際し
てはPCO7、SCO7、に対して許容されている値
を0〜9までの10の区域に予め分けておき、どの
区域に対応する値であるかを1桁の数値0〜9を
使つて表わす。即ち表示器61−2によりPCO7
を0〜9までの数値として表わし、表示器61−
3によりSCO7を0〜9までの数値として表わす
ことにより、PCO7とSCO7を同時におおまかに
知ることが可能になる。
Step S63 displays on the display 61 PCO7, SCO7, that is, the values obtained by multiplying the high voltage primary output and high voltage secondary output calculation values stored in the memories M1 and M2 in step S46 by 0.7 using the ALU. However, when displaying, allowable values for PCO7 and SCO7 are divided in advance into 10 areas from 0 to 9, and one-digit numbers 0 to 9 are used to indicate which area the value corresponds to. It is expressed as In other words, PCO7 is indicated by the display 61-2.
is expressed as a numerical value from 0 to 9, and the display 61-
By expressing SCO7 as a numerical value from 0 to 9 using 3, it becomes possible to roughly know PCO7 and SCO7 at the same time.

ステツプS64は、VC=VD−VSLを演算し、表
示器61に表示する。VCすなわち、コントラス
ト電位を見ることにより、高圧一次出力、高圧二
次出力の制御が正常に行なわれているかを知るこ
とが可能になつている。
In step S64, VC=VD-VSL is calculated and displayed on the display 61. By looking at VC, that is, the contrast potential, it has become possible to know whether the high voltage primary output and high voltage secondary output are being controlled normally.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用した複写装置の断面図、
第2図は複写装置の制御回路図、第3図〜第6図
は第2図に示した制御回路の動作説明に供するフ
ローチヤートである。 ここで11はドラム、22は一次帯電器、23
は除電器、40,41はCPU、45は高圧一次
トランス、46は高圧二次トランス、47は
CVR、48は現像バイアストランス、50,5
1,52,53はデジタルアナログコンバータ、
58はアナログデジタルコンバータ、59はマル
チプレクサ、61は表示器。
FIG. 1 is a sectional view of a copying apparatus to which the present invention is applied;
FIG. 2 is a control circuit diagram of the copying apparatus, and FIGS. 3 to 6 are flowcharts for explaining the operation of the control circuit shown in FIG. Here, 11 is a drum, 22 is a primary charger, 23
is a static eliminator, 40 and 41 are CPUs, 45 is a high voltage primary transformer, 46 is a high voltage secondary transformer, and 47 is a high voltage secondary transformer.
CVR, 48 is developing bias transformer, 50,5
1, 52, 53 are digital analog converters,
58 is an analog-to-digital converter, 59 is a multiplexer, and 61 is a display.

Claims (1)

【特許請求の範囲】 記録媒体に画像を形成するためのプロセス手段
と、 上記記録媒体の表面電位を検出する検出手段
と、 上記検出手段からの検出信号をデジタル信号に
変換するA/D変換手段と、 画像濃度に係わる画像形成条件を適正化するた
めに、上記記録媒体に画像を形成するのに先立つ
て、上記プロセス手段を制御するときに、上記検
出手段により上記プロセス手段の制御のために検
出された検出信号を上記A/D変換手段によりデ
ジタル信号に変換し、その出力に所定の演算を行
ない、その演算結果に応じて、上記プロセス手段
に上記プロセス手段を制御するための制御信号を
出力するデジタルコンピユータと、 数値を表示する表示手段と、 基準の電位を発生する基準電位発生手段と、 画像形成条件の適正化のための上記プロセス手
段の制御を実行してないときに上記検出手段によ
り上記記録媒体の表面電位を検出しつつ検出した
表面電位を上記A/D変換手段へ入力させ、上記
A/D変換手段の出力を上記表示手段に表示させ
る第1の表示モードと、上記A/D変換手段へ上
記基準電位発生手段より発生させる基準電位を入
力させ、上記A/D変換手段の出力を上記表示手
段に表示させる第2の表示モードとを切り換える
ための表示切換手段とを有し、 上記デジタルコンピユータは上記第2の表示モ
ードにおいては上記検出手段を不作動にすること
を特徴とする画像処理装置。
[Scope of Claims] Process means for forming an image on a recording medium, detection means for detecting the surface potential of the recording medium, and A/D conversion means for converting a detection signal from the detection means into a digital signal. and, in order to optimize image forming conditions related to image density, when controlling the process means prior to forming an image on the recording medium, the detection means controls the process means. The detected detection signal is converted into a digital signal by the A/D conversion means, a predetermined calculation is performed on the output, and a control signal for controlling the process means is sent to the processing means according to the calculation result. A digital computer for outputting data, a display means for displaying numerical values, a reference potential generation means for generating a reference potential, and a detection means for controlling the above-mentioned process means for optimizing image forming conditions when the control of the above-mentioned process means is not being executed. a first display mode in which the detected surface potential is input to the A/D conversion means while detecting the surface potential of the recording medium, and the output of the A/D conversion means is displayed on the display means; and display switching means for switching between a second display mode in which the reference potential generated by the reference potential generation means is inputted to the A/D conversion means and the output of the A/D conversion means is displayed on the display means. An image processing apparatus, wherein the digital computer disables the detection means in the second display mode.
JP55144810A 1980-10-15 1980-10-15 Picture processor Granted JPS5767945A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55144810A JPS5767945A (en) 1980-10-15 1980-10-15 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55144810A JPS5767945A (en) 1980-10-15 1980-10-15 Picture processor

Publications (2)

Publication Number Publication Date
JPS5767945A JPS5767945A (en) 1982-04-24
JPH0370224B2 true JPH0370224B2 (en) 1991-11-06

Family

ID=15370982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55144810A Granted JPS5767945A (en) 1980-10-15 1980-10-15 Picture processor

Country Status (1)

Country Link
JP (1) JPS5767945A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616192B2 (en) * 1984-11-16 1994-03-02 三田工業株式会社 Copier abnormal condition determination method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5477882A (en) * 1977-12-02 1979-06-21 Canon Kk Control device
JPS5553344A (en) * 1978-10-15 1980-04-18 Canon Inc Image former

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5477882A (en) * 1977-12-02 1979-06-21 Canon Kk Control device
JPS5553344A (en) * 1978-10-15 1980-04-18 Canon Inc Image former

Also Published As

Publication number Publication date
JPS5767945A (en) 1982-04-24

Similar Documents

Publication Publication Date Title
EP1940142B1 (en) Image forming apparatus capable of changing process line speed
GB2103543A (en) Image forming apparatus
US4932356A (en) Toner control device
JPH03503575A (en) Electrophotographic printing device with regulated electrophotographic process
US4420247A (en) Computer control means for an electrostatic recording apparatus
US5574544A (en) Image forming apparatus having image density gradation correction means
US8244146B2 (en) Image forming apparatus and image forming method with error corrected potential measurements
JPH0370224B2 (en)
JPH0330142B2 (en)
JPS60260066A (en) Controlling method of electrophotography
JPH0364865B2 (en)
US4419006A (en) Image processing apparatus utilizing digital display means
JPS6330646B2 (en)
JP3380821B2 (en) Copying system operation method
KR100243226B1 (en) Image forming method
JPH0670726B2 (en) Color image forming device
JPH06262800A (en) Image forming apparatus and self-diagnosing method therefor
GB2152222A (en) Variable magnification photocopier
JPS62283356A (en) Image forming device
JP3160933B2 (en) Image forming device
JPH036505B2 (en)
JPS62251763A (en) Image forming device
KR100444897B1 (en) Method and apparatus for automatically controlling developing voltage of electrophotographic
JPH08286508A (en) Image forming device
JPH11231585A (en) Image forming device and method