JPH0369117B2 - - Google Patents

Info

Publication number
JPH0369117B2
JPH0369117B2 JP59086430A JP8643084A JPH0369117B2 JP H0369117 B2 JPH0369117 B2 JP H0369117B2 JP 59086430 A JP59086430 A JP 59086430A JP 8643084 A JP8643084 A JP 8643084A JP H0369117 B2 JPH0369117 B2 JP H0369117B2
Authority
JP
Japan
Prior art keywords
circuit
input
signal
processing circuit
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59086430A
Other languages
Japanese (ja)
Other versions
JPS60229577A (en
Inventor
Kazumi Kawashima
Kazunori Yamate
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59086430A priority Critical patent/JPS60229577A/en
Publication of JPS60229577A publication Critical patent/JPS60229577A/en
Publication of JPH0369117B2 publication Critical patent/JPH0369117B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジヨン受像機に接続されるパー
ソナルコンピユータの同期信号入力装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a synchronization signal input device for a personal computer connected to a television receiver.

従来例の構成とその問題点 近年、テレビジヨン受像機として、パーソナ
ル・コンピユータが接続される様な端子付のもの
が開発される様になつて来た。
Conventional configurations and their problems Recently, television receivers with terminals to which a personal computer can be connected have been developed.

パーソナル・コンピユータはRGB出力と、水
平、垂直の各同期信号出力を持ち、テレビジヨン
受像機内で水平同期信号と垂直同期信号を合成し
て、ビデオ信号処理回路の入力として加える方式
が多くとられている。しかし、ビデオ信号処理回
路が、バースト信号にロツクする方式を採用して
いるテレビジヨン受像機に於いては、この同期信
号を入力した場合に水平、垂直ともに同期はとれ
るが、パーソナル・コンピユータの水平、垂直同
期信号にはジツタがあり、これが水平ジツタとし
て画面に現れ、文字を出力した時その文字が細か
く水平方向にふらふらとゆれる現象を呈し画面が
極めて見ずらいという問題点を有していた。
Personal computers have an RGB output and horizontal and vertical synchronization signal outputs, and many systems use a method in which the horizontal and vertical synchronization signals are combined in the television receiver and added as input to the video signal processing circuit. There is. However, in television receivers whose video signal processing circuits lock onto burst signals, synchronization can be achieved both horizontally and vertically when this synchronization signal is input; , there was jitter in the vertical synchronization signal, which appeared on the screen as horizontal jitter, and when characters were output, the characters wobbled finely in the horizontal direction, making the screen extremely difficult to read. .

発明の目的 本発明は上記従来の問題点を解消するもので、
パーソナル・コンピユータの文字を映出する状態
において文字の水平ゆれのないテレビジヨン受像
機を得ることのできる同期信号入力装置を提供す
ることを目的とする。
Purpose of the invention The present invention solves the above-mentioned conventional problems.
An object of the present invention is to provide a synchronization signal input device capable of obtaining a television receiver without horizontal shaking of characters when displaying characters of a personal computer.

発明の構成 本発明による同期信号入力装置は、パーソナ
ル・コンピユータの水平同期信号と垂直同期信号
とをアンド・ゲートで合成し、その合成出力をバ
ースト周波数(3.58MHz)と等しい共振周波数を
持つ共振回路を介して3.58MHzのリンギング波形
を持つた複合同期信号を作り、この複合同期信号
をビデオ信号処理回路の入力とするようにしたも
ので、3.58MHzのリンギング周波数にビデオ信号
処理回路の動作周波数が同期し、水平周期の水平
ジツタをなくすことができるものである。
Structure of the Invention A synchronization signal input device according to the present invention combines horizontal synchronization signals and vertical synchronization signals of a personal computer using an AND gate, and outputs the combined output from a resonant circuit having a resonant frequency equal to the burst frequency (3.58MHz). A composite synchronization signal with a 3.58MHz ringing waveform is created through the 3.58MHz ringing frequency, and this composite synchronization signal is input to the video signal processing circuit. It is possible to synchronize and eliminate horizontal jitter in the horizontal period.

実施例の説明 以下、本発明の一実施例について図面を参照し
ながら説明する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例に於ける同期信号入
力装置の具体回路を示したものである。第1図に
於いて、1はテレビジヨン受像機であり、2はア
ンテナ、3はチユーナ、4はVFI回路、5はチユ
ーナ3からのビデオ信号とパーソナル・コンピユ
ータ38からの複合同期信号を切り換えるための
ビデオ入力切換スイツチ、6,7はエミツタフオ
ロア回路、8は結合コンデンサ、9,10はクラ
ンプ用抵抗、11はビデオ信号処理回路、12は
クランプ回路、13はビデオ信号処理回路11か
らのRGB出力信号と、外部接続端子RiN,GiN,
BiNからの各々のRGB入力信号を切り換えるた
めのRGB切換回路、14は陰極線管(以下CRT
と略称する)、15,16,17,18はビデオ
入力信号又はパーソナル・コンピユータ38から
の合成同期信号の下側レベルをクリツプするため
のクリツプ回路を構成するコンデンサ、抵抗およ
びダイオード、19,21は入力保護抵抗で10Ω
程度の値のものを使用する、20,22はプルダ
ウン抵抗で約1KΩのものを用いる。23はパー
ソナル・コンピユータ38からの水平同期信号と
垂直同期信号を合成するためのアンド・ゲート、
24,25はアンド・ゲート23のTTLレベル
出力を分割するための分割抵抗、26,27は
3.58MHzの共振周波数を有する共振回路、28は
結合コンデンサ、29,30はDCバイアス用の
バイアス抵抗、31,32はエミツタ・フオロア
回路、33はパーソナル・コンピユータ38から
の水平同期信号の入力端子、34は同じくパーソ
ナル・コンピユータ38からの垂直同期信号の入
力端子、35,36,37は同じくパーソナル・
コンピユータ38からのR,G,B信号の入力端
子、39はパーソナル・コンピユータ38のキー
ボード部である。又、第2図は第1図のH,V,
a,b,cの各部に対応した波形を示したもので
ある。
FIG. 1 shows a specific circuit of a synchronizing signal input device in an embodiment of the present invention. In FIG. 1, 1 is a television receiver, 2 is an antenna, 3 is a tuner, 4 is a VFI circuit, and 5 is a circuit for switching between a video signal from tuner 3 and a composite synchronization signal from personal computer 38. , 6 and 7 are emitter follower circuits, 8 is a coupling capacitor, 9 and 10 are clamp resistors, 11 is a video signal processing circuit, 12 is a clamp circuit, and 13 is an RGB output signal from the video signal processing circuit 11. and external connection terminals RiN, GiN,
14 is an RGB switching circuit for switching each RGB input signal from BiN, and 14 is a cathode ray tube (hereinafter referred to as CRT).
), 15, 16, 17, and 18 are capacitors, resistors, and diodes constituting a clip circuit for clipping the lower level of the video input signal or the composite synchronization signal from the personal computer 38; 10Ω with input protection resistance
20 and 22 are pull-down resistors with a value of approximately 1KΩ. 23 is an AND gate for synthesizing the horizontal synchronization signal and vertical synchronization signal from the personal computer 38;
24 and 25 are dividing resistors for dividing the TTL level output of the AND gate 23, and 26 and 27 are dividing resistors.
28 is a coupling capacitor, 29 and 30 are bias resistors for DC bias, 31 and 32 are emitter follower circuits, 33 is an input terminal for a horizontal synchronizing signal from a personal computer 38, 34 is an input terminal for a vertical synchronizing signal from the personal computer 38, and 35, 36, and 37 are also personal computer 38 input terminals.
An input terminal 39 for R, G, and B signals from the computer 38 is a keyboard section of the personal computer 38. Also, Figure 2 shows H, V,
It shows waveforms corresponding to each part of a, b, and c.

上記構成において、次にその動作を説明する。 The operation of the above configuration will be explained next.

先づ、パーソナル・コンピユータ38、キーボ
ード部39から入力された図形、文字情報信号は
RGB入力端子35,36,37に入力され、同
期信号は水平同期信号が入力端子33に、垂直同
期信号が入力端子34におのおの入力される。
First, the graphic and character information signals input from the personal computer 38 and the keyboard section 39 are
The synchronizing signals are input to RGB input terminals 35, 36, and 37, and the horizontal synchronizing signal is input to the input terminal 33, and the vertical synchronizing signal is input to the input terminal 34, respectively.

ここで、テレビジヨン受像機1は本来の放送電
波を受信して、その情報をCRT14上に映像と
して表示する機能を有するものであることは言う
までもなく、ビデオ入力切換スイツチ5がVIF回
路4の出力端子側に、又RGB切換回路13がビ
デオ信号処理回路11の出力端子側になつている
場合が放送電波を受信するモードであり、この逆
の場合がパーソナル・コンピユータ38及び
RGB出力端子を持つ機器が接続され、その文
字・図形情報が映出されるモードである。
Here, it goes without saying that the television receiver 1 has the function of receiving original broadcast radio waves and displaying the information as an image on the CRT 14, and the video input changeover switch 5 is the one that receives the original broadcast radio waves and displays the information as an image on the CRT 14. When the RGB switching circuit 13 is on the output terminal side of the video signal processing circuit 11, it is the mode for receiving broadcast radio waves, and the opposite case is when the RGB switching circuit 13 is on the output terminal side of the video signal processing circuit 11.
This is a mode in which a device with an RGB output terminal is connected and its text and graphic information is displayed.

ここで、ビデオ入力切換スイツチ5が下側、即
ちパーソナルコンピユータの合成同期信号側に、
RGB切換スイツチ13が同じく下側、即ちパー
ソナルコンピユータのRGB入力側になつている
場合について述べる。この逆の場合はテレビジヨ
ンの放送電波を受信するモードであるので説明は
省略する。パーソナル・コンピユータ38からの
水平、垂直同期信号H,Vは端子33,34から
各々入力され、保護抵抗(約10Ω)19,21及
びプルダウン抵抗(約1KΩ)20,22を介し
てアンド・ゲート23に入力され、その出力端に
第2図に示す様なaなる水平・垂直同期信号を合
成した合成同期信号を得る。
Here, the video input switch 5 is set to the lower side, that is, to the synthetic synchronization signal side of the personal computer.
A case will be described in which the RGB changeover switch 13 is also on the lower side, that is, on the RGB input side of the personal computer. In the opposite case, the mode is for receiving television broadcast waves, so a description thereof will be omitted. Horizontal and vertical synchronizing signals H and V from the personal computer 38 are inputted from terminals 33 and 34, respectively, and are sent to the AND gate 23 via protective resistors (approximately 10Ω) 19 and 21 and pull-down resistors (approximately 1KΩ) 20 and 22. A composite synchronizing signal is obtained by combining horizontal and vertical synchronizing signals a as shown in FIG. 2 at its output terminal.

従来の方式は、第1図の点線Xで示す様に合成
同期信号を直接6,7で示すエミツタフオロア回
路に入力し、結合コンデンサ8を介してビテオ信
号処理回路11に入力していた。この場合、ビテ
オ信号処理回路11はバースト・ロツク方式を採
用しているものとする。バースト・ロツク方式と
はカラーバースト信号に回路系がロツクして動作
するもので、特にデイジタル処理している場合
は、このビテオ信号処理系を動作させるためのク
ロツク発生器の発振周波数をカラー・バースト信
号を検出して自動的にロツクさせる方式を採用す
る。
In the conventional system, as shown by the dotted line X in FIG. In this case, it is assumed that the video signal processing circuit 11 employs a burst lock method. The burst lock method operates by locking the circuit system to the color burst signal. Especially when digital processing is being performed, the oscillation frequency of the clock generator used to operate the video signal processing system is locked to the color burst signal. A method is adopted that detects the signal and automatically locks.

この場合、カラー・バースト信号の乗つていな
いビテオ入力信号が入つて来た場合に、このクロ
ツク発生器は一定周波数で発振する様に設計はす
るが、パーソナル・コンピユータの様に同期信号
に高周波ノイズ成分の乗つた信号をこのビテオ信
号処理回路11に入力した場合にバースト信号に
近いノイズ成分にはロツクしようと動作し、その
ノイズの周波数成分がふらふらしている場合に、
それに追従しようと動作する。即ち、ここには示
していないが、ビテオ信号処理回路11の出力を
同期分離した水平同期信号がジツタを起こすこと
になる。このジツタは、パーソナル・コンピユー
タ38の図形、文字情報をCRT14上に表示し
た場合にその文字、図形がゆらゆらとゆれたり、
細かく尾を引く現象として現れる。
In this case, this clock generator is designed to oscillate at a constant frequency when a video input signal without a color burst signal is input, but if a high-frequency sync signal is used as a synchronization signal like a personal computer, When a signal containing a noise component is input to the video signal processing circuit 11, the circuit tries to lock on the noise component close to the burst signal, and if the frequency component of the noise is fluctuating,
It works to try to follow it. That is, although not shown here, the horizontal synchronizing signal obtained by synchronously separating the output of the video signal processing circuit 11 causes jitter. This jitter occurs when graphics and text information from the personal computer 38 is displayed on the CRT 14, causing the characters and graphics to sway,
It appears as a fine trailing phenomenon.

第1図の装置は、このような現象をなくするた
めに、合成同期信号にカラーバースト周波数
(3.58MHz)成分を乗せることにより、この疑似
バースト成分にビテオ信号処理回路11を動作さ
せるクロツクを同期させる様にしたものである。
このために、アンドゲート23の出力信号aを抵
抗24と抵抗25で分割し、これをコンデンサ2
6とコイル27の共振回路(共振周波数3.58M
Hz)を介し第2図bなる波形を得る。これを結合
コンデンサ28を介し、抵抗29と30でDCバ
イアスを与え、抵抗31とトランジスタ32のエ
ミツタ・フオロア回路を介し、低インピーダンス
でビテオ入力切換スイツチ5へ供給し、さらにト
ランジスタ6と抵抗7よりなるエミツタ・フオロ
ア回路及び結合コンデンサ8を介してビテオ信号
処理回路11に入力する。ここでビテオ信号処理
回路11に加わる信号が第2図cなる波形になる
のは、抵抗16,17とコンデンサ15とダイオ
ード18により入力レベルが一定電圧レベルでク
リツプされるためである。ここで、クランプ回路
12はパルス駆動によるペデスタルクランプとす
る。
In order to eliminate this phenomenon, the device shown in FIG. 1 synchronizes the clock that operates the video signal processing circuit 11 with this pseudo burst component by adding a color burst frequency (3.58MHz) component to the composite synchronization signal. It was designed to make it possible.
For this purpose, the output signal a of the AND gate 23 is divided by a resistor 24 and a resistor 25, and this is applied to the capacitor 2.
6 and coil 27 resonant circuit (resonance frequency 3.58M
Hz) to obtain the waveform shown in Fig. 2b. This is supplied via a coupling capacitor 28, a DC bias is applied by resistors 29 and 30, and is supplied to the video input selector switch 5 at low impedance via an emitter follower circuit consisting of a resistor 31 and a transistor 32, and then from a transistor 6 and a resistor 7. The signal is input to the video signal processing circuit 11 via an emitter follower circuit and a coupling capacitor 8. The reason why the signal applied to the video signal processing circuit 11 has the waveform shown in FIG. Here, the clamp circuit 12 is a pedestal clamp driven by pulses.

以上の様に、合成同期信号に3.58MHzのリンギ
ング波形を乗せることにより、このリンギング周
波数にビテオ信号処理回路11の動作がロツクす
るため安定な水平出力を得ることができる。
As described above, by adding the 3.58 MHz ringing waveform to the composite synchronization signal, the operation of the video signal processing circuit 11 is locked to this ringing frequency, so that a stable horizontal output can be obtained.

又、ビテオ信号処理回路11の入力部に接続し
たクリツプ回路は、ビデオ入力切換スイツチ5を
切り換える時の入力部の信号の大きな変化を一定
レベルでクリツプするために、切換時からの同期
が安定になる迄の時間が早くなり、入力信号の切
り換えによる画面の不安定さがなくなる。又、抵
抗24,25の分割比により、VIF回路4より供
給されるビデオ信号の振巾(約2Vp−p)より
も、合成同期信号(第2図c)の振巾を大きく
(約3V)することにより、クランプ回路12の出
力が各(毎)H(水平期間)ごとに出力されるよ
うにしている。これによりクランプパルスの積分
レベルが大きく変動することを防止している。
(パーソナル・コンピユータより振巾の小さい同
期信号が入力されると、一定レベルにしようとク
ランプ回路12が働らくため、各Hごとにクラン
プパルスが出ずリツプルとなつてしまい、ペデス
タルレベルクランプ動作が不安定になる) 発明の効果 以上のように、本発明によれば、水平同期信号
と垂直同期信号を合成した出力を、テレビジヨン
受像機のカラーバースト周波数とほぼ等しい共振
周波数をもつ共振回路を通してビテオ信号処理回
路へ供給するようにすることにより、ビテオ信号
処理回路の動作が上記共振周波数にロツクされる
ことになり安定した水平出力を得ることができ
る。
In addition, the clip circuit connected to the input section of the video signal processing circuit 11 clips large changes in the signal at the input section when switching the video input changeover switch 5 at a constant level, so that synchronization from the time of switching is stable. The time it takes for the screen to change is shortened, and the instability of the screen due to input signal switching is eliminated. Also, depending on the division ratio of the resistors 24 and 25, the amplitude of the composite synchronization signal (Fig. 2c) is made larger (approximately 3V) than the amplitude of the video signal supplied from the VIF circuit 4 (approximately 2Vp-p). By doing so, the output of the clamp circuit 12 is outputted every (every) H (horizontal period). This prevents the integral level of the clamp pulse from fluctuating greatly.
(When a synchronization signal with a small amplitude is input from a personal computer, the clamp circuit 12 works to maintain a constant level, so a clamp pulse is not generated for each H, resulting in a ripple, and the pedestal level clamp operation is interrupted. Effects of the Invention As described above, according to the present invention, the combined output of the horizontal synchronization signal and the vertical synchronization signal is passed through a resonant circuit having a resonant frequency approximately equal to the color burst frequency of the television receiver. By supplying the signal to the video signal processing circuit, the operation of the video signal processing circuit is locked to the resonant frequency, and a stable horizontal output can be obtained.

また、ビデオ入力切換スイツチを切り換えたと
きの、ビテオ信号処理回路入力部の信号の大きな
変化をクリツプ回路にて一定レベルでクリツプす
ることにより、切換時から同期が安定になるまで
の時間が早くなり、入力信号の切り換えによる画
面の不安定さも生じないものである。
Additionally, by using a clip circuit to clip large changes in the signal at the input section of the video signal processing circuit at a constant level when the video input selector switch is switched, the time from when the switch is switched until synchronization becomes stable is shortened. Also, instability of the screen due to switching of input signals does not occur.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における同期信号入
力装置を含むテレビジヨン受像機の回路図、第2
図は第1図の動作説明のための各部の波形を示す
波形図である。 1……テレビジヨン受像機、2……アンテナ、
3……チユーナ、4……VIF回路、5……ビデオ
入力切換スイツチ、11……ビテオ信号処理回
路、13……RGB切換回路、14……CRT、2
3……アンド・ゲート、26,27……3.58MHz
共振回路を構成するコンデンサ、コイル、38…
…パーソナル・コンピユータ、39……キーボー
ド。
FIG. 1 is a circuit diagram of a television receiver including a synchronization signal input device according to an embodiment of the present invention, and FIG.
The figure is a waveform diagram showing waveforms of various parts for explaining the operation of FIG. 1. 1... Television receiver, 2... Antenna,
3... Tuner, 4... VIF circuit, 5... Video input selection switch, 11... Video signal processing circuit, 13... RGB switching circuit, 14... CRT, 2
3...and gate, 26, 27...3.58MHz
Capacitors, coils, 38... that make up the resonant circuit
...Personal computer, 39...keyboard.

Claims (1)

【特許請求の範囲】 1 水平同期信号と垂直同期信号を合成し、その
合成出力をテレビジヨン受像機のカラーバースト
周波数とほぼ等しい共振周波数をもつ共振回路を
通して映像信号処理回路へ供給することを特徴と
する同期信号入力装置。 2 共振回路を通した合成同期信号の下側波形を
一定電圧値でフリツプしてから映像信号処理回路
へ供給するようにしたことを特徴とする特許請求
の範囲第1項記載の同期信号入力装置。
[Claims] 1. A horizontal synchronizing signal and a vertical synchronizing signal are combined, and the combined output is supplied to a video signal processing circuit through a resonant circuit having a resonant frequency approximately equal to the color burst frequency of a television receiver. Synchronous signal input device. 2. The synchronization signal input device according to claim 1, wherein the lower waveform of the synthesized synchronization signal passed through the resonance circuit is flipped at a constant voltage value before being supplied to the video signal processing circuit. .
JP59086430A 1984-04-27 1984-04-27 Synchronizing signal input device Granted JPS60229577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59086430A JPS60229577A (en) 1984-04-27 1984-04-27 Synchronizing signal input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59086430A JPS60229577A (en) 1984-04-27 1984-04-27 Synchronizing signal input device

Publications (2)

Publication Number Publication Date
JPS60229577A JPS60229577A (en) 1985-11-14
JPH0369117B2 true JPH0369117B2 (en) 1991-10-30

Family

ID=13886685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59086430A Granted JPS60229577A (en) 1984-04-27 1984-04-27 Synchronizing signal input device

Country Status (1)

Country Link
JP (1) JPS60229577A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010138799A3 (en) * 2009-05-29 2011-02-17 G.H.L. International, Inc. Pet fountain

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010138799A3 (en) * 2009-05-29 2011-02-17 G.H.L. International, Inc. Pet fountain

Also Published As

Publication number Publication date
JPS60229577A (en) 1985-11-14

Similar Documents

Publication Publication Date Title
JP3120993B2 (en) Video control device with multi-standard on-screen display
US5982453A (en) Reduction of visibility of spurious signals in video
JP3520082B2 (en) Display locked timing signal for video processing
EP0180450B1 (en) Television display apparatus having character generator with non-line-locked clock
US4490741A (en) Synchronization signal stabilization for video image overlay
US4623925A (en) Television receiver having character generator with non-line locked clock oscillator
US5036293A (en) Oscillator for use with video signal time scaling apparatus
CA1240388A (en) Digital scan converter
CN1068473C (en) Phase detector for a phase-lock-loop
GB2034137A (en) Dual phase-control loop horizontal deflection synchronizing circuit
JP2645506B2 (en) Synchronization method of horizontal deflection of electron beam in TV receiver
JPH0369117B2 (en)
EP0584824B1 (en) Oscillator circuit suitable for picture-in-picture system
US5315387A (en) Horizontal synchronization circuit
US4524387A (en) Synchronization input for television receiver on-screen alphanumeric display
GB2112248A (en) Colour subcarrier generators
CA2345559C (en) Horizontal synchronization for digital television receiver
JP2794693B2 (en) Horizontal deflection circuit
JP2714193B2 (en) Digital television receiver
JP3638443B2 (en) Television receiver for digital broadcasting
US5521468A (en) Synchronization pulse separation circuit for CRT device
JPH0523018Y2 (en)
JPS5819077A (en) Integrated circuit for television receiver
JPH0514761A (en) Color television receiver
JPH04243379A (en) Pll circuit