JPH036709B2 - - Google Patents
Info
- Publication number
- JPH036709B2 JPH036709B2 JP58239466A JP23946683A JPH036709B2 JP H036709 B2 JPH036709 B2 JP H036709B2 JP 58239466 A JP58239466 A JP 58239466A JP 23946683 A JP23946683 A JP 23946683A JP H036709 B2 JPH036709 B2 JP H036709B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- transmission request
- communication control
- transmission
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 77
- 238000004891 communication Methods 0.000 claims description 71
- 238000012546 transfer Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000004308 accommodation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
Description
【発明の詳細な説明】
発明の技術分野
本発明は、複数のプロセツサが連携して一つの
機能を実現するマルチプロセツサ制御システムの
システム内の通信方法に係り、特に各プロセツサ
に設置されるソフトウエアに対し、通信制御のた
めのオーバヘツドを少くするプロセツサ間通信制
御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a communication method within a multiprocessor control system in which a plurality of processors work together to realize a single function, and in particular relates to a communication method within a multiprocessor control system in which a plurality of processors work together to realize a single function, and in particular, to The present invention relates to an inter-processor communication control system that reduces the overhead for communication control over software.
技術の背景
従来のマルチプロセツサ制御システムのシステ
ム内通信方法は、各プロセツサが自身から共通記
憶装置等を介し通信を行うか、通信制御装置を設
けたシステムに於いても、一つの通信単位毎に通
信制御装置を起動し、終了報告の解析を行うもの
であつた。（たとえば前者については日本電信電
話公社、電気通信研究所：研究実用化報告、第30
巻、２号603頁池原：複合計算機システムにおけ
るプロセツサ間通信方式とその性能、1981年２
月、後者については研究実用化報告、第31巻、５
号929頁丹羽他：デイジタル中継交換機の制御系
装置構成、1982年５月）
従来技術と問題点
従来の各プロセツサが自身から共通記憶装置等
を介して通信を行う方法では、通信情報の一語一
語を送受する制御や、共通記憶装置内の通信エリ
アの空塞のための再試行制御に多くの時間を割く
ことになり、又従来の一つの通信単位毎に通信制
御装置を起動し、終了報告の解析を行う方法でも
通信制御装置が着信許可していない時の再送制御
のために時間を費し、プロセツサの性能低下とな
り、プロセツサ数に比例した処理能力の確保を困
難ならしめる一要素となつていた。Background of the Technology The intra-system communication method of conventional multiprocessor control systems is that each processor communicates from itself via a common storage device, or even in a system equipped with a communication control device, communication is performed for each communication unit. The communication control device was activated to analyze the completion report. (For example, regarding the former, Nippon Telegraph and Telephone Public Corporation, Telecommunications Research Institute: Research and Practical Application Report, No. 30)
Volume, No. 2, p. 603 Ikehara: Interprocessor communication system and its performance in complex computer systems, 1981, 2
Regarding the latter, Research and Practical Application Report, Vol. 31, 5
(No. 929, Niwa et al.: Control system configuration of digital trunk exchange, May 1982) Prior art and problems In the conventional method in which each processor communicates from itself via a common storage device, etc., one word of communication information is A lot of time is spent on controlling the sending and receiving of single words and retry control when the communication area in the common storage device is blocked. Even with the method of analyzing completion reports, time is spent controlling retransmissions when the communication control device does not permit incoming calls, which reduces processor performance and is a factor that makes it difficult to secure processing capacity proportional to the number of processors. It was becoming.
発明の目的
本発明は、前述した従来技術の欠点を軽減し、
マルチプロセツサの処理能力向上を目的として、
各々のプロセツサに設置されるソフトウエアに対
し、簡便な通信手段を提供することにある。以下
図により詳細に説明する。OBJECT OF THE INVENTION The present invention alleviates the drawbacks of the prior art mentioned above,
In order to improve the processing power of multiprocessors,
The objective is to provide a simple means of communication for software installed in each processor. This will be explained in detail with reference to the drawings below.
発明の実施例
従来の通信方式の欠点は、各々のプロセツサが
個々の通信のために、プロセツサの外部に設置さ
れた共通記憶装置や通信制御装置に対し、直接働
きかけることにあると考え、本発明ではプロセツ
サが送信要求、着信許可をプロセツサの記憶装置
上に表示することとし、通信の成立のための送信
要求、送信要求表示の集収機能と通信不成立時の
待ち合せ再送制御機能を通信制御装置に具備させ
ることとした。Embodiments of the Invention Considering that the drawback of conventional communication systems is that each processor directly operates on a common storage device and communication control device installed outside the processor for individual communication, the present invention has been developed. In this case, the processor displays the transmission request and reception permission on the processor's storage device, and the communication control device is equipped with a function to collect transmission requests and transmission request indications for establishment of communication, and a function to control resending when communication is not established. I decided to let him do it.
以下本発明の一実施例を第１図〜第５図により
説明する。 An embodiment of the present invention will be described below with reference to FIGS. 1 to 5.
第１図は本発明によるシステム構成図であり、
図中１はデータ転送制御を行う通信制御装置、２
ａ〜２ｓはプロセツサ、３は中央制御部、４は記
憶装置、５はバス結合回路、６は個別バス、７は
共通バスである。第１図において中央制御部３、
記憶装置４、バス結合回路５は個別バス６によつ
て結合され、プロセツサ２ａ〜２ｓは共通バス７
により結合されている。通信制御装置１は共通バ
ス７、バス結合回路５、別バス６を通して記憶装
置４にアクセスすることができる。 FIG. 1 is a system configuration diagram according to the present invention,
In the figure, 1 is a communication control device that controls data transfer, and 2 is a communication control device that controls data transfer.
a to 2s are processors, 3 is a central control unit, 4 is a storage device, 5 is a bus coupling circuit, 6 is an individual bus, and 7 is a common bus. In FIG. 1, the central control unit 3,
The storage device 4 and the bus coupling circuit 5 are coupled by an individual bus 6, and the processors 2a to 2s are coupled to a common bus 7.
are connected by. The communication control device 1 can access the storage device 4 through the common bus 7, the bus coupling circuit 5, and the separate bus 6.
第２図ａ，ｂはプロセツサが通信制御装置１を
論理的に接続する方法を示したもので、第２図ａ
はプロセツサが具備する二つの命令フオーマツト
例で、送信機能の接続命令SEと着信機能の接続
命令REとから構成される。SCA、RCAはそれぞ
れ送信制御アドレス、着信制御アドレスである。
第２図ｂは通信制御装置に備えられた接続状態レ
ジスタであり、この接続状態レジスタは、プロセ
ツサ数分のビツト列から構成されており、通信制
御装置１内のプロセツサ接続状態を表わしたもの
である。ここで０〜ｓの数字で表わした各ビツト
は送信先プロセツサ番号に対応している。このビ
ツトに“１”が立つていれば、それが対応するプ
ロセツサ番号のプロセツサと通信制御装置とが論
理的に接続していることを意味する。接続状態レ
ジスタには、プロセツサ側の送信機能と着信機能
（図示せず）によりそれぞれ管理される別のレジ
スタ（送信側接続状態レジスタと着信側接続状態
レジスタ）がある。つまりプロセツサと通信制御
装置の論理的な接続関係は、プロセツサが送信機
能の接続命令SEあるいは着信機能の接続命令RE
の実行時に、通信制御装置内の接続状態レジスタ
の該当ビツトを“１”にすることにより行うこと
ができる。通信制御装置１はこの時送信制御アド
レスSCA、着信制御アドレスRSAを受けとり、
以下説明する通信制御語の所在を認知する。第５
図を用いて、後に説明するが、プロセツサと通信
制御装置との接続関係を宣言することは、共通バ
ス７の無効使用の抑制の点から重要である。 FIGS. 2a and 2b show how the processor logically connects the communication control device 1.
are two examples of instruction formats provided by the processor, consisting of a connection instruction SE for the sending function and a connection instruction RE for the receiving function. SCA and RCA are a sending control address and a receiving control address, respectively.
FIG. 2b shows a connection state register provided in the communication control device. This connection state register is composed of bit strings for the number of processors, and represents the connection state of the processors in the communication control device 1. be. Here, each bit represented by a number from 0 to s corresponds to a destination processor number. If this bit is set to "1", it means that the processor with the corresponding processor number and the communication control device are logically connected. The connection status register includes other registers (sending side connection status register and receiving side connection status register) managed by the transmitting function and the terminating function (not shown) on the processor side, respectively. In other words, the logical connection relationship between the processor and the communication control device is that the processor issues the connection command SE for the sending function or the connection command RE for the receiving function.
This can be done by setting the corresponding bit in the connection status register in the communication control device to "1" when executing. At this time, the communication control device 1 receives the sending control address SCA and the receiving control address RSA,
The location of the communication control word described below is recognized. Fifth
As will be explained later with reference to the drawings, it is important to declare the connection relationship between the processor and the communication control device from the viewpoint of suppressing invalid use of the common bus 7.
すなわち、各プロセツサによる接続命令SEお
よびREの実行は、実際のプロセツサ間の送信デ
ータの送信および着信に先立つて行われるもので
ある。つまり、接続命令SEを実行することによ
り、そのプロセツサがデータの送信を行うことを
宣言し、また接続命令REを実行することにより、
そのプロセツサが着信を受け入れることを宣言し
ている。 That is, execution of connection commands SE and RE by each processor is performed prior to actual transmission and reception of transmission data between processors. In other words, by executing the connection instruction SE, the processor declares that it will transmit data, and by executing the connection instruction RE,
The processor declares that it will accept incoming calls.
第３図は、プロセツサにあるデータ送信に関連
した制御語構成を示したものである。モード表示
語MIWは、通信制御装置とプロセツサが記憶装
置上で起こす競合により情報の紛失を防止するた
めのものである。モードMODは通信制御装置ま
たはプロセツサのいずれに送信要求表示語SRW、
送信制御語SCWの書き換えが許可されているか
否かを表示する機能をもつている。なお、モード
表示語MIWの収容番地は送信制御アドレスSCA
に設定される。送信要求表示語SRWはプロセツ
サの送信要求を示すもので、送信要求の有無を表
示する送信要求フラグSF（“１”のとき送信要求
あり）から成つている。SRW内にｎ＋１の送信
要求フラグがあり、それぞれの送信要求フラグ
は、一つの送信データと対応づけることができ
る。具体的な送信内容は、第３図に矢印で例示し
たように、一つの送信要求フラグSFに一つの送
信制御語SCWを対応づけることにより示される。
本実施例では、送信制御語SCWは、２語構成で
あり、送信制御語SCW0k（ｋ＝０、１、…ｎ）に
送信先プロセツサ番号P.No、転送語数WCをも
たせ、送信制御語SCW1kに送信データエリアの
先頭アドレスSDA＃ｋ
をもたせている。 FIG. 3 shows the control word structure associated with data transmission in the processor. The mode indicator word MIW is used to prevent information from being lost due to contention between the communication control device and the processor on the storage device. The mode MOD is the transmission request display word SRW,
It has a function to display whether rewriting of the transmission control word SCW is permitted. The accommodation address of the mode indicator word MIW is the transmission control address SCA.
is set to The transmission request indicator word SRW indicates a transmission request from the processor, and consists of a transmission request flag SF (when "1" indicates a transmission request) indicating the presence or absence of a transmission request. There are n+1 transmission request flags in the SRW, and each transmission request flag can be associated with one transmission data. The specific transmission content is indicated by associating one transmission request flag SF with one transmission control word SCW, as illustrated by the arrow in FIG.
In this embodiment, the transmission control word SCW has a two-word structure, and the transmission control word SCW 0k (k=0, 1,...n) has the destination processor number P.No and the number of transfer words WC. SCW 1k has the start address SDA#k of the transmission data area.
第４図は、着信制御語RCWの構成を示したも
のである。着信制御語RCWは、１語構成であり、
プロセツサが送信データの着信可能な状態にある
か否かを示す着信許可フラグRE（“０”のとき着
信可能）、転送異常表示ERRおよび受信データエ
リア先頭アドレスRDAから構成されている。着
信制御語RCWは、連続して複数用意し、最後に
Return語を使用して、無限ループを組んで使用
する。なお、着信制御語RCWの先頭番地（第４
図ではRCW0の収容番地）は、着信制御アドレス
RCAに設定されている。 FIG. 4 shows the structure of the incoming control word RCW. The incoming control word RCW consists of one word,
It consists of a reception permission flag RE indicating whether or not the processor is in a state where transmission data can be received (reception is possible when it is "0"), a transfer error indication ERR, and a reception data area start address RDA. Prepare multiple incoming control words RCW consecutively, and finally
Use the Return word to create an infinite loop. Note that the starting address (4th address) of the incoming control word RCW
In the figure, the accommodation address of RCW 0 ) is the incoming call control address
It is set to RCA.
さて、本発明による各種制御語構成を用いて、
第５図の動作フローについて説明する。 Now, using various control word structures according to the present invention,
The operation flow shown in FIG. 5 will be explained.
先に述べたように、送信機能の接続命令SEの
実行により、プロセツサは、通信制御装置１の送
信側接続レジスタの該プロセツサに対応するビツ
トを“１”にすると同様に着信制御アドレス
SCAを転送している。また着信機能の接続命令
REの実行により、プロセツサは通信制御装置１
の着信側接続状態レジスタの該プロセツサに対応
するビツトを“１”にすると同時に、着信制御ア
ドレスRCAを転送している。 As mentioned earlier, by executing the connection command SE of the transmission function, the processor sets the bit corresponding to the processor in the transmission side connection register of the communication control device 1 to "1", and similarly sets the incoming control address.
Transferring SCA. Also, connection command for incoming call function.
By executing RE, the processor
At the same time, the bit corresponding to the processor in the incoming side connection status register of the processor is set to "1", and the incoming call control address RCA is transferred.
通信制御装置１は、受信した送信制御アドレス
SCAと送信側接続状態レジスタを用い、まず送
信データを有するプロセツサを認知する。また通
信制御装置は着信側接続状態レジスタと着信制御
アドレスRCAを用い、着信側のプロセツサに関
した処理を行う。 The communication control device 1 receives the received transmission control address.
Using the SCA and the sender connection status register, first the processor that has the data to be sent is recognized. Furthermore, the communication control device uses the called side connection status register and the call receiving control address RCA to perform processing related to the called side processor.
一例としてｓ＋１台のプロセツサがあり、通信
制御装置との接続をすべてが行つたたものとする
と、第２図ｂに示した送信側および着信側の接続
状態レジスタ（送信側と着信側のうち一方の側の
み例示している。）には、すべてのプロセツサ対
応にｓ＋１個の“１”がセツトされた状態となつ
ている。 As an example, if there are s+1 processors and all of them are connected to the communication control device, then the connection status registers for the sending side and the receiving side (for one of the sending side and the receiving side) shown in Figure 2b. (Only the side shown is shown as an example.), s+1 "1"s are set for all processors.
また、プロセツサはすべて第３図、第４図で示
した送信制御語SCW、着信制御語RCWを記憶装
置４に用意してあるものとする。 It is also assumed that all processors have the transmission control word SCW and the reception control word RCW shown in FIGS. 3 and 4 prepared in the storage device 4.
通信制御装置１は、内部に有する送信側接続状
態レジスタを参照して、先ずビツトが“１”とな
つている送信プロセツサを一つ選択する。今ｌ番
のプロセツサが選択されたとすると、ｌ番のプロ
セツサの送信制御アドレスSCAを参照し、この
プロセツサからモード表示MIWをロードし、モ
ードMODをチエツクする。モードMODがプロ
セツサ側になつていれば、ｌ番のプロセツサの送
信処理は行わず、ｌ＋１番のプロセツサからモー
ド表示語MIWをロードする。ｌ番目のプロセツ
サでのモードMODが通信制御装置側にあれば、
ｌ番目のプロセツサから送信要求表示語SRWを
ロードし、送信要求フラグSFで“１”となつて
いるビツトを選択する。今送信要求フラグSF＃ｎ
が選択されたとすると選択された送信要求フラ
グSF＃ｎ
に対応する送信制御語SCW0oとSCW1o
をロードし、送信先プロセツサ番号P.No＃ｎ
を
得る。 The communication control device 1 first selects one transmission processor whose bit is set to "1" by referring to an internal transmission side connection status register. Assuming that the lth processor is selected now, the transmission control address SCA of the lth processor is referenced, the mode display MIW is loaded from this processor, and the mode MOD is checked. If the mode MOD is on the processor side, the transmission processing of the l-th processor is not performed, and the mode indicator word MIW is loaded from the l+1-th processor. If the mode MOD for the l-th processor is on the communication control device side,
The transmission request indicator word SRW is loaded from the l-th processor, and the bit set to "1" in the transmission request flag SF is selected. If the transmission request flag SF#n is selected now, the transmission control words SCW 0o and SCW 1o corresponding to the selected transmission request flag SF#n
and obtain the destination processor number P.No#n.
次に送信先プロセツサ番号P.No＃ｎ
のプロセ
ツサが着信接続を行つていることを着信側接続状
態レジスタによりチエツクし、送信先プロセツサ
番号P.No＃ｎ
のプロセツサの着信制御アドレス
RCAを参照し、このプロセツサから着信制御語
RCWPをロードする。着信制御語RCWp中の着信
許可フラグRF＃ｐ
が着信許可を意味していれば、
ｌ番のプロセツサのデータエリアから転送語数
WC＃ｎ
語のデータを順次送信先であるプロセツ
サ番号P.No＃ｎ
番のプロセツサの受信データエ
リア先頭アドレスRDA＃ｐ
から格納してゆき通
信を終了する。このとき、通信終了後に通信制御
装置はｌ番のプロセツサの送信要求フラグSF
＃ｌ
を送信ずみとし、又送信先プロセツサ番号P.
No＃ｎ
番のプロセツサの着信許可フラグRF＃ｎ
を着信ずみ（着信不可）に書きかえ、通信制御装
置１で記憶したｎ番のプロセツサの着信制御アド
レスRCAをｎ番目のプロセツサの着信制御語
RCWの収容番地（ｐ＋１とするが、ｐ＝ｍの場
合は０とする。）に更新して一回の通信を終了す
る。ｌ番のプロセツサに送信要求フラグSFのう
ちで送信ずみでないものが残つている場合は、再
び以上の処理をくりかえし、すべての送信要求フ
ラグSFフラグが送信ずみになるまで行う。その
後プロセツサを再選択し、通信制御装置と論理的
接続をもつているプロセツサについて、以上の処
理をくりかえし、すべてのプロセツサについて通
信サービスを終了したところでタイミングをと
り、再び最初から始めるという動作を行う。 Next, it checks whether the processor with destination processor number P.No#n is making an incoming connection using the connection status register on the destination side, and then selects the incoming call control address of the processor with destination processor number P.No#n.
Refers to the RCA and receives incoming control words from this processor.
Load RCW P. If the incoming call permission flag RF#p in the incoming call control word RCW p means incoming call permission,
Number of words transferred from data area of processor l
The data of WC#n words are sequentially stored starting from the receiving data area start address RDA#p of the processor with processor number P.No#n, which is the transmission destination, and the communication ends. At this time, after the communication is completed, the communication control device marks the transmission request flag SF #l of the lth processor as having been transmitted, and also sets the transmission destination processor number P.
No#Incoming call permission flag for the nth processor RF#n
Rewrite ``incoming call completed'' (incoming call not possible) and change the incoming call control address RCA of the nth processor stored in the communication control device 1 to the incoming call control word of the nth processor.
It updates to the accommodation address of the RCW (set to p+1, but set to 0 if p=m) and ends one communication. If some of the transmission request flags SF that have not yet been sent remain in the l-th processor, the above process is repeated until all the transmission request flags SF have been sent. Thereafter, the processor is reselected, and the above process is repeated for the processors that have a logical connection with the communication control device, and when the communication service for all processors is finished, the timing is determined and the operation is started again from the beginning.
さて以上説明したように通信制御装置が行つて
いる時に発生する送信要求なし、あるいは、着信
許可なしの場合の動作について説明しよう。 Now, let us explain the operation when there is no request for transmission or no permission to receive a call, which occurs when the communication control device is performing the above-described operation.
先ず、プロセツサ内の記憶装置から、送信要求
表示語SRWをロードしたが、送信要求フラグSF
が立つていなかつた場合であるが、この時には、
第５図に示した様に、そのプロセツサに対しては
通信を行わず、次のプロセツサの選択を行い、送
信要求表示語SRWロードへ進み送信要求フラグ
SFのチエツクを行う。また着信許可がない場合
は、送信プロセツサの送信要求フラグSFをその
ままとし、その回の通信サービスは終了したもの
とて他の送信要求フラグSFに対する通信を行う。
このようにすることによつて、次の回に同じプロ
セツサの同じ送信要求フラグSFを選択したとき
着信許可を再チエツクすることができ、プロセツ
サは、着信側のプロセツサの塞りを個々の通信レ
ベルで意識する必要がなくなる。 First, the transmission request indicator word SRW was loaded from the storage device in the processor, but the transmission request flag SF
However, in this case, if
As shown in Figure 5, the next processor is selected without communicating with that processor, and the process advances to the transmission request display word SRW load.
Check SF. If there is no permission to receive an incoming call, the transmission request flag SF of the transmission processor is left as is, and communication is performed for another transmission request flag SF, assuming that the current communication service has ended.
By doing this, the next time the same processor selects the same transmission request flag SF, it is possible to recheck the incoming call permission, and the processor can check the blockage of the called processor at the individual communication level. There is no need to be conscious of it.
以上、通信制御装置側から動作を説明したが、
プロセツサは、送信については、送信要求が発生
した時にモード表示語MIWをチエツクし、送信
要求語SRWに送信要求フラグSFを立て、必要な
送信制御語SCWを設定しておけば良い。着信に
ついても着信許可フラグREをチエツクし、着信
ずみとなつたものをとりこみ、再び着信許可フラ
グRFを着信許可としておくだけでよい。なお、
先に述べたように着信制御語RCWは無限ループ
を組んで使用する。すなわち、着信ずみとなつた
ものをとりこむ場合、RCW＃０
から順次とりこ
んでゆき、RCW＃ｍ
までとりこんだら再びRCW
＃０
にもどりRDAにある送信データをとりこん
でゆく。このためプロセツサの負担は極めて少な
くなつている。本実施例では、送信要求フラグ
は、一括表示形式、着信許可フラグは、個別表示
形式を採用しているが、システムの通信方法か
ら、送信要求フラグ、着信要求フラグ、それぞれ
一括表示あるいは、個別表示形式のいずれを採用
しても良い。 The above explained the operation from the communication control device side.
Regarding transmission, the processor only has to check the mode indicator word MIW when a transmission request occurs, set the transmission request flag SF in the transmission request word SRW, and set the necessary transmission control word SCW. For incoming calls, it is sufficient to check the incoming call permission flag RE, take in the incoming call, and set the incoming call permission flag RF to allow incoming calls again. In addition,
As mentioned earlier, the incoming control word RCW is used in an infinite loop. In other words, when importing incoming calls, start from RCW#0 and then import RCW#m again.
#0 Return to RDA and import the transmitted data. Therefore, the burden on the processor is extremely reduced. In this embodiment, the transmission request flag is displayed in a collective display format, and the incoming call permission flag is displayed in an individual display format. Any format may be used.
発明の効果
以上述べた様に、本発明によれば、プロセツサ
は自身の記憶装置をアクセスするだけで、通信が
実行でき、他のプロセツサの通信状態を考える必
要がないので、簡便な通信を行うことができる。
すなわち通信の為の必要な処理内容は、送信相
手、転送語数、送信要求など必要不可決の情報の
他にはモード切替制御程度であり、極めて小さ
い。Effects of the Invention As described above, according to the present invention, a processor can communicate simply by accessing its own storage device, and there is no need to consider the communication status of other processors, so communication can be performed easily. be able to.
In other words, the necessary processing content for communication is extremely small, as it is limited to mode switching control in addition to necessary information such as the destination of transmission, the number of words to be transferred, and a transmission request.
このため個々のプロセツサが通信のために費す
処理時間は、小さく、実処理に処理能力を割当て
ることができるので、処理能力効率の高いマルチ
プロセツサ制御システムを提供できるという効果
がある。 Therefore, the processing time spent by each processor for communication is small, and the processing capacity can be allocated to actual processing, so that it is possible to provide a multiprocessor control system with high efficiency in processing capacity.
第１図は本発明の実施例のシステム構成図、第
２図ａ，ｂは本発明による通信制御装置の論理的
接続手段の一実施例を示す図、第３図、第４図は
実施例における制御語構成、第５図は通信制御装
置具備機能の一実施例を示す動作フローチヤート
である。
１……通信制御装置、２ａ〜２ｓ……プロセツ
サ、３……中央制御部、４……記憶装置、５……
バス結合回路、６……個別バス、７……共通バ
ス、SE……送信機能の接続命令、RE……着信機
能の接続命令、SCA……送信制御アドレス、
RCA……着信制御アドレス、MIW……モード表
示語、MOD……モード、SRW……送信要求表示
語、SF……送信要求フラグ、P.No……送信先プ
ロセツサ番号、SCW……送信制御語、WC……転
送語数、ERR……転送異常表示、RCW……着信
制御語、RF……着信許可フラグ、SDA……送信
データエリア先頭アドレス、RDA……データエ
リア先頭アドレス。
FIG. 1 is a system configuration diagram of an embodiment of the present invention, FIGS. 2a and 2b are diagrams showing an embodiment of logical connection means of a communication control device according to the present invention, and FIGS. 3 and 4 are embodiments. FIG. 5 is an operational flowchart showing one embodiment of the functions provided by the communication control device. 1...Communication control device, 2a-2s...Processor, 3...Central control unit, 4...Storage device, 5...
Bus coupling circuit, 6...Individual bus, 7...Common bus, SE...Connection instruction for sending function, RE...Connection instruction for receiving function, SCA...Transmission control address,
RCA...Incoming call control address, MIW...Mode display word, MOD...Mode, SRW...Send request display word, SF...Send request flag, P.No...Destination processor number, SCW...Send control word , WC...Number of transferred words, ERR...Transfer error display, RCW...Incoming control word, RF...Incoming permission flag, SDA...Send data area start address, RDA...Data area start address.
Claims (1)
御する通信制御装置から構成されるシステムにお
いて、 該各々のプロセツサは、プロセツサ間通信開始
時に、接続命令により該通信制御装置との接続を
該通信制御装置内に設定する手段と、該複数のプ
ロセツサ内の自プロセツサから他プロセツサに対
する送信データが存在する場合に自プロセツサ内
に送信要求表示および送信先を設定する手段と、
自プロセツサへの送信データの着信が可能な場合
に自プロセツサ内に着信許可表示を設定する手段
とを備え、 該通信制御装置は、前記設定手段により接続さ
れたプロセツサから送信要求表示を読み取る手段
と、送信要求表示が設定されていない場合は時間
をあけて再び送信要求表示を読み取る手段と、プ
ロセツサでの送信要求表示が設定され、該プロセ
ツサからの送信データの送信先プロセツサが前記
接続手段により接続されている場合に、送信先プ
ロセツサの着信許可表示を読み取る手段と、着信
許可表示が設定されている場合には、該通信制御
装置が該プロセツサ間の送信データの転送を行う
手段と、着信許可がない場合は、該プロセツサ内
に送信要求を保存し、時間をあけて再度該通信表
示を読み取る手段とを備えてなることを特徴とす
るプロセツサ間通信制御方式。 ２ 前記通信表示手段は、前記プロセツサと通信
制御装置のいずれかの一方のみが送信要求表示に
アクセス可能であることを表示する送信要求アク
セスモード表示手段を有し、前記通信制御装置
は、該送信要求アクセスモード表示を読み取る手
段と、該送信要求アクセスモード表示がプロセツ
サを表示する場合は送信要求なしとする手段およ
び該送信要求アクセスモード表示が通信制御装置
を表示する場合は送信要求表示を読み取る手段と
を有することを特徴とする特許請求の範囲第１項
記載のプロセツサ間通信制御方式。[Scope of Claims] 1. In a system comprising a plurality of processors and a communication control device that controls communication between the processors, each processor connects to the communication control device according to a connection command at the start of inter-processor communication. means for setting a transmission request display and a transmission destination in the plurality of processors when there is transmission data from one processor to another processor in the plurality of processors;
means for setting an incoming call permission indication in the own processor when transmission data can be received by the own processor, and means for reading a transmission request indication from the processor connected by the setting means; , means for reading the transmission request indication again after a period of time if the transmission request indication is not set, and a transmission request indication on the processor are set, and the destination processor of the transmission data from the processor is connected by the connection means. means for reading the incoming call permission indication of the destination processor if the destination processor is set, and means for the communication control device to transfer transmission data between the processors if the incoming call permission indication is set An inter-processor communication control system characterized by comprising means for storing the transmission request in the processor and reading the communication display again after a period of time if there is no transmission request. 2. The communication display means includes a transmission request access mode display means for displaying that only one of the processor and the communication control device can access the transmission request display, and the communication control device means for reading a request access mode indication; means for determining no transmission request when the transmission request access mode indication indicates a processor; and means for reading a transmission request indication when the transmission request access mode indication indicates a communication control device. An inter-processor communication control system according to claim 1, characterized in that the inter-processor communication control system comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23946683A JPS60130995A (en) | 1983-12-19 | 1983-12-19 | Communication control system between processors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23946683A JPS60130995A (en) | 1983-12-19 | 1983-12-19 | Communication control system between processors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130995A JPS60130995A (en) | 1985-07-12 |
| JPH036709B2 true JPH036709B2 (en) | 1991-01-30 |
Family
ID=17045178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23946683A Granted JPS60130995A (en) | 1983-12-19 | 1983-12-19 | Communication control system between processors |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130995A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806778B2 (en) * | 1994-01-28 | 1998-09-30 | 甲府日本電気株式会社 | Conversion index buffer clear instruction processing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247601A (en) * | 1975-10-15 | 1977-04-15 | Hitachi Ltd | Polling method of maultipoint system |
| JPS54122059A (en) * | 1978-03-15 | 1979-09-21 | Nec Corp | Inter-processor information transfer system |
| JPS55158755A (en) * | 1979-05-29 | 1980-12-10 | Mitsubishi Electric Corp | Communication system among information processors |
| JPS57119537A (en) * | 1981-01-19 | 1982-07-26 | Fujitsu Ltd | Facsimile communication system |
-
1983
- 1983-12-19 JP JP23946683A patent/JPS60130995A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247601A (en) * | 1975-10-15 | 1977-04-15 | Hitachi Ltd | Polling method of maultipoint system |
| JPS54122059A (en) * | 1978-03-15 | 1979-09-21 | Nec Corp | Inter-processor information transfer system |
| JPS55158755A (en) * | 1979-05-29 | 1980-12-10 | Mitsubishi Electric Corp | Communication system among information processors |
| JPS57119537A (en) * | 1981-01-19 | 1982-07-26 | Fujitsu Ltd | Facsimile communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130995A (en) | 1985-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483647A (en) | System for switching between two different operating systems by invoking the server to determine physical conditions to initiate a physical connection transparent to the user | |
| JPS604624B2 (en) | System for retransmitting incorrect information frames | |
| US4750114A (en) | Local area network control block | |
| EP0029331A1 (en) | Inter-subsystem communication system | |
| JPH11126196A (en) | Data transfer method and computer system suitable for the same | |
| JPH114279A (en) | Method and mechanism for transmission between advanced systems | |
| JPH036709B2 (en) | ||
| JPH0452982B2 (en) | ||
| JPH0981533A (en) | Inter-processor data transfer system and ring buffer memory for the same | |
| KR0154489B1 (en) | Apparatus for receiving/sending ipc message in atm switching system and method thereof | |
| JPS6126706B2 (en) | ||
| JP2718690B2 (en) | Communication control system | |
| JPS6332298B2 (en) | ||
| JPS61123244A (en) | Data communication processor | |
| JPH0225580B2 (en) | ||
| JPH0115100B2 (en) | ||
| JPS605367A (en) | Communication control processor | |
| JPS5824254A (en) | Packet buffer-free system | |
| JPS6224377A (en) | Information collecting system for data communication network | |
| JPH10320345A (en) | Bus controller | |
| JPH04239369A (en) | Shared memory device control system | |
| JPS6218107B2 (en) | ||
| JPS62120563A (en) | Connection system for host computer in job transfer | |
| JPH05153118A (en) | Communication control method | |
| JPH0285947A (en) | Data transmission system |