JPH0365737A - Peripheral control device - Google Patents
Peripheral control deviceInfo
- Publication number
- JPH0365737A JPH0365737A JP1201769A JP20176989A JPH0365737A JP H0365737 A JPH0365737 A JP H0365737A JP 1201769 A JP1201769 A JP 1201769A JP 20176989 A JP20176989 A JP 20176989A JP H0365737 A JPH0365737 A JP H0365737A
- Authority
- JP
- Japan
- Prior art keywords
- address
- conditional branch
- control device
- peripheral control
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 23
- 238000004891 communication Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000009191 jumping Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の周辺装置を制御する周辺制御装置に関
し、特に、ファームウェアの実行アドレスのうち条件ブ
ランチ命令のアドレスとその条件ブランチからのジャン
プ先のアドレスのみを格納するアドレストレースを有す
る装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a peripheral control device that controls a plurality of peripheral devices, and in particular, the address of a conditional branch instruction among the execution addresses of firmware and the jump destination from that conditional branch. The present invention relates to a device having an address trace that stores only addresses.
従来の技術
従来装置のアドレストレースはファームウェアの全実行
アドレスを格納していた。そしてファームウェアの実行
ステップ数がアドレストレースのメモリ容量を越えた場
合には古い実行アドレスは捨てられ、メモリ容量に格納
できる実行ステップ数のみ格納していた。Prior Art The address trace of conventional devices stores all execution addresses of firmware. If the number of firmware execution steps exceeds the address trace memory capacity, the old execution address is discarded, and only the number of execution steps that can be stored in the memory capacity is stored.
発明が解決しようとする課題
上述した従来の周辺制御装置のアドレストレースでは、
ファームウェアの全実行アドレスを格納していたのでフ
ァームウェアが分岐しない場合でも全ての実行アドレス
を格納していた。従って、実行アドレスの初めのアドレ
スさえわかれば、ファームウェアリストによってファー
ムウェアがどのパスを通ったかわかる場合でも全ての実
行アドレスを格納していた。その為に、実行ステップ数
がアドレストレースのメモリ容量を越えてしまい、古い
実行アドレスが見えない場合があった。Problems to be Solved by the Invention In the address trace of the conventional peripheral control device described above,
All execution addresses of the firmware were stored, so even if the firmware did not branch, all execution addresses were stored. Therefore, as long as the first address of the execution address is known, all execution addresses are stored even if the firmware list indicates which path the firmware took. As a result, the number of execution steps exceeds the address trace memory capacity, and old execution addresses may not be visible.
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な周辺制御装置を提供
することにある。The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a novel peripheral control device that makes it possible to eliminate the above-mentioned drawbacks inherent in the conventional technology.
課題を解決するための手段
上記目的を遠戚する為に、本発明に係る周辺制御装置は
、条件ブランチ命令を判断する回路と、この判断回路に
より条件ブランチと判断されたならばそのアドレスとそ
の条件ブランチ命令からのジャンプ先のアドレスをアド
レストレースに格納する手段とを設けて構成される。Means for Solving the Problems In order to achieve the above-mentioned object distantly, a peripheral control device according to the present invention includes a circuit for determining a conditional branch instruction, and, if the determination circuit determines a conditional branch, the address and its address. and means for storing a jump destination address from a conditional branch instruction in an address trace.
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。Embodiment Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.
第１図は本発明に係る周辺制御装置のシステム内での位
置を示すブロック図である０周辺制御装置３はＣＰＵま
たはＩＯＰ １と共に通信バス２に接続されている。ま
た周辺制御装置３には周辺装置４（４−１，４−２，４
−３）が接続される。FIG. 1 is a block diagram showing the position of a peripheral control device according to the present invention in a system. A peripheral control device 3 is connected to a communication bus 2 together with a CPU or an IOP 1. As shown in FIG. Additionally, the peripheral control device 3 includes peripheral devices 4 (4-1, 4-2, 4).
-3) is connected.
第２図は本発明に係る周辺制御装置の一実施例を示すブ
ロック構成図である。第２図を参照するに、本周辺制御
装置３は、バスコントローラ５、アダプタ６、プロセッ
サ７、Ｃ３（ファームウェアを格納するメモリ）８、ア
ドレストレース１０、条件ブランチ判定回路９から構成
されている。バスコントローラ５は、通信バス２に接続
され、ＣＰＵまたはＩＯＰ １とコマンドまたはデータ
のやりとりを行う、アダプタ６は周辺装置４へのデータ
の変換を行う、プロセッサ７は通信バス２、バスコント
ローラ５を通して受信したコマンドをＣ８ｓ上のファー
ムウェアの指示に従って処理を行う０条件ブランチ判定
回路９は、Ｃ８８とデータバスで接続され、データバス
から入力されるマイクロコードが条件ブランチ命令の場
合にその命令と次の命令の実行時にアドレストレース１
０にライトイネーブル信号を送る。アドレストレース１
０は、条件ブランチ検出回路９からのイネーブル信号を
受は取ると、アドレストレース１０と接続しているアド
レスバスから実行アドレスをアドレストレース１０に格
納する。こうすることにより条件ブランチ命令のアドレ
スとその条件ブランチからのジャンプ先のアドレスのみ
をアドレストレース１０に格納することができる。FIG. 2 is a block diagram showing an embodiment of the peripheral control device according to the present invention. Referring to FIG. 2, the peripheral control device 3 includes a bus controller 5, an adapter 6, a processor 7, a C3 (memory for storing firmware) 8, an address trace 10, and a conditional branch determination circuit 9. The bus controller 5 is connected to the communication bus 2 and exchanges commands or data with the CPU or IOP 1. The adapter 6 converts data to the peripheral device 4. The processor 7 is connected to the communication bus 2 and the bus controller 5. A zero condition branch judgment circuit 9, which processes received commands according to instructions from the firmware on the C8s, is connected to the C88 via a data bus, and when the microcode input from the data bus is a conditional branch instruction, it processes that instruction and the next one. Address trace 1 when executing an instruction
Sends a write enable signal to 0. address trace 1
0 stores an execution address in the address trace 10 from the address bus connected to the address trace 10 when receiving the enable signal from the conditional branch detection circuit 9 . By doing so, only the address of the conditional branch instruction and the address of the jump destination from the conditional branch can be stored in the address trace 10.
発明の詳細
な説明したように、本発明によれば、アドレストレース
に条件ブランチ命令のアドレスとその条件ブランチから
のジャンプ先のアドレスのみを格納することにより、ハ
ードウェア量を増加せずに全実行アドレスを格納する場
合に比べて、より以前の実行アドレスまで格納すること
ができる効果が得られる。As described in detail, according to the present invention, by storing only the address of a conditional branch instruction and the jump destination address from the conditional branch in the address trace, full execution can be performed without increasing the amount of hardware. Compared to the case where addresses are stored, it is possible to store even earlier execution addresses.
第１図は本発明に係る周辺制御装置のシステム内での位
置を示すブロック図、第２図は第１図で示した本発明に
係る周辺制御装置の一実施例を示すブロック構成図であ
る。
１・・・ＣＰＵ （中央処理装置）、２・・・通信バス
、３・・・周辺制御装置、４・・・周辺装置、５・・・
バスコントローラ、６・・・アダプタ、７・・・プロセ
ッサ、８・・・Ｃ８，９・・・条件ブランチ判定回路、
１０・・・アドレストレースFIG. 1 is a block diagram showing the position of a peripheral control device according to the present invention in a system, and FIG. 2 is a block diagram showing an embodiment of the peripheral control device according to the present invention shown in FIG. . 1... CPU (central processing unit), 2... communication bus, 3... peripheral control device, 4... peripheral device, 5...
Bus controller, 6... Adapter, 7... Processor, 8... C8, 9... Conditional branch judgment circuit,
10...Address trace
Claims (1)
御装置と前記装置間の情報を転送する為の通信バスを有
するデータ処理システムにおける入出力動作の指令を行
う為の信号またはコマンドの処理と周辺装置の動作及び
データ転送の処理を行う論理的に複数のチャネルを有す
る周辺制御装置において、条件ブランチ判定回路を持ち
、周辺制御装置の制御を行うプロセッサの実行アドレス
を格納するアドレストレースに条件ブランチ命令のアド
レスとその条件ブランチからのジャンプ先のアドレスの
みを格納するアドレストレースを有することを特徴とす
る周辺制御装置。Processing of signals or commands for instructing input/output operations in a data processing system having a central processing unit, a peripheral control device for controlling a plurality of peripheral devices, and a communication bus for transferring information between the devices. A peripheral control device that logically has a plurality of channels that performs peripheral device operations and data transfer processes has a conditional branch judgment circuit and a conditional branch judgment circuit that stores the execution address of the processor that controls the peripheral control device. A peripheral control device characterized by having an address trace that stores only the address of a branch instruction and the address of a jump destination from the conditional branch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201769A JPH0365737A (en) | 1989-08-03 | 1989-08-03 | Peripheral control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201769A JPH0365737A (en) | 1989-08-03 | 1989-08-03 | Peripheral control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0365737A true JPH0365737A (en) | 1991-03-20 |
Family
ID=16446635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201769A Pending JPH0365737A (en) | 1989-08-03 | 1989-08-03 | Peripheral control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0365737A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200348A (en) * | 1993-11-23 | 1995-08-04 | Rockwell Internatl Corp | Method and apparatus for compression of program address dataand apparatus for quickening of debugging processing of program |
| JP2002102755A (en) * | 2000-10-04 | 2002-04-09 | Fuji Seal Inc | Cover for trigger type liquid sprayer and trigger type liquid sprayer provided with the same |
| US10072390B2 (en) | 2014-05-22 | 2018-09-11 | Ihc Holland Ie B.V. | Tubular foundation element, assembly and method for installing tubular foundation elements in a ground formation |
-
1989
- 1989-08-03 JP JP1201769A patent/JPH0365737A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200348A (en) * | 1993-11-23 | 1995-08-04 | Rockwell Internatl Corp | Method and apparatus for compression of program address dataand apparatus for quickening of debugging processing of program |
| JP2002102755A (en) * | 2000-10-04 | 2002-04-09 | Fuji Seal Inc | Cover for trigger type liquid sprayer and trigger type liquid sprayer provided with the same |
| US10072390B2 (en) | 2014-05-22 | 2018-09-11 | Ihc Holland Ie B.V. | Tubular foundation element, assembly and method for installing tubular foundation elements in a ground formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467447A (en) | Information transferring apparatus | |
| EP0155211A2 (en) | System for by-pass control in pipeline operation of computer | |
| JPH06105460B2 (en) | Multiprocessor processor switching device | |
| JPH0769812B2 (en) | Data processing device | |
| JPH02156334A (en) | Information processor | |
| JPH04363746A (en) | Microcomputer system having dma function | |
| JPH0365737A (en) | Peripheral control device | |
| KR920002830B1 (en) | Direct memory access controller | |
| JPS60263238A (en) | Information processor | |
| JP2000040057A (en) | Computer system, buffer controller and transferring method | |
| JPS61241833A (en) | Instruction code access controller | |
| JPH0357053A (en) | Down load control system for communication processing device | |
| JPH0736806A (en) | Dma system | |
| JP2707770B2 (en) | Data chain control method for remote channel system | |
| JPS61208127A (en) | Microprogram controller | |
| JP2632859B2 (en) | Memory access control circuit | |
| JPH0228724A (en) | System for controlling branching instruction | |
| JP2000067008A (en) | Multi-processor system | |
| JPH06110681A (en) | Microcomputer system | |
| JPH0341542A (en) | Peripheral controller | |
| JPS6223341B2 (en) | ||
| JPH05143360A (en) | Microcomputer | |
| JP2003067319A (en) | Data transfer device | |
| JPH0981390A (en) | Program downloading system | |
| JPS5918733B2 (en) | Data transmission/reception control device |