JPH036545B2

JPH036545B2 -

Info

Publication number: JPH036545B2
Application number: JP58006082A
Authority: JP
Inventors: Takahide Oogami; Nobuyuki Iijima; Teijiro Sakamoto; Toshuki Hirai
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-01-18
Filing date: 1983-01-18
Publication date: 1991-01-30
Also published as: US4825359A; JPS59132070A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、高速にアレイ演算を行なうためのデ
ータ処理装置に関するものであり、更に具体的に
は、データおよびプログラムを記憶するグローバ
ル・メモリ・ユニツト、プログラムを実行し、ア
レイ演算の制御等を行なうコントロール・プロセ
ツサ・ユニツト、アレイ演算を実行するアレイ・
プロセツサ・ユニツトおよび外部の入出力装置と
のインターフエースである外部インターフエー
ス・ユニツトとを有し、これらの機能ユニツトが
データ・バスおよび制御バスによつて接続された
データ処理装置に関するものである。

〔従来技術〕

一般に、科学技術計算においてアレイ演算の占
める割り合いは高く、これを汎用計算機で処理す
ると時間がかかり過ぎることから、アレイ演算を
専用に行なうデータ処理装置が種々考案され、そ
のうちのいくつかは実用化されてきた。このよう
なアレイ演算用のデータ処理装置には、下に示す
ようないくつかの形式に分類される。

Ａ FFTプロセツサのように、アレイ演算でも
特定の種類の演算のみの高速化を図つた専用の
プロセツサ。

Ｂ汎用計算機にその入出力インターフエースを
介して接続され、一般の科学技術計算における
アレイ演算を汎用計算機よりも高速に実行する
アレイ・プロセツサ。

Ｃ汎用計算機の中央処理装置を共有し、アレイ
演算専用の機能を付加した内蔵アレイ・プロセ
ツサ。

Ｄ超高速に科学技術計算におけるアレイ演算を
処理するスーパーコンピユータ。

上記のうち、Ａの形式の専用プロセツサにおい
ては、その構成はある特定の処理に向いたものと
なつており、限られた種類の演算を対象としてい
る。このため、対象としている演算の処理は高速
に行なえるが、対象外の演算は全く行なえない
か、あるいは行なえるとしても非常に低速の処理
となり、処理の柔軟性に欠けるという欠点があつ
た。

また、上記Ｂの形式のアレイ・プロセツサで
は、処理の柔軟性はあるが、特定の処理を考えた
とき、汎用計算機に比べて処理性能は改善される
ものの、専用プロセツサが必要な分野に適用でき
るほどの処理性能は有していないという欠点があ
つた。また、汎用計算機の入出力装置の１つとし
て接続されているため、ある１つの演算から他の
演算に処理が移るときには入出力のオーバーヘツ
ドが大きいという欠点もあつた。

さらに、上記Ｃの形式の内蔵アレイ・プロセツ
サでは、処理の柔軟性は汎用計算機の中央処理装
置を共有しているため充分にあるが、その反面、
処理性能は上記Ｂの形式のアレイ・プロセツサほ
どは改善されないという欠点があつた。

上記Ｄの形式のスーパーコンピユータでは、大
規模科学技術計算を指向しており、処理は非常に
高速に行なえる。一般に、スーパーコンピユータ
では取り扱えるデータ幅も広く精度良く計算が行
なえるようになつている。しかし、構成は大規模
であり、精度をそれほど要求しない応用に対して
は、高価過ぎるという欠点があつた。

以上のことより、前記Ａ〜Ｄの形式のデータ処
理装置を次のような条件を要求する応用に対して
用いることは不適当である。

−科学技術計算、とくに、アレイ計算を主体とす
る。

−専用プロセツサとほゞ同等の高速な処理を行な
う。

−演算の精度はそれほど要求しない。

−プログラムにより処理内容を動的に変更でき
る。

−処理内容の変更に伴うオーバーヘツドが小さ
い。

〔発明の概要〕

本発明は、このような応用に対して、高速でか
つ柔軟性のあるアレイ演算用データ処理装置を提
供し、前述の従来のアレイ演算用データ処理装置
の欠点を補うためになされたもので、特許請求の
範囲に記載したように構成したことを特徴とする
ものである。

〔発明の実施例〕

第１図は、本発明に従うアレイ演算用データ処
理装置全体の概略を示すものである。図中、１０
０，２００，３００，４００，５００は機能ユニ
ツトを示し、１０，２０，３０は複数のバスの束
（以後、これをバンドルと呼ぶ）を示す。

第１図において、大量のデータ（アレイ・デー
タおよびスカラ・データ）およびプログラムは大
容量の記憶部を持つグローバル・メモリ・ユニツ
ト１００に記憶され、実行しようとするプログラ
ムおよびこれに関係したデータはメモリ・バンド
ル１０を介して、コントロール・プロセツサ・ユ
ニツト２００内のローカル・プログラム・メモリ
２１０に転送される。

第１図に示されているデータ処理装置に関する
ほとんど全ての制御を、コントロール・プロセツ
サ・ユニツト２００が、その内部に持つローカ
ル・プログラム・メモリ２１０に格納されている
プログラムを、同じくその内部にあるプログラム
実行ユニツト２２０で実行することによつて行な
う。コントロール・プロセツサ・ユニツトは、ロ
ーカル・プログラム・メモリ２１０を主記憶と
し、プログラム実行ユニツト２２０を中央処理装
置とする計算機と見なすことができる。従つて、
コントロール・プロセツサ・ユニツト２００での
プログラムの実行は、通常、その内部で閉じた形
で行なわれ、新しくプログラムが必要になつた場
合やプログラムの実行結果をグローバルメモリ・
ユニツト１００に格納する必要が生じた場合など
に限つて、グローバル・メモリ・ユニツト１００
とコントロール・プロセツサ・ユニツト２００と
の間でデータ転送が行なわれる。このことによ
り、グローバル・メモリ・ユニツト１００への定
常的なデータ・アクセスをなくし、他の機能ユニ
ツトがアクセスする機会を増やしている。

コントロール・プロセツサ・ユニツト２００内
のプログラム実行ユニツト２２０は、ローカル・
プログラム・メモリ２１０とバンドル４０によつ
て接続され、これを介して命令のフエツチ・デー
タの読み出し、およびデータの書き込みが行なわ
れる。プログラム実行ユニツト２２０は、本デー
タ処理装置に機械命令として定義されているマク
ロ命令を逐次実行するもので、マイクロプログラ
ムによつて、マクロ命令の読み出し、解読、デー
タの読み出し、実行、実行結果の書き込み等が制
御される。

グローバル・メモリ・ユニツト１００に記憶さ
れている大量のアレイ・データを処理するのは、
メモリ・バンドル１０に接続されたアレイ・プロ
セツサ・ユニツト３００で、これは、ローカル・
データ・メモリ３１０とアレイ演算実行ユニツト
３２０とから構成される。処理するアレイ・デー
タは、まず、グローバル・メモリ・ユニツト１０
０よりローカル・データ・メモリ３１０に転送さ
れ、この後、アレイ演算実行ユニツト３２０にロ
ーカル・データ・メモリ３１０から取り出された
データが供給され、処理された後、結果をローカ
ル・データ・メモリ３１０に返す。ローカル・デ
ータ・メモリ３１０とアレイ演算実行ユニツト３
２０との間で、バンドル５０を介してデータの授
受を行ないながら、必要な回数だけ、この処理サ
イクルを繰り返す。最終的な結果がローカル・デ
ータ・メモリ３１０に格納された後、これよりグ
ローバル・データ・メモリ１００に転送される。

機能ユニツト４００は外部インターフエース・
ユニツトで、これと入出力バンドル３０を介して
接続される例えばデイスプレイ装置および実時間
信号入力装置等の入出力装置５００ａ，５００ｂ
とグローバル・メモリ・ユニツト１００との間で
のデータ転送を制御する。

コントロール・プロセツサ・ユニツト２００
は、データ処理装置全体の制御を行なうために、
制御バンドル２０を介して、アレイ・プロセツ
サ・ユニツト３００、グローバル・メモリ・ユニ
ツト１００、外部インターフエース・ユニツト４
００に対し制御データを送出したり、あるいはこ
れらの機能ユニツトの状態に関するデータを読み
込んだりする。アレイ・プロセツサ・ユニツト３
００に対するアレイ演算の制御あるいは外部イン
ターフエース・ユニツト４００に対する入出力デ
ータの転送制御はこの制御バンドル２０を用いて
行なわれる。

次に、アレイ演算実行ユニツト３２０の構成を
第２図に示す。図中、３３０，３３１ａ〜３３１
ｃ，３３２ａ〜３３２ｆ，３３３ａ〜３３３ｇ，
３３４ａ〜３３４ｄ，３３５，３３６ａ〜３３６
ｂは演算器、３４０，３４１，３４２はデータ・
バンドルを示す。

演算器は、コントロール・プロセツサ・ユニツ
ト・インターフエース３３０，ローカル・デー
タ・メモリ・入力インターフエース３３１ａ〜３
３１ｃ，算術論理演算器３３２ａ〜３３２ｆ、遅
延器３３３ａ〜３３３ｇ、乗算器３３４ａ〜３３
４ｄ、シフタ３３５，ローカル・データ・メモ
リ・出力インターフエース３３６ａ，３３６ｄか
ら成り、これらの演算器の入出力はそれぞれ第２
図に示すようにデータ・バンドルに接続されてい
る。

通常、ローカル・データ・メモリ３１０から読
み出されるデータを、ローカル・データ・メモ
リ・入力インターフエース３３１ａ〜３３１ｃを
介して各種の演算器に送られ、演算結果はローカ
ル・データ・メモリ・出力インターフエース３３
６ａ〜３３６ｂを介してロール・データ・メモリ
３１０に格納される。データ・バンドル３４０，
３４１，３４２は複数のデータ・バスから成つて
いるため、演算器間のデータ転送は複数同時に行
える。

ローカル・データ・メモリ・入力インターフエ
ース３３１ａ〜３３１ｃを介して入力されたデー
タに対してどのような演算が行なわれるかは各演
算器の入力データ選択および各データ・バンドル
のデータ選択に依存するもので、アレイ演算の種
類に応じて任意に決定できるようになつている。

各演算器はそれぞれ入力データ選択回路に接続
される演算回路、演算回路の結果を保持するレジ
スタおよびレジスタに保持されたデータをデー
タ・バンドルに出力する選択回路から構成され
る。

演算回路の一例として、第２図に示す算術論理
演算器３３２ａの構成を第３図に示す。図中３４
０ａ〜３４０ｄはデータ・バンドル３４０を構成
するデータ・バス、３５０ａ，３５０ｂは入力デ
ータ選択回路、３５１は算術論理演算回路、３５
２は演算結果を保持するレジスタ、３５３は出力
データ選択回路、３４１ａ，３４１ｂはデータ・
バンドル３４１の一部をなすデータ・バスであ
る。

１つの演算器と他の演算器とがデータ・バスで
接続されているとき、演算器のレジスタに保持さ
れたデータが他の演算器の入力となり、演算回路
を通つて結果がレジスタに保持されるようなパス
ができる。第２図に示されたアレイ演算実行ユニ
ツトは、このようなレジスタからレジスタまでの
パスをデータが１サイクルで通るように考慮され
ている。即ち、アレイ演算実行ユニツト３２０で
は、１サイクル毎に１つの演算が演算器で行なわ
れる。全ての演算器のレジスタは同期して動作す
るようになつており、１サイクルごとにローカ
ル・データ・メモリ・入力インターフエース３３
１ａ〜３３１ｃからデータが入力されれば、１サ
イクルごとにローカル・データ・メモリ・出力イ
ンターフエース３３６ａ〜３３６ｂから演算結果
が出力される。従つて、演算のパイプライン処理
が可能となる。

演算のパイプライン処理の例として、第４図に
示すFFT（高速フーリエ変換）においてよく用い
られるバタフライ演算を考える。第４図に示すバ
タフライ演算は、次の式を図式化したものであ
る。

P′＝Ｐ＋Ｑ・Ｗ Q′＝Ｐ−Ｑ・Ｗ (1) ここで、Ｗは回転因子を示し、Ｐ，Ｑ，Ｗ，
P′，Q′は全て複素数（実数部および虚数部はそれ
ぞれ整数）である。

バタフライ演算を行なうために、アレイ演算実
行ユニツト３２０を構成した様子を第５図に示
す。図中、３３１ａ〜３３１ｃ，３３２ａ〜３３
２ｆ，３３３ａ，３３３ｃ〜３３３ｄ，３３４ａ
〜３３４ｄ，３３６ａ，３３６ｂは第２図に示し
たものと同じ演算器を示し、３４０ａ〜３４０ｄ
はデータ・バンドル３４０のデータ・バス、３４
１ａ〜３４１ｉはデータ・バンドル３４１のデー
タ・バス、３４２ａ〜３４２ｃはデータ・バンド
ル３４２のデータ・バスを示す。

第５図で示されているバタフライ演算は、式(1)
とは少し異なり、データ長が短かいために生じる
可能性のあるオーバーフローを避けるため、式(2)
に示すような演算となつている。

ここで、第５図の構成を説明するため、以下の
ことを仮定する。

データ長：ワードを2nビツトとする。

実数データ：ｎビツト（半ワード）又は2n
ビツト（１ワード）ただし、「実数」とは「複素数」に対する言葉
で、実際には符号付きの整数。

複素数データ：実数部ｎビツト（半ワード）、
虚数部ｎビツト（半ワード）複素数Ｘ＝Re（Ｘ）＋jIm（Ｘ）に対し、実数部
Re（Ｘ）も虚数部Im（Ｘ）もともにｎビツト
（半ワード）の符号付き整数で表わされ、１ワ
ードに、Re（Ｘ）とIm（Ｘ）がパツクされてお
り、この１ワードで１つの複素数を表わすもの
とする。

演算器のデータ幅：ｎビツト（半ワード）×
２又は2nビツト（１ワード）×１乗算器を除く全ての演算器は、全ワード・モー
ドと半ワード・モードがあり、全ワード・モー
ドにおいては、2nビツト（１ワード）のデー
タ幅で演算を行ない、半ワード・モードでは、
2nビツトの１つの演算器が２つのｎビツトの
演算器に分割され、各々独立に演算できるもの
とする。ただし、乗算器はモードの区別なくｎ
ビツトのオペランドの乗算を行ない、結果を
2nビツトで表わすものとする。

データ・バス：ｎビツト（半ワード）×２１つのデータ・バスは2nビツトから成るが、
演算器の出力レジスタからデータ・バスへのデ
ータ出力の選択はｎビツト単位で可能とする。

以上のことを仮定して、第５図に示される各演
算器における演算を以下に示す。ただし、＜Ｆ＞
は全ワード・モードでの演算を示し、＜Ｈ＞は半
ワード・モードでの演算を示す。

−ローカル・データ・メモリ・入力インターフ
エ−ス３３１ａ＜Ｈ＞データＰ＝Re（Ｐ）＋jIm（Ｐ）を入力する。

−ローカル・データ・メモリ・入力インターフエ
ース３３１ｂ＜Ｈ＞データＱ＝Re（Ｑ）＋jIm（Ｑ）を入力する。

−ローカル・データ・メモリ・入力インターフエ
ース３３１ｃ＜Ｈ＞データＷ＝Re（Ｗ）＋jIm（Ｗ）を入力する。

−算術論理演算器３３２ａ＜Ｈ＞Ｘ＝１／２Re（Ｐ）＋ｊ１／２Im（Ｐ） −算術論理演算器３３２ｂＹ＝１／２Re（Ｑ）＋Ｊ１／２Im（Ｑ） −遅延器３３３ａ＜Ｈ＞Ｚ＝Ｗ＝Re（Ｗ）＋jIm（Ｗ） −乗算器３３４ａ Drr＝Re（Ｙ）×Re（Ｚ） −乗算器３３４ｂ Dri＝Re（Ｙ）×Im（Ｚ） −乗算器３３４ｃ Dir＝Im（Ｙ）×Re（Ｚ） −乗算器３３４ｄ Dii＝−Im（Ｙ）×Im（Ｚ） −遅延器３３３Ｃ＜Ｈ＞Ｃ＝Ｚ＝Re（Ｚ）＋jIm（Ｚ） −算術論理演算器３３２ｃ＜Ｆ＞ Er＝Drr＋Dii −算術論理演算器３３２ｄ＜Ｆ＞ Ei＝Dri＋Dir −遅延器３３３ｄ＜Ｈ＞Ｂ＝Ｃ＝Re（Ｃ）＋jIm（Ｃ） −算術論理演算器３３２ｅ＜Ｈ＞ P′＝｛Re（Ｂ）＋Er／2n｝＋ｊ｛Im（Ｂ）＋Ei／2n｝ −算術論理演算器３３２ｆ＜Ｈ＞ Q′＝｛Re（Ｂ）−Er／2n｝＋ｊ｛Im（Ｂ）−Ei／2n｝以上のようなアレイ演算実行ユニツトは、演算
の精度をあまり要求しない整数演算で充分な応用
に向いており、演算器の接続を動的に変更するこ
とにより応用に合つた柔軟な構成をとることがで
きる。

第２図に示されたアレイ・プロセツサ・ユニツ
ト３００内のアレイ演算実行ユニツト３２０の構
成と機能の制御は、本発明の核心をなすものであ
り、これを以下に述べる。

第１図において、アレイ・プロセツサ・ユニツ
ト３００は、制御バンドル２０を介してコントロ
ール・プロセツサ・ユニツト２００の制御を受け
る。制御バンドル２０は、第６図に示されるよう
に、コントロール・プロセツサ・ユニツト２００
内のプログラム実行ユニツト２２０内のコントロ
ール・コマンド・レジスタ２２１およびコントロ
ール・データ・レジスタ２２２に接続されたコン
トロール・コマンド・バス２１とコントロール・
データ・バス２２から構成される。

コントロール・コマンド・バス２１は、プログ
ラム実行ユニツト２２０が他のユニツトを制御す
る際に、ユニツトを識別するためのユニツト番号
と何をするかを示すコマンドおよびデータを送る
ためのもので、一方、コントロール・データ・バ
ス２２は、プログラム実行ユニツト２２０から他
のユニツトへ、あるいはその逆の方向へデータ転
送を行なうためのものである。

コントロール・コマンド・レジスタ２２１およ
びコントロール・データ・レジスタ２２２に値を
セツトするのは、プログラム実行ユニツト２２０
で実行されるマイクロ命令であり、また、コマン
ドおよびデータ等の送出およびデータの受け取り
の制御もマイクロ命令が行なう。

以上のような制御バンドル２０は、アレイ演算
実行ユニツト３２０において、１つの演算器に対
して、入力データの選択と機能を制御する制御モ
ジユール、あるいは、１つのデータ・バスへの入
力データを選択するために演算器の出力を制御す
る制御モジユールに接続されている。これを第７
図に示す。

第７図ａにおいて、３６０ａ，３６０ｂ，３６
０ｃは制御モジユールを示し、３７０ａ，３７０
ｂ，３７０ｃは演算器又はデータ・バスを示す。
また、第７図ｂには、制御モジユール３６０が制
御データ・メモリ３６１、データ選択回路３６
２、および制御レジスタ３６３から構成され、制
御レジスタ３６３から制御信号が演算器又はデー
タ・メモリ３７０に送られることが示されてい
る。

第７図ｂにおいて、演算器の入力データ選択お
よび機能の制御あるいはデータ・バスへの演算器
出力の入力選択制御を行なうため制御データが制
御レジスタ３６３に保持されており、この制御デ
ータは、通常、種々の制御データを保持している
制御データ・メモリ３６１から読み出される。制
御データ・メモリ３６１のアドレスは制御バンド
ル２０のコントロール・コマンド・バス２１から
与えられる。また、コントロール・データ・バス
２２からのデータを直接制御レジスタ３６３にセ
ツトできるようにデータ選択回路３６２が設けら
れている。

以上のような制御モジユールを設けることによ
り、アレイ演算実行ユニツトで行なわれる演算の
うち、頻繁に行なわれる演算に対する制御データ
をあらかじめ制御データ・メモリ３６１に格納し
ておけば、制御バンドル２０のコントロール・コ
マンド・バス２１を介してアドレスを与えるだけ
で、このアドレスに記憶されている制御データが
読み出されて制御レジスタにセツトされる。ま
た、制御データ・メモリ３６１に格納されていな
い制御データがあれば、制御バンドル２０のコン
トロール・データ・バス２２を用いて直接制御レ
ジスタ３６３に制御データを直接セツトすること
が可能である。

第８図に、第７図に示された制御モジユールを
設けたことにより、コントロール・コマンド・バ
スに１つのアドレスを与えれば、これに応じて、
全ての制御モジユール内の制御データ・メモリに
格納されている制御データが同時に読み出されそ
れぞれの制御レジスタにセツトされることを示
す。図中、３６１ａ，３６１ｂ，３６１ｃはそれ
ぞれ異なつた制御モジユールの制御データ・メモ
リを示し、３６３ａ，３６３ｂ，３６３ｃはそれ
ぞれの制御レジスタを示す。

第８図においては、コントロール・コマンド・
バス２１にFFT制御データ・アドレスが与えら
れると、全ての制御データ・メモリの同一アドレ
スに格納されているFFT制御データが読み出さ
れて制御レジスタにセツトされることを示してい
る。

このような機能により、多くの演算器に対する
多くの制御データを制御レジスタにセツトするの
に要する時間を大幅に消減することが可能とな
る。これはすなわち、アレイ演算実行ユニツト内
で各種のアレイ演算を行なうのに適した構成を動
的につくるためのオーバーヘツドを減少すること
につながるものである。

次に、以上述べたようなアレイ演算実行ユニツ
ト３２０における演算器およびこれを制御するた
めの制御モジユールの構成を効果的に用いること
により、プログラムの実行を高速に行なえる例に
ついて述べる。

第９図に、FFT（高速フーリエ変換）を行なう
プログラムの一部を示す。プログラムの意味は以
下の通りである。

第100行：レジスタR₃をFFTのループ・カウンタ
に用いる。第８図の例ではループを４回行な
うようにR₃に−４をロードする。

第101行：FFTのループの先頭で、レジスタR₀
に、グローバル・メモリ・ユニツトに格納さ
れているデータの先頭アドレスをSAからロ
ードする。

第102行：レジスタR₁にデータ・セツト数をDSN
からロードする。

第103行：レジスタR₂にFFTのサンプル点数32を
ロードする。

第104行：レジスタR₀，R₁，R₂にそれぞれ格納さ
れた、データの先頭アドレス・データ・セツ
ト数、およびサンプル点数を用いてFFTを
行なう。

第105行：レジスタR₄にデータ・セツト数をロー
ドする。

第106行：レジスタR₄の内容とレジスタR₂の内容
を掛け合わせて、結果をレジスタR₄（積の上
位部分）とR₅（積の下位部分）に入れる。こ
れによつて、FFTを行なつたデータ数を計
算する。

第107行：第106行で計算した積の下位部分（レジ
スタR₅）をデータの先頭アドレス（レジス
タR₀）に加える。これによつて、次のFFT
のためのデータの先頭アドレスを生成する。

第108行：第107行で計算した次のFFTのための
データの先頭アドレスをSAに格納する。

第109行：ループカウンタであるレジスタR₃に１
加える。

第110行：第109行での演算結果が０であればラベ
ルNEXTで示される第113行へ分岐し、そう
でなければ次の第111行へ移る。

第111行：第104行で実行させたFFTが終了した
かどうかをチエツクするもので、終了してい
れば第101行のLOOPへ分岐し、そうでなけ
れば次の行へ移る。

第112行：無条件分岐で、ラベルTSTLで示され
る第111行へ分岐する。

第９図で示されたプログラムでは、第104行の
CMF命令（コール・マクロ機能命令）でアレ
イ・プロセツサ・ユニツトにおけるFFT演算が
起動される。ロード命令LD、LDI、加算命令
ADD、ADDI、乗算命令MPY、ストマ命令ST、
条件分岐命令BCD、テスト命令TSTはコントロ
ール・プロセツサ・ユニツト内でマイクロプログ
ラムにより処理される。CMF命令は、コントロ
ール・プロセツサ・ユニツト内のマイクロプログ
ラムが、アレイ演算実行ユニツト内における演算
器間の接続制御および演算器の演算選択制御など
CMF命令で指定されたアレイ演算をアレイ・プ
ロセツサ・ユニツトで始めるのに必要な制御を行
ない、この後演算を開始するようにアレイ・プロ
セツサ・ユニツトを起動してその処理を終了す
る。CMF命令に続く命令は、アレイ・プロセツ
サ・ユニツト内でのアレイ演算が終了する前に処
理を行なうことができ、コントロール・プロセツ
サ・ユニツトとアレイ・プロセツサ・ユニツトと
の並列処理が可能となる。CMF命令で起動され
たアレイ・プロセツサ・ユニツトにおけるアレイ
演算が終了したか否かを検査するために、第９図
のプログラムにおける第111行のTST命令（テス
ト命令）が設けられている。

以上のように、CMF命令というアレイ演算を
制御する専用の機械命令を設けることにより、並
列処理を可能とし、処理速度の向上を図ることが
できる。

なお、以上は特定の構成をもつアレイ演算用デ
ータ処理装置について説明したが、本発明はこれ
に限らず特許請求の範囲に明示されている項目を
効果的に用いたアレイ演算用データ処理装置であ
ればどのようなものでもよい。

〔発明の効果〕

以上のように、本発明に係るアレイ演算用デー
タ処理装置では、アレイ演算実行ユニツト内の多
数の演算器をアレイ演算に合わせて動的に構成す
ることができ、かつ、制御を各演算器に対応させ
て分散させたため処理内容の変更に伴うオーバー
ヘツドを減少させることができ、従つて、精度は
それほど要求しないが高速な処理を要求するアレ
イ演算を主体とする科学技術計算の応用に対し処
理の高速性と柔軟性を提供できる効果を有する。

【図面の簡単な説明】

図はいずれもこの発明の実施例を示すもので、
第１図…アレイ演算用データ処理装置の構成を示
す図、第２図…アレイ演算実行ユニツトの構成を
示す図、第３図…算術論理演算器を示す図、第４
図…バタフライ演算を示す図、第５図…アレイ演
算実行ユニツト内の演算器の接続を示す図、第６
図…制御バスのインターフエースを示す図、第７
図…制御モジユールの構成を示す図、第８図…制
御データ・メモリの読み出しを示す図、第９図…
プログラム例を示す図。図中、１０，２０…バスの束（バンドル）、２
１，２２…バス、３０，４０，５０…バンドル、
１００…グローバル・メモリ・ユニツト、２００
…コントロール・プロセツサ・ユニツト、２１０
…ローカル・プログラム・メモリ、２２０…プロ
グラム実行ユニツト、２２１，２２２…レジス
タ、３００…アレイ・プロセツサ・ユニツト、３
１０…ローカル・データ・メモリ、３２０…アレ
イ演算実行ユニツト、３３０，３３１ａ〜３３１
ｃ，３３２ａ〜３３２ｆ，３３３ａ〜３３３ｇ，
３３４ａ〜３３４ｄ，３３５，３３６ａ〜３３６
ｂ…演算器、３４０…バンドル、３４０ａ〜３４
０ｄ…バス、３４１…バンドル、３４１ａ〜３４
１ｉ…バス、３４２…バンドル、３４２ａ〜３４
２ｃ…バス、３５０ａ〜３５０ｂ…データ選択回
路、３５１…算術論理演算回路、３５２…レジス
タ、３５３…データ選択回路、３６０，３６０ａ
〜３６０ｃ…制御モジユール、３６１，３６１ａ
〜３６１ｃ…メモリ、３６２…データ選択回路、
３６３，３６３ａ〜３６３ｃ…レジスタ、３７
０，３７０ａ〜３７０ｃ…演算器。なお図中、同
一あるいは相当部分には同一符号を付して示して
ある。

Claims

【特許請求の範囲】１大量のアレイ・データ、スカラ・データ、お
よびプログラムを記憶するためのグローバル・メ
モリ・ユニツトと、前記グローバル・メモリ・ユニツトにデータ・
バスを介して接続され、実行プログラムおよびこ
れに関係したデータを記憶するためのローカル・
プログラム・メモリおよびプログラムを構成する
機械命令に対応したマイクロプログラムを記憶す
るためのマイクロプログラム・メモリを有し、前
記ローカル・プログラム・メモリより順次読み出
される機械命令に対応してマイクロプログラム・
メモリに記憶されたマイクロプログラムを実行す
る手段を有するコントロール・プロセツサ・ユニ
ツトと、前記グローバル・メモリ・ユニツトにデータ・
バスを介して接続され、かつ、前記コントロー
ル・プロセツサ・ユニツトと制御バスを介して接
続され、アレイ演算に用いるアレイ・データを記
憶するためのローカル・データ・メモリを有し、
アレイ演算を行なうための算術論理演算器あるい
は乗算器等の複数の演算器を有し、前記ローカ
ル・データ・メモリと演算器とがデータ・バスに
より接続され、また、演算器と別の演算器との間
もデータ・バスにより接続され、前記コントロー
ル・プロセツサ・ユニツトで実行された少なくと
も１つのマイクロ命令によつて前記制御バスを介
して制御されるアレイ演算を実行する手段を有す
るアレイ・プロセツサ・ユニツトと、制御装置を介してデイスプレイ装置および実時
間信号入力装置等の入出力装置およびホスト・プ
ロセツサとのインターフエース装置を接続でき、
前記グローバル・メモリ・ユニツトとデータ・バ
スを介して接続され、また、前記コントロール・
プロセツサ・ユニツトと制御バスを介して接続さ
れ、前記コントロール・プロセツサ・ユニツトで
実行された少なくとも１つのマイクロ命令によつ
てデータの転送制御が行なわれる外部インターフ
エース・ユニツトと、を含むデータ処理装置において、ａ前記アレイ・プロセツサ・ユニツト内におい
て、１つ又は複数の演算器および１つ又は複数
のデータ・バスに対して各々専用の制御モジユ
ールを設け、ｂ前記制御モジユールを、これに対応した演算
器あるいはデータ・バスを制御する制御データ
を少なくとも１つ記憶するための制御データ・
メモリとこの制御データ・メモリより読み出し
た制御データを保持するための制御レジスタと
から構成し、ｃ前記制御モジユールの中で、演算器に対する
制御モジユールにおいて、制御レジスタに格納
された制御データにより、演算器の入力データ
を演算器の入力に接続されているデータ・バス
から取り込む手段と、演算器で行なわれる演算
等の選択ができるような手段を設け、ｄ前記制御モジユールの中で、データ・バスに
対する制御モジユールにおいて、制御レジスタ
に格納された制御データにより、データ・バス
に接続されている演算器の出力のうちいずれの
出力を当該データ・バスに出すかを選択できる
ような手段を設け、ｅ少なくとも１つの前記アレイ・プロセツサ・
ユニツトにおけるアレイ演算を制御するための
専用の機械命令を設け、ｆ前記アレイ演算制御用機械命令が前記コント
ロール・プロセツサ・ユニツトで実行されたと
き、この機械命令に対応して実行されるマイク
ロ命令の少なくとも１つが、前記アレイ・プロ
セツサ・ユニツト内の１つ又は複数の制御モジ
ユールに対して同時に、アレイ演算の種類を示
すとともに当該制御モジユール内の制御デー
タ・メモリのアドレスをも示す１つのデータ
を、前記コントロールプロセツサ・ユニツトと
アレイ・プロセツサ・ユニツトとの間の制御バ
スを介して送出すると、当該制御モジユール内
の制御データ・メモリより制御データが読み出
され、制御レジスタに格納されるような手段を
有し、ｇ前記ｆ項のようにして、前記アレイ・プロセ
ツサ・ユニツト内の各演算器が行なうべき演算
と演算器とデータ・バスとの間の接続を全て決
定した後、前記コントロール・プロセツサ・ユ
ニツト内で実行されたマイクロ命令によりアレ
イ演算を始めることができ、また、アレイ演算
の終了が前記アレイ・プロセツサ・ユニツトで
検知されたとき、これを前記コントロール・プ
ロセツサ・ユニツトに前記制御バスを介して知
らせることができる手段を有することを特徴とするアレイ演算用データ処
理装置。