JPH0364790A - Driving system for tft panel - Google Patents

Driving system for tft panel

Info

Publication number
JPH0364790A
JPH0364790A JP20183089A JP20183089A JPH0364790A JP H0364790 A JPH0364790 A JP H0364790A JP 20183089 A JP20183089 A JP 20183089A JP 20183089 A JP20183089 A JP 20183089A JP H0364790 A JPH0364790 A JP H0364790A
Authority
JP
Japan
Prior art keywords
gate
tft panel
gate electrode
signal
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20183089A
Other languages
Japanese (ja)
Other versions
JP3035923B2 (en
Inventor
Shinobu Sumi
忍 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1201830A priority Critical patent/JP3035923B2/en
Publication of JPH0364790A publication Critical patent/JPH0364790A/en
Application granted granted Critical
Publication of JP3035923B2 publication Critical patent/JP3035923B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To make the contrast constant at the upper and lower parts on a screen by switching the gate electrode driving signal of a TFT panel to one of plural levels in each field and holding charges implanted to each picture element constant. CONSTITUTION:The TFT panel is constituted by arraying plural gate lines G and drain lines D in matrix and connecting the liquid crystal display picture elements E to respective intersection parts through thin film transistors T for switching. A gate line driving means 21 applies the gate electrode driving signal to the gate lines G. A driving signal switching means 24 switches the level of the gate electrode driving signal every time constant lines are scanned to hold the charges implanted to each picture element E constant. A drain line driving means 22 supplies a video signal to the drain lines D in synchronism with the gate electrode driving signal. Consequently, the contrast of the TFT panel is made constant at the upper and lower parts on the screen.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アクティブ・マトリクス駆動方式により液晶
表示するTFTパネルの駆動方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a driving method for a TFT panel that displays a liquid crystal display using an active matrix driving method.

[従来の技術] 従来、液晶テレビ等の表示装置として用いられるTFT
パネル、即ち、アクティブ・マトリクス駆動方式の液晶
表示パネルは、第3図に示すように構成されている。同
図に示すようにゲートラインGl、G2.・・・及びド
レインラインDI、D2゜・・・がマトリクス状に配置
され、各交点部分にスイッチインク用の薄膜トランジス
タ(TFT)Tit。
[Prior art] TFTs conventionally used as display devices for liquid crystal televisions, etc.
The panel, ie, an active matrix drive type liquid crystal display panel, is constructed as shown in FIG. As shown in the figure, gate lines Gl, G2 . . . . and drain lines DI, D2° . . . are arranged in a matrix, and a thin film transistor (TFT) Tit for switch ink is provided at each intersection.

T12.・・・ T21. T22.・・・が設けられ
る。これらの薄膜トランジスタTll、 T12.・・
・、T21. T22゜・・・は、ゲート電極が対応す
るゲートラインGl。
T12. ...T21. T22. ... will be established. These thin film transistors Tll, T12.・・・
・, T21. T22°... is a gate line Gl to which the gate electrode corresponds.

G2.・・・に接続されると共に、ドレイン電極が対応
するドレインラインDi、D2.・・・に接続され、更
にソース電極に画素E 11.  E 12.・・・ 
E 21゜E22.・・・が接続される。
G2. . . , and the drain electrodes are connected to the corresponding drain lines Di, D2 . . . and further connected to the source electrode of the pixel E11. E12. ...
E21°E22. ... is connected.

これらの各画素Ell、  E12.・・・ E21.
  E22゜・・・は、それぞれ第4図に示すように画
素電極11a及び液晶素子11bからなり、画素電極1
1aが薄膜トランジスタTのソース電極に接続され、液
晶素子flbの一端がコモンラインを介してにコモン電
源12に接続される。
Each of these pixels Ell, E12. ...E21.
E22°... consists of a pixel electrode 11a and a liquid crystal element 11b, respectively, as shown in FIG.
1a is connected to the source electrode of the thin film transistor T, and one end of the liquid crystal element flb is connected to the common power supply 12 via a common line.

上記の構成において、ゲートラインGl、C;2゜・・
・及びドレインラインDI、D2.・・・が第5図に示
す信号により駆動される。この第5図において、(a)
は前半ゲート駆動信号、(b)はドレイン駆動信号、(
c)はコモン入力信号、(d)は後半ゲート駆動信号、
(e)は画面前半の画素電荷Q、(f)は画面後半の画
素電荷Qの波形を示している。
In the above configuration, gate lines Gl, C; 2°...
- and drain lines DI, D2. ... are driven by the signals shown in FIG. In this Figure 5, (a)
is the first half gate drive signal, (b) is the drain drive signal, (
c) is the common input signal, (d) is the second half gate drive signal,
(e) shows the waveform of the pixel charge Q in the first half of the screen, and (f) shows the waveform of the pixel charge Q in the second half of the screen.

上記第3図及び第4図に示すように構成されたTFTパ
ネルは、ゲートラインGl、G2.・・・が、第511
id(a)、(d)に示すゲートパルスにより順次選択
走査される。また、ドレインラインDI。
The TFT panel configured as shown in FIGS. 3 and 4 has gate lines Gl, G2, . ...is the 511th
Selective scanning is performed sequentially by gate pulses shown in id(a) and id(d). Also, drain line DI.

D2.・・・には、同図(b)に示すTV映像信号が入
力されるが、この映像信号は、TVのフィールドあるい
はフレームの周期で反転制御される。
D2. . . , the TV video signal shown in FIG. 5B is input, and this video signal is inverted in accordance with the TV field or frame period.

しかして、ゲートラインGl、G2.・・・にゲートパ
ルスが印加されると、画素E部分の充電電荷をQ1容容
量分をCとしたとき、画素EにはrV−Q/CJの電圧
Vがかかるが、ゲートパルスが印加されなくなると、充
電電荷Qは薄膜トランジスタTのオフ抵抗あるいは液晶
素子11bを介してリークするため画素Eに印加される
電圧は降下する。また、画素には、ドレインラインDに
与えられる信号とコモン信号との差の電圧、及び薄膜ト
ランジスタTのゲート・ソース間の容量Cgsにより微
分されたゲート信号がff1畳されて印加される。この
ため各画素Eにおける電荷Qは、各走査ライン毎に少し
づつ異なったものとなり、例えば画面の前半と後半のあ
るラインでは第5図(e)、(f)に示すような波形と
なる。従って、TFTパネル上に表示される画像のコン
トラストが上方部分と下方部分とで差を生じることにな
る。
Therefore, the gate lines Gl, G2 . When a gate pulse is applied to . When the charge Q is exhausted, the voltage applied to the pixel E drops because the charge Q leaks through the off-resistance of the thin film transistor T or the liquid crystal element 11b. Furthermore, a voltage difference between the signal applied to the drain line D and the common signal and a gate signal differentiated by the capacitance Cgs between the gate and source of the thin film transistor T are applied to the pixel after being multiplied by ff1. Therefore, the charge Q in each pixel E differs slightly from scan line to scan line, and for example, in certain lines in the first half and the second half of the screen, the waveforms are as shown in FIGS. 5(e) and 5(f). Therefore, the contrast of the image displayed on the TFT panel differs between the upper and lower parts.

[発明が解決しようとする課fi] 上記のように従来のTFTパネルの駆動方式では、各画
素の電荷が走査ライン毎に少しづつ異収ったものとなり
、画面の上方部分と下方部分とでコントラストに差を生
じるという欠点があった。
[Issues to be solved by the invention] As described above, in the conventional TFT panel driving method, the charge of each pixel is slightly different for each scanning line, and the charge is slightly different between the upper part and the lower part of the screen. This had the disadvantage of causing a difference in contrast.

本発明は上記実情に鑑みて成されたもので、TFTパネ
ルのコントラストを上下で一定にできるTFTパネルの
駆動方式を提供することを目的とする。
The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide a TFT panel driving method that can make the contrast of the TFT panel constant from top to bottom.

[課題を解決するための手段及び作用]本発明は、TF
Tパネルのゲート電極駆動電圧を例えば画面の中央位置
で切換え、画素への注入電荷が画面の上下で一定になる
ようにしたものである。
[Means and effects for solving the problem] The present invention provides TF
The gate electrode drive voltage of the T-panel is switched, for example, at the center of the screen, so that the charges injected into the pixels are constant at the top and bottom of the screen.

上記のようにTFTパネルのゲート駆動電圧を途中で切
換えることにより、画素への注入電荷を画面の上下で一
定にでき、画面全体に亘ってコントラストを均一に保つ
ことができる。
By switching the gate drive voltage of the TFT panel midway as described above, the charge injected into the pixel can be made constant at the top and bottom of the screen, and the contrast can be kept uniform over the entire screen.

[実施例] 以下、図面を参照して本発明の一実施例を説明する。[Example] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図はTFTパネルのゲート電極駆動回路の構成を示
すブロック図である。同図において21はシフトレジス
タで、このシフトレジスタには垂直同期信号に同期した
タイミング信号φV及び水平同期信号に同期したタイミ
ング信号φhが人力される。上記シフトレジスタ21は
、上記垂直タイミング信号φVを水平タイミング信号φ
hに同期して読み込んで順次シフトする。そして、上記
シフトレジスタ21の各ビット出力がレベルシフタ22
へ送られる。
FIG. 1 is a block diagram showing the configuration of a gate electrode drive circuit for a TFT panel. In the figure, reference numeral 21 denotes a shift register, to which a timing signal φV synchronized with a vertical synchronization signal and a timing signal φh synchronized with a horizontal synchronization signal are manually input. The shift register 21 converts the vertical timing signal φV into a horizontal timing signal φ
Read in synchronization with h and shift sequentially. Then, each bit output of the shift register 21 is transferred to a level shifter 22.
sent to.

上記のレベルシフタ22には、ゲート電極駆動信号の基
準電位(ローレベル)Va、Vbを与える第1及び第2
の電源23a、 23bが切換スイッチ24を介して選
択的に接続される。上記第1及び第2の電[23a 、
 23b (D電圧Va、Vbl、t、%J エバーI
OVと一20Vに設定される。上記切換スイッチ24は
、制御部(図示せず)から送られてくる切換信号Saに
より切換え制御される。この切換信号Saは、例えばコ
モン信号に同期して、すなわち、ゲートラインが1/2
画面走査される毎に信号レベルが切換わるようになって
おり、各フィールドの前半では第1の電源23aを選択
し、後半では第2の電源23bを選択するように切換ス
イッチ24を切換制御する。また、上記レベルシフタ2
2には、ゲート電極駆動信号のハイレベル電位Vddを
与える例えば+5vの動作電源25が接続される。そし
て、上記レベルシフタ22から出力される信号がゲート
電極駆動信号として第3図に示すTFTパネルのゲート
ラインにl、G2.・・・に供給される。
The above-mentioned level shifter 22 has first and second gate electrodes that apply reference potentials (low level) Va and Vb of the gate electrode drive signal.
power supplies 23a and 23b are selectively connected via a changeover switch 24. The first and second electricity [23a,
23b (D voltage Va, Vbl, t, %J Ever I
It is set to 20V and OV. The changeover switch 24 is controlled by a changeover signal Sa sent from a control section (not shown). This switching signal Sa is synchronized with, for example, the common signal, that is, the gate line is 1/2
The signal level is changed every time the screen is scanned, and the changeover switch 24 is controlled so that the first power source 23a is selected in the first half of each field, and the second power source 23b is selected in the second half of each field. . In addition, the level shifter 2
2 is connected to an operating power supply 25 of, for example, +5V, which provides a high-level potential Vdd of a gate electrode drive signal. The signal outputted from the level shifter 22 is applied as a gate electrode drive signal to the gate lines 1, G2, . ...is supplied to...

次に上記実施例の動作を第2図のタイミングチャートを
参照して説明する。
Next, the operation of the above embodiment will be explained with reference to the timing chart of FIG.

シフトレジスタ21は、各フィールドの開始時に与えら
れる垂直タイミング信号φVを水平タイミング信号φh
に同期して読込んで順次シフトする。
The shift register 21 converts the vertical timing signal φV given at the start of each field into the horizontal timing signal φh.
Read in synchronization with and shift sequentially.

そして、このシフトレジスタ21の各ビット出力信号が
レベルシフタ22へ送られる。このレベルシフタ22に
は、各フィールドの前半では第1の71 M23aの出
力電圧Vaが切換スイッチ24により選択されて供給さ
れている。従って、レベルシフタ22は、シフトレジス
タ21からパルス信号が与えられると、第2図(a)に
示すように電圧Vaを基準(ローレベル)とし、動作電
源25から供給される電圧Vddをハイレベルとするゲ
ート電極駆動信号を第3図に示すTFTパネルのゲート
ラインGl。
Each bit output signal of this shift register 21 is then sent to a level shifter 22. The level shifter 22 is supplied with the output voltage Va of the first 71M23a selected by the changeover switch 24 in the first half of each field. Therefore, when a pulse signal is applied from the shift register 21, the level shifter 22 uses the voltage Va as a reference (low level) and sets the voltage Vdd supplied from the operating power supply 25 to a high level, as shown in FIG. 2(a). A gate electrode drive signal is applied to the gate line Gl of the TFT panel shown in FIG.

G2.・・・に出力する。また、TFTパネルは、ドレ
インラインDI、D2.・・・に第2図(b)に示す映
像信号が供給されると共に、コモンラインにコモン電源
12が供給される。
G2. Output to... The TFT panel also has drain lines DI, D2. ... are supplied with the video signal shown in FIG. 2(b), and the common power supply 12 is supplied with the common line.

そして、TFTパネルに対する前半の走査を終了すると
、制御部(図示せず)から送られてくる切換信号Saの
レベルが反転し、切換スイッチ24が第2の電源2ab
側に切換わる。この結果、切換スイッチ24により第2
の電源23bの出力電圧vbが選択されてレベルシフタ
22に供給される。従って、レベルシフタ22から出力
されるゲート電極駆動信号は、第2図(a)に示すよう
に基準レベルがVaからvbに低下する。また、このと
き第2図(b)、(c)に示すようにドレイン駆動信号
及びコモン電源12の信号レベルが反転する。このよう
にコモン信号のレベル反転に同期してレベルシフタ22
の基準レベルが変化することにより、薄膜トランジスタ
Tのゲート・ソース間の容量Cgsを介して画素Eに電
荷Qが注入される。これにより画素Eへの寄生電荷Qが
キャンセルされて一定の電荷Qが画素Eに注入される。
When the first half of scanning for the TFT panel is completed, the level of the switching signal Sa sent from the control section (not shown) is inverted, and the changeover switch 24 is switched to the second power source 2ab.
Switch to the side. As a result, the changeover switch 24
The output voltage vb of the power supply 23b is selected and supplied to the level shifter 22. Therefore, the reference level of the gate electrode drive signal output from the level shifter 22 decreases from Va to Vb as shown in FIG. 2(a). Further, at this time, the signal levels of the drain drive signal and the common power supply 12 are inverted as shown in FIGS. 2(b) and 2(c). In this way, the level shifter 22 is synchronized with the level inversion of the common signal.
By changing the reference level of , charges Q are injected into the pixel E via the gate-source capacitance Cgs of the thin film transistor T. As a result, the parasitic charge Q to the pixel E is canceled and a constant charge Q is injected into the pixel E.

そして、上記レベルシフタ22は、シフトレジスタ21
からパルス信号が与えられると、第2図(a)に示すよ
うに電圧vbを基準(ローレベル)とし、動作電源25
から供給される電圧Vddをハイレベルとするゲート電
極駆動信号をTFTパネルの後半のゲートラインGに出
力する。このゲート電極駆動信号により薄膜トランジス
タTがオンし、ドレインラインDに与えられるドレイン
電極駆動信号が画素Eに供給されて画*Eが表示駆動さ
れる。
The level shifter 22 is connected to the shift register 21.
When a pulse signal is given from the operating power source 25, the voltage vb is used as a reference (low level) as shown in FIG. 2(a).
A gate electrode drive signal that sets the voltage Vdd supplied from the TFT panel to a high level is output to the gate line G in the latter half of the TFT panel. This gate electrode drive signal turns on the thin film transistor T, and the drain electrode drive signal applied to the drain line D is supplied to the pixel E, thereby driving the image *E to be displayed.

第2図(d)は、上記画素Eにおける電荷Qのレベル変
化を示したものである。
FIG. 2(d) shows the level change of the charge Q in the pixel E.

上記のように画面の後半において、画素Eへの寄生電荷
Qをキャンセルして一定の電荷Qを画素Eに注入するこ
とにより、電荷Qの放電による影響が無くなり、画面の
後半のコントラストを前半と同じレベルに保つことがで
きる。
As described above, by canceling the parasitic charge Q to the pixel E and injecting a constant charge Q into the pixel E in the second half of the screen, the influence of the discharge of the charge Q is eliminated, and the contrast of the second half of the screen is changed from that of the first half. can be kept at the same level.

そして、1フイールドの走査を終了すると、切換信号S
aのレベルが反転し、切換スイッチ24が第1の電源2
3a側に切換わって初期状態に戻る。
When the scanning of one field is completed, the switching signal S
The level of a is reversed, and the selector switch 24 is switched to the first power supply 2.
3a side to return to the initial state.

なお、上記実施例では、ゲート電極駆動信号のレベル切
換を画面の中央位置で1回だけ行なうようにしたが、こ
の駆動信号のレベル切換は一定間隔で複数回行なうよう
にしても良い。
In the above embodiment, the level of the gate electrode drive signal is switched only once at the center of the screen, but the level of the drive signal may be switched a plurality of times at regular intervals.

[発明の効果] 以上詳記したように本発明によれば、TFTパネルのゲ
ート電極駆動信号を各フィールドにおいてそれぞれ複数
レベルに切換え、各画素への注入電荷を一定に保つよう
にしたので、各画素の放電による影響を無くしてコント
ラストを画面の上下で一一定に保つことができ、画像品
質を向上することができる。
[Effects of the Invention] As detailed above, according to the present invention, the gate electrode drive signal of the TFT panel is switched to a plurality of levels in each field, and the charge injected into each pixel is kept constant. It is possible to eliminate the influence of pixel discharge, keep the contrast constant at the top and bottom of the screen, and improve image quality.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は本発明の一実施例を示すもので、第
1図はゲート電極駆動回路部分の構成を示すブロック図
、第2図は動作を説明するためのタイミングチャート、
第3図はTFTパネルの概略構成を示す図、第4図は第
3図における1画素部分の詳細を示す図、第5図は従来
のTFTパネルの駆動方式を説明するためのタイミング
チャートである。 Gl、G2.・・・、・・・ゲートライン、DI、D2
゜・・・のドレインライン、Tll、  T12.・・
・ T21.T22、・・・ ・・・薄膜トランジスタ
、Ell、  E12.・・・E21. E22.−、
−・・画素、l1a−・・画素電極、llb・・・液晶
素子、12・・・コモン電源、 21・・・シフトレジ
スタ、22・・・レベルシフタ、23a・・・第1の電
源、23b・・・第2の電源、24・・・切換スイッチ
、25・・・動作電源。 1 2 3 4 第 図 り 第4図 第1 第2図
1 and 2 show one embodiment of the present invention, FIG. 1 is a block diagram showing the configuration of the gate electrode drive circuit portion, FIG. 2 is a timing chart for explaining the operation,
FIG. 3 is a diagram showing a schematic configuration of a TFT panel, FIG. 4 is a diagram showing details of one pixel portion in FIG. 3, and FIG. 5 is a timing chart for explaining a conventional TFT panel driving method. . Gl, G2. ..., ...gate line, DI, D2
゜... drain line, Tll, T12.・・・
・T21. T22,... Thin film transistor, Ell, E12. ...E21. E22. -,
---Pixel, l1a--Pixel electrode, llb--Liquid crystal element, 12--Common power supply, 21--Shift register, 22--Level shifter, 23a--First power supply, 23b-- ...Second power supply, 24...Selector switch, 25...Operating power supply. 1 2 3 4 Figure 4 Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 複数のゲートライン及びドレインラインがマトリクス状
に配列され、各交点部分にそれぞれスイッチインク用薄
膜トランジスタを介して液晶表示画素が接続されてなる
TFTパネルと、上記ゲートラインにゲート電極駆動信
号を順次印加するゲートライン駆動手段と、上記ゲート
電極駆動信号のレベルを一定ライン走査毎に切換えて上
記各画素の注入電荷を一定に保持する駆動信号切換手段
と、上記ゲート電極駆動信号に同期して上記ドレインラ
インに映像信号を供給するドレインライン駆動手段とを
具備したことを特徴とするTFTパネルの駆動方式。
A gate electrode drive signal is sequentially applied to a TFT panel in which a plurality of gate lines and drain lines are arranged in a matrix, and a liquid crystal display pixel is connected to each intersection point via a switching ink thin film transistor, and to the gate line. gate line driving means; drive signal switching means for switching the level of the gate electrode driving signal every fixed line scan to keep the charge injected into each pixel constant; and driving the drain line in synchronization with the gate electrode driving signal. A method for driving a TFT panel, comprising: drain line driving means for supplying a video signal to a TFT panel.
JP1201830A 1989-08-03 1989-08-03 Driving method of TFT panel Expired - Lifetime JP3035923B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1201830A JP3035923B2 (en) 1989-08-03 1989-08-03 Driving method of TFT panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1201830A JP3035923B2 (en) 1989-08-03 1989-08-03 Driving method of TFT panel

Publications (2)

Publication Number Publication Date
JPH0364790A true JPH0364790A (en) 1991-03-20
JP3035923B2 JP3035923B2 (en) 2000-04-24

Family

ID=16447602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1201830A Expired - Lifetime JP3035923B2 (en) 1989-08-03 1989-08-03 Driving method of TFT panel

Country Status (1)

Country Link
JP (1) JP3035923B2 (en)

Also Published As

Publication number Publication date
JP3035923B2 (en) 2000-04-24

Similar Documents

Publication Publication Date Title
US4804951A (en) Display apparatus and driving method therefor
EP0678848B1 (en) Active matrix display device with precharging circuit and its driving method
US4845482A (en) Method for eliminating crosstalk in a thin film transistor/liquid crystal display
EP0848368B1 (en) Crosstalk reduction in active-matrix display
US6320565B1 (en) DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same
US6552705B1 (en) Method of driving flat-panel display device
CN107993629B (en) Driving method of liquid crystal display device
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
EP0678849A1 (en) Active matrix display device with precharging circuit and its driving method
US20030206149A1 (en) Display device and method for driving the same
KR20040004858A (en) Liquid crystal display and driving method thereof
JPH0572999A (en) Liquid crystal display device and its driving method
EP0656615A1 (en) Active matrix liquid crystal display with improvements to the connection of the last line
JP2002503358A (en) Active matrix liquid crystal display
US20030107544A1 (en) Display devices and driving method therefor
JPH04247491A (en) Driving circuit of liquid crystal display device
JP3666147B2 (en) Active matrix display device
JPH02210985A (en) Drive circuit for matrix type liquid crystal display device
JP3341530B2 (en) Active matrix display device
JPH11142815A (en) Liquid crystal display device
JP3666161B2 (en) Active matrix display device
JPH0364790A (en) Driving system for tft panel
JPH0430683A (en) Liquid crystal display device
JP3633152B2 (en) Active matrix display device and driving method thereof
KR100864975B1 (en) Apparatus and method of driving liquid crystal display device