JPH0362743A - 電力線搬送通信の方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、全般的には、電力線搬送通信に関するもので
あり、より詳しく言えば、周波数ホッピング式広帯域信
号変調・復調を使用する電力線搬送通信方法および装置
に関するものである。

〔背景技術〕

成る種の通信ネントワークでは、遠隔データ蓄積ユニッ
トに格納されているデータは、周期的にあるいは要求に
応して、中央コンピュータもしくは記録保存ユニットに
ダウンロードされる。たとえば、電気その他の需給計器
読み取り装置（本発明が特に有利ではあるが、必ずしも
これに限定されない）では、遠隔積算電力計が中央コン
ピュータによって検針され、この中央コンピュータが請
求書作成のために顧客電気消費量記録を維持する。

代表的には、各家庭毎あるいは多数の家族の占有するア
パートメント・ビルディング毎ならびに単一テナントま
たは複数テナントの商業施設毎にある１つの集中メータ
が総括コンピュータによって７ 検針されていた。ユーザーの集団よりもむしろユザー毎
の電気消費量をモニタしてより公平な個別化した請求書
を作成すると好ましい。しかしながら、個々のユニット
、特に古いアパートメント・ビルディングに個別のメー
タをすえ付けるのは非実際的であることが多い。それは
、通常は、各ユニットと中央サイトの間に個別のデータ
通信ラインがまったくないからである。ビルディングの
再配線はコストの点でとても無理である。したがって、
各ユニット毎に設けられており、すべてのメータが接続
されている電力線をメータで利用して電気消費量データ
を中央コンピュータに送信する。これは各メータにある
送信器によって行なわれる。この送信器はメータを識別
するデータによって変調された搬送信号を電力線に注入
し、所定の請求期間内の電気消費量を報告する。

しかしながら、電力線には電気的な雑音があり、相応に
少量の信号電力を用いてメータと中央コンピュータの間
に信頼性のある通信リンクを確立するのは難しい。さら
に、電力線の雑音スペクトル８ は、電力線に接続あるいはその近辺に設置された電気機
器の動作に応して、１日の時間につれておよび季節毎に
変化する。たとえば、電力線ネットワーク特性は周波数
の関数としての減衰変動を有し、成る種の周波数の伝送
で著しい低下があり、これがネットワーク中で変動する
。電力線に注入された雑音は、たとえば、誘導負荷の切
り換えから生しる一定周波数雑音を含む。他の雑音はネ
ットワークの周波数の同調で生し、ガウス背景雑音や電
力線で作動するテレビジョン等によって生しる変動信号
がある。

電力線でのデータ通信の信頼性を向上させるために、デ
ィジクル情報の広帯域伝送が「周波数ホッピング」へ広
帯域信号処理法を用いて実施されていた。ここでは、論
理１、論理Ｏのピッ１〜のそれぞれが２種の周波数帯域
内で多重周波数要素すなわち「ホップＪ　（時に、「チ
ップ」と呼ばれる）に符号化される。この方法はＧａ１
ｕｌａ等の米国特許第４，７６３，１０３号に開示され
ている。この米国特許に記載されているように、伝送時
、送信９ すべき各情報要素はいくつかの異なった所定の符号化用
周波数のシーケンスによって符号化される。

ここで、１つのシーケンスは論理１ビットを表わし、別
のシーケンスが論理Ｏピッ１−を表わしている。これら
２つの周波数シーケンスは互いに隔たった周波数となる
２つの異なった帯域内にある。

２つのシーケンス内では、同ランクの信号、すなわち、
同じ周波数位置は互いに異なっていて論理１シーケンス
と論理Ｏシーケンスの間に検出可能な程度の差異を保た
れなければならない。これらのシーケンスは、電力線に
結合した受信器のところで、局部的に発生じた信号と関
連付けることによって復調される。これらの信号は、は
ぼ一定の周波数偏移で、特別の周波数の組み合わせを作
り、そして、情報要素の値が相関出力の関数として決定
される。

大体において満足できるが、このＧａ１ｕｌａ等の装置
は比較的複雑であり、シーケンスを生成する周波数の選
定を制限しなければならず、成る種の状況下では、受信
したピッ１〜を誤って解釈する可能０ 性がある。複雑さは相関操作番こ先立って中間の周波数
の変換と増幅を必要とするヘテロゲイン信号復調の結果
である。周波数の選定は２種類に帯域内の周波数に限ら
れる。一方の帯域を占める信号成分は一方の復調器に送
られ、他方の、ＩＴ域を示す他方の信号成分は他方の復
調器に送られ、上述したように、少なくとも、２つの帯
域内の対応するランクの周波数が同しであってはいけな
いので、周波数を任意に選定することはできない。最後
に、Ｇａ１ｕｌａ等でなされる相関決定は、各「チップ
」の受領に続くエネルギ内容が所定のスレショルド値よ
り上であるか下であるかに基づいている。成るビットの
値があいまいとなり、一方のビット値あるいは他方のビ
ット値を許す決定回数が１ビットあたりのチップの全数
のほぼ半分の場合にスレショルドの精度に依存する可能
性がある。したがって、成るビットを形成する周波数す
なわち「チップ」の数を奇数の周波数からなるものに制
限すると有利となるかあるいは必要となる。成る場合に
は、この決定が論理１ビットあるいは論理０ピツ１ トを誤って雑音と識別する可能性がある。

本発明の全体的な目的は電力線搬送通信装置を提供する
ことにある。

この目的および他の目的は、配電網でデータの広帯域伝
送を行なう装置であって、論理１ビット、論理Ｏビット
にそれぞれ相当する符号化信号を発生する少なくとも１
つの送信器を包含する装置において満足させられる。論
理１ビットに相当する各符号化信号は第１の所定の無関
係な周波数シーケンスからなり、論理０ビットに相当す
る各符号化信号は第２の異なった所定の無関係な周波数
シーケンスからなる。送信器の出力は配電網に結合され
、この配電網に結合された少なくとも１つの受信器が送
信器から入力符号化信号を受け取る。

本発明の１実施例によれば、受信器は少なくとも第１周
波数チャンネルに論理１ビット信号に対応する第１ｄｃ
信号に変換する第１復調器を包含し、また、少なくとも
第２周波数チャンネルに論理０ビット信号を対応する第
２のｄｃ倍信号変換する第２の復調器を包含し、さらに
、受信器をそ２ の中の成分オフセットの結果として発生じたオフセット
電圧について補正するオフセット補正回路を包含する。

第１、第２のチャンネルからの出力信号を比較して論理
１ビットであるか論理Ｏビットであるかを示す比較器が
設けである。

本発明のより特殊な実施例によれば、受信器は論理１ビ
ット信号を復調する、第１、第２のチャンネルを備えた
第１復調器を包含するヘモダイン復調器システムを包含
する。第１チャンネルでは、第１の自局信号発生器が符
号化論理１ビット信号のレプリカである第１基準信号を
発生し、第１の乗算器が入力符号化信号と第Ｉ基準信号
の積を生成し、第１フイルタがこの第１乗算器の出力部
に結合してあって実質的にそこからの第１ｄｃ成分のみ
を通ずようになっており、第１の二乗回路が第１．　ｄ
　ｃ成分を二乗するようになっている。第２のチャンネ
ルでは、第１の自局信号発生器が直角位相において前記
符号化論理１ビット信号のレプリカである第２基準信号
を発生し、第２の乗算器が入力符号化信号と第２基準信
号の積を生成し、３ 第２フイルタがこの第２乗算器の出力部に結合してあっ
て実質的にそこからの第２ｄｃ成分のみを通ずようにな
っており、第２の二乗回路が第２ｄｃ成分を二乗するよ
うになっている。第１の加算器が第１、第２の二乗回路
の出力を加算するように設けてあり、第１積分器が第１
加算器から第１周波数シーケンスに相当する出力信号を
蓄積する。

受信器は、さらに、第３、第４のチャンネルを有する、
論理Ｏビット信号を復調するための第２復調器を包含す
る。第３チャンネルでは、第３の自局信号発生器が符号
化論理Ｏビット信号のレプリカである第３基準信号を発
生し、第３の乗算器が入力符号化信号と第３基準信号の
積を生成し、第３フイルタがこの第３乗算器の出力部に
結合してあって実質的にそこからの第３ｄｃ成分のみを
通すようになっており、第３の二乗回路が第３ｄｃ成分
を二乗するようになっている。第４のチャンネルでは、
第４の自局信号発生器が直角位相において前記符号化論
理Ｏビット信号のレプリカである第４基準信号を発生し
、第４の乗算器が入力４ 符号化信号と第４基準信号の積を生成し、第４フイルタ
がこの第４乗算器の出力部に結合してあって実質的にそ
こからの第４ｄｃ成分のみを通ずようになっており、第
４の二乗回路が第４ｄｃ成分を二乗するようになってい
る。第２の加算器が第３、第４の二乗回路の出力を加算
するように設けてあり、第２積分器が第２加算器から第
２周波数シーケンスに相当する出力信号を蓄積する。第
１、第２の積分器の積分時間は１つのビットを構成する
シーケンスの数に等しい。第１、第２の積分器からの出
力信号を比較して論理１ビットであるか論理０ビットで
あるかを示す比較器が設けである。

この比較器は、こうして、論理１ビット、論理０ビット
における連続したホップから独立してエネルギ内容の比
較というよりはむしろ、１つのビットを構成するシーケ
ンスのすべての「ホップ」に基づいて成るビット決定を
確立する。

本発明の別の局面によれば、オフセット補正回路が、受
信器成分オフセットの結果として発生してなんらかのエ
ラー電圧について受信器を補正す５ る。このオフセット補正回路は、受信器の入力を分流し
て「ゼロ入力」を与え、それによって、受信器で発生じ
た出力電圧をそこに生じたオフセット電圧からのものの
みとする回路を包含すると好ましい。このオフセットは
、次にマイクロプロセッサによって演算され、オフセッ
ト補正がラフ１−ウェアによって実施される。

本発明の別の局面によれば、本装置の受信器、送信器の
両方が配電網の電気と同期化される。好ましくは、装置
内の同期化回路は配電網の電気のゼロ交差に同期化され
ていて、線同期パルスを発生するゼロ交差検波器を包含
する。線同期パルスに応答して、位相ロック・ループが
送信器による符号化信号の発生を制御する。

別の局面によれば、受信器に加えられる入力信号を制限
するリミッタ回路が設けられる。変成器が配電網から受
信器への符号化信号を結合し、この変成器と受信器の間
の帯域フィルタが入力信号の周波数範囲を制限する。

本発明のまた別の局面によれば、送信器は論理Ｇ １および論理０の符号化信号をそれぞれ発生する周波数
合成器を包含する。受信器側では、ハードウェアにおい
てフロントエンド復調動作が実施され、この復調動作の
残部がソフトウェアで実現される。

本発明の方法によれば、配電網での広帯域ブタ伝送は、
論理１ビット、論理Ｏビットにそれぞれ相当する符号化
信号を発生させることによって実施される。ここでは、
各符号化信号は第１の所定の無関係な周波数シーケンス
からなる論理１ビットに相当し、各符号化信号は第２の
異なった所定の無関係な周波数シーケンスからなる論理
Ｏビットに相当する。符号化信号は配電網で結合され、
配電網上の入力符号化信号が受信される。

本発明によれば、受信動作は、論理１ビット信号を復調
するための第１、第２の周波数チャンネルと、論理Ｏビ
ット信号を′４Ｘ調するための第３、第４のチャンネル
とを確立する動作を包含する。

第１チャンネルでは、符号化論理１ビット信号のレプリ
カである第１基準信号と、入力符号信号と７ 第１基準信号の積である第１積信号とが発生ずる。

第１積信号は濾波されて実質的にその第１ｄｃ成分のみ
が通され、第１出力信号を得るように二乗される。第２
チャンネルでは、直角位相において符号化論理１ビット
信号のレプリカである第２自局信号と、入力符号化信号
と第２基準信Ｂの積である第２積信号とが発生する。第
２基準信号は濾波を受け、実質的にその第２ｄｃ成分の
みが通され、第２出力信号を得るべく二乗される。第３
チャンネルでは、符号化論理０ピツ１〜信号のレプリカ
である第３基準信号と、入力符号化信号と第３基準信号
の第３の積とが発生する。第３基準信号は濾波を受け、
実質的にその第３ｄｃ成分のみが通され、第３出力信号
を得るべく二乗される。最後に、第４チャンネルでは、
直角位相において符号化論理Ｏピッ１−信号のレプリカ
である第４基準信号と、入力符号化信号と第４基準信号
の第４の積とが発生ずる。第４基準信号は濾波を受け、
実質的にその第４　ｄ　ｃ）ｊ２分のみが通され、第４
出力信号を得るべく二乗される。

８ 第１、第２の出力信号は加算されて第１周波数シーケン
スに相当する第１加算出力信号を得、同様にして、第３
、第４の出力信号も加算されて第２周波数シーケンスに
相当する第２加算出力信号を得る。第１加算信号は積分
されて第１積分出力信号を得、第２加算信号は積分され
て第２積分出力信号を得る。最後に、第１、第２の積分
出力信号が互いに比較されて論理１ビットであるか論理
０ビットであるかを示す。

本発明のまた他の目的および利点は、同業者であれば、
以下の詳しい説明から容易にわかるであろう。ここでは
、本発明の好ましい実施例のみを発明を実施するための
最良の態様の説明のために図示し、記載しである。明ら
かなように、本発明は他の異なった実施態様であっても
よ＜、°そのいくつかの細部は発明から逸脱することな
る種々の明らかな形態で変更可能である。したがって、
図面および説明はその性質を明らかにすることを意図し
たものであって、限定の意味はない。

実施例 ９ 第１図を参照すれば、本発明を通用する環境（これに限
定されるものではないが）は、図示されたように、多数
の個々の区画を有するアパートビルディングＢを含み、
各区画には電力会社により共通の１組の電源ラインＰ　
Ｌを経て電気が供給される。電源ラインＰＬｊ二に分布
されて個々の区画内に配置されているのは、各区画の消
費電力を監視し、そして精算する電力計Ｅ　Ｍである。

定期的に或いは要求に応して、電力計ＥＭはピルディン
グＢ内の中央に配置されたビルディングコントロールユ
ニソトＥＣＵによってポーリングされる。

このコントロールユニットは“パーソナルコンピュータ
′°でもよいローカルコンピュータより戒るか又はこれ
を含むものであり、このコンピュータは電源ラインのモ
デムＰＬＭに接続されていて、Ｅ　ＣＵと電源ラインＰ
ｆ７との間に変調されたギヤリア信号を接続する。各電
力計ＥＭもモデム及びラインインタフェースを含んでい
て、ＥＭとＢＣＵが共通の電力変圧器上にある場合には
電源ラインを経てＥＭとＥＣＵとの間で直接両方向通信
を０ 行なえるようにし、或いはこれら２つが別々の変圧器」
二にある場合には別のＦ、Ｍか又はブリッジとして使用
されるＰ　Ｌ　Ｍを介してＥＭとＢＣＵとの間で両方向
通信を行なえるようにする。

Ｂ　ＣＵと電力計ＥＭとの間のポーリングのスケジュー
ルを立てると共に、全ての電力計ＥＭ及びＢＣＵ間に直
接或いは中間メータを介して通信ルートを決めるシステ
ムは公知である。このルート決めを最適に行なう自己学
習システムは、本発明の譲受人に譲渡された１９８９年
４月２７日出願の「電力キャリア通信用のネットワーク
ルート決め及び学習法（Ｎｅｔｗｏｒｋ　Ｒｏｕｔｉｎ
ｇ　ａｎｄ　ＬｅａｒｎｉｎｇＳｔｒａｔｅｇｙ　ｆｏ
ｒ　Ｐｏｗｅｒ　Ｃａｒｒｉｅｒ　Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎｓ）　Ｊと題する米国特許出願に開示されてい
る。本発明は、実施が容易であって且つ電力ラインに相
当の電気ノイズが存在する場合でもビットエラー率が非
常に低い改良された周波数ホッピング型分散スペクトル
電源ラインキャリア通信システムに関する。

各々の電力計８Ｍ内には、第３図に１０で示さｊ れた形式の送信器があって、低電圧の電源ラインＰ　Ｉ
＝に接続されていると共に、Ｐ　Ｔ−Ｍ内には、第４図
に３０で示された形式の受信器が電源ラインに接続され
ている。好ましくは、各電力計ＥＭは受信器３０を含み
モしてＰ　Ｌ　Ｍは好ましくは送信器１０を含んでいて
、前記特許出願に開示されたように通信ルート決めを実
施できるようになっている。

第３図に示された各送信器■０は、送信されるべき情報
、例えばメータ（図示せず）の読みを数ビットのディジ
タルワードの形態で記憶するレジスフ１２を備えている
。マイクロプロセッサ１４は送信のために各ビットを受
け取り、そして各ビットを、周波数合成部分１８によっ
て発生されるべき所定シーケンスのコード化周波数を記
憶するメモリ位置を定めるメモリ１６のアドレスに変換
する。論理１ビットをコード化するために第１の所定の
周波数組み合わせが使用され、そして論理０ビットをコ
ード化するために第２の所定の周波数組み合わせが使用
される。各ビットごとに、合２ 収部１８によって発生される信号は、そのビットの送信
中に周期的に段々に周波数が変化する一連の周波数バー
ストの形態をとり、そして同期ユニット２０により電源
ライン上の電力に同期される。

論理１及び論理Ｏビットのコード化に使用される次々の
周波数の値の一例が第２（ａ）図に示されている。この
例において、論理１及び論理０ビットは、一連の４つの
和讃く周波数即ち“ホップ°゛（“′チップ°゛と称す
ることもある）としてコード化される。ここで、論理１
ビットはシーケンスＦ１１、Ｆ１２、Ｆ１ａ及びＦ１４
にコード化され、これら４つのホップは、グラフの横軸
に示すように電源ラインＰＬ上の電力の半サイクルに同
期される。同様に、ラインＰ１、上の電力に同期された
論理０ビットは、シーケンスＦＯＩ、ＦＯ２、Ｆ０３及
びＦＯ４より成る。各ビットを形成するホップの数は任
意であり、ビット当たりのホップ数が大きいと、エラー
率は減少するが、送信器及び受信器の回路の所要処理速
度及び複雑さが増大する。

３ 又、ホップを形成する周波数の選択も任意であるが、送
信器と受信器との間の同期を改善するためには、コード
化された論理１ビットと論理１ビットとの間のシーケン
スの差を大きく維持することが好ましい。従って、対応
するホップ、即ち共通ランクの論理１及び論理０ビット
内の周波数が互いに異なるようにビットをコード化する
のが好ましい。更に、ビット当たりのホンツブ数をｎと
ずれば、１２０”ｎｔｌｚの倍数だけ周波数を互いに分
離することが好ましい。第２（ａ）図に示す例では、５
０及び１５０ＫＨｚを境とする周波数帯域内にホップが
入り、ボーレートは１２０ｂｐｓである。

ビットのコード化に用いられる次々の周波数値の別の例
が第２（ｂ）図に示されており、これは、論理１ビット
のシーケンスを構成する全部で４つの別々の周波数Ｆｉ
ｌ、Ｆ　１−２、Ｆ１ａ及びＦ１４を与えると共に、直
角位相の同し周波数シーケンスであるＦｏｌ、ＦＯ２、
ＦＯ３及びＦＯ４は、コード化された論理１ビットを形
成する。換言すれば、論理１ビットシーケンスにおける
第１ホッ４ プ（Ｆｌｌ、）の周波数は、論理１ビットシーケンスの
第３ホツプ（ＦＯ３）の周波数に等しく、同様に、論理
１ビットシーケンスにおける第２ホツプ（Ｆ１２）の周
波数は、論理Ｏビットシーケンスの第４ホツプ（ＦＯ４
）の周波数に等しい。２つのシーケンスの残りのホップ
についても同し関係が保持される。この例でも、ホップ
は５０及び１５０ＫＨｚを境とする帯域内にあり、送信
は１２０ｂｐｓである。

第２（ａ）図及び第２（ｂ）図に示されたコード化の重
要な効果は、コード化された論理１及び論理Ｏビットが
共通帯域において積分され、即ち２つのシーケンスの周
波数が互いにオーバーラツプすることである。これによ
り、ガルラ氏等の特許よりも著しい融通性が与えられる
。

第３図を再び参照すると、論理１及び論理０ビットを表
わすコードシーケンスがメモリ１６に予め記憶され、プ
ログラミングによって変更できるようにされる。２つの
シーケンスに対応してメモリ１６に記憶されたアドレス
は、通常の周波数台５ 成層１８のアドレス入力に送られる。周波数合成器１８
は、コード化された論理１ビット及びコード化された論
理０ビットを発生ずる。マイク１１プロセン゛す°１４
は、メモリ１８内に何があるかにより且つラインを経て
送るべき論理ビットにより周波数合成器に送る必要のあ
るコードを制御する。

合成器の出力は増巾器２４において増巾されそしてライ
ンインタフェース変成器Ｌ　１を経て電源ラインＰ　Ｌ
に注入される。

周波数合成器１８は、そのアドレス入力に送られたアド
レス、例えば８ビットワードに応答して、個別の周波数
信号を発生ずる。従って、コート化された論理■又は論
理１ビットを発生するため、周波数合成器は、そのピッ
Ｉ・を形式するホップに対応する一連のワードを受け取
る。周波数合成器１８はソフトウェア又はファームウェ
アの好ましいものでよい。

周波数合成器１８が″ラッチ・オン”するような形式の
送信欠陥の場合には、その動作不能にされたユニットに
より電源ラインに注入される連続６ 的なキャリアにより全通信回路網が動作不能にされる。

動作不能は、ハードウェア又はソフトウェア／ファーム
ウェアのいずれかのエラーによって生しる。いずれの場
合にも、この欠陥モードを回避するために、ウォッチド
ッグタイマ２６が周波数合成器１８の出力を監視する。

周波数合成器１８がシーケンスを発生するたびに、ウォ
ッチドッグタイマ２６がシーケンスの時間巾を測定する
。測定された時間巾が所定のシーケンス巾を越えると、
合成器の動作が不完全であるとされ、ウォッチドッグタ
イマ２６が合成器をリセットする。これにより、送信器
１０によるキャリアの送信は、別の送信サイクルが生し
るまで終了される。

第４図を参照すれば、各電力計ＥＭ内の受信器３０はラ
インインタフェース変成器Ｌ１において電源ラインＰ　
Ｌを監視する。この変成器によって検出された信号はバ
ンドパスフィルタ３２へ送られ、このフィルタは受信器
において処理されるべきライン信号の周波数を制限する
ことにより電源ライン上で検出されるノイズの量を最小
にする。

７ 例えば、バンドパスフィルタ３２は、回路網の低周波、
主として回路網周波数及びその高調波を減衰し、そして
使用される最高のコード化周波数を越える上方の帯域、
例えば約１００−１５０ＫＩＩｚを制限するのが好まし
い。フィルタ３２の出力は増巾器３４によって増１１１
されそしてリミッタ３６によって調整され、電源ライン
上で検出される信号で受信器の通常の作動レンジを越え
る信号を排除する。

第４図にＡＡと示されたリミッタ３６の出力は、送信器
１０により電源ラインＰＬに注入される変調されたキャ
リアの調整された複製となり、論理１ビットを受け取っ
たと仮定すれば次の式で表わされる。

ａ　　９ｃｏｓ　　（ｗｉｌｔ　＋　ｐｈｉ）（１） ノーＦＡＡは、受信器３０によって受け取った論理１及
び論理Ｏビットを正確に検出するための本発明によるノ
ンコヒーレン１へなホモダイン復調回路の入力を形式す
る。番号３８で一般的に示さ８ れたこの復調器は、４つの周波数チャンネル３８（ａ）
、３８　（ｂ）、３８　（ｃ）及び３８（ｄ）におイテ
復調を行なう。各チャンネル内で、ＡＡにおける入力チ
ャンネルは、第５図に示されたローカル信号発生器によ
って発生された基準信号により乗算される。

チャンネル３８（ａ）内の第１乗算器４０（ａ）は、ノ
ドＡＡにおける入力信号を、論理１シーケンスを形成す
る周波数に対応する第１の局部的に発生された基準信号
ｃｏｓ　（ｗｉｌｔ）により乗算する。この周波数シー
ケンスは第５図の周波数合成器５１（ａ）によって発生
され、受信器に現われる。それ故、第１チャンネル３８
　（ａ）のラインＡ１に現われる乗算器　４０（ａ）の
出力は次のようになる。

２　　・ｃｏｓ　　（ｗｉｌｌ　→　ｐｈｉ）　・ｃｏ
ｓ（ｉｙｌｌｔ）　　　　　　（２）チャンネル３８　
（ｂＪ内の第２乗算器４０（ｂ）は、ノーＦＡＡの入力
信号と、周波数合成器５１（ａ）により発生された第２
基準信号との積を得、従って、第２基準信号は第１基準
信号の複製であり、それと直角位相状態にある。従って
、第２チャンネル９ ３８　（ｂ）のラインＡ２上に現われる第２乗算器４０
（ｂ）の出力は次のようになる。

ａ　　−ｃｏｓ　　（ｗｌｌｔ　＋　ｐｈｉ）　・ｓｉ
ｎ（ｗｉｌｔ）　　　　　　（３）同様に、乗算器４０
　（ｃ１及び４０（ｄ）に送られる第３及び第４の基準
信号は、周波数の論理Ｏシーケンスに対応する。従って
、チャンネル３８（ｃ）及び３１３（ｄ）における第３
及び第４の基準信号は各々ｃｏｓ　（ｉ１０１ｔ）及び
ｓｉｎ　（ｗｏｌｔ）　　となる。これらはいずれも第
５図の周波数合成器５１（ｂ）によって発生されたもの
である。チャンネル３８　（ｄ）における第４基準信号
は、第３チャンネル３８　（ｃ）における第３基準信号
の複製であり、それと直角位相状態にある。

周波数合成器５Ｈａ）及び５１　（ｂ）　（第５図）に
よって発生された４つの基準信号はマイクロプロセッサ
５２によって制御され、周波数合成器は、位相固定ルー
プ５６の同期をとるためにゼロ交差検出器５４により電
源ライン上の電力に同期される。

ゼロ交差検出器５４及び位相固定ループ５６は当０ 業者に良く知られたものであり、ここでは詳細に述べな
い。直角位相の基準信号は、ここに示すように位相器５
８（ａ）及び５８　（ｂ）により他のチャンネル」二の
信号から導出される。

ラインＡ３及びＡ４上の信号は各々次の通りである。

ａ　　−ｃｏｓ　　（ｗｉｌｔ　４　　ｐｈｉ）　・ｃ
ｏｓ（ｗｌｌｔ）　　　　　　（４）ａ　　−ｃｏｓ　
　（ｗｉｌｔ　＋　ｐｈｉ）　・ｓｉｎ（ｗｉｌｔ）　
　　　　　（５）上記の式（２）ないしく５）は各々次
のように展開することができる。

ａ／２　・（ｃｏｓ　（２ｗｌｌ　ｔ＋ｐｈｉ）　ｔ＋
ｃｏｓ　（ｐｈｉ））ａ／２　・（ｓｉｎ（２ｗｌｌｔ
＋ｐｈｉ）ｔ＋５ｉｎ（ｐｈｉ））ａ／２　・（ｃｏｓ
　［（ｗｌｌ＋ｗ０１）　ｔ＋ｐｈｉ］＋ｃｏｓ［（ｗ
ｌｌ−囚Ｑｌ）ｔ＋ｐｈｉｌ） ａ／２　・（ｓｉｎ　［（ｗｌｌｌｗｏｌ）　ｔ＋ｐｈ
ｉ］＋ｓｉｎ［（ｗｌｌ−ｗｏｌ）　ｔ＋ｐｈｉｌ）（
８） （９） ４つのチャンネル３　Ｂ　（ａ）　−（ｄ）のライフＢ
　１−Ｂ４−ヒの信号は、ＤＣ成分のみを通すためにロ
ーパ１ スフィルク４２　（ａ）−４２（ｄ）へ送られる。従っ
て、式（６）　−（９）のＡＣ成分が除去され、式００
）　−（Ｉ＋）は各々次のようになる。

ａ／２　・（ｃｏｓ（ｐｈｉ）） ａ／２　・（ｓｉｎ（ｐｈｉ）） 式（ｔｏ）−（１３）から、ＡＡにおりる入力信号の側
波・１１Ｆがチャンネル３８　（ａ）及び３８（ｂ）の
ラインＢ１及びＢ２に与えられるか又はチャンネル３８
（ｃ）及び３８　（ｄ）のラインＢ３及びＢ４に与えら
れるかを、エンコードされた論理１ビット信号が受け取
られるかエンコードされた論理Ｏビット信号が受ｂ）取
られるかに基づいて決定することができる。ラインＢｌ
及びＢ２上の信号は互いに直角位相であり、同様に、ラ
インＢ３及びＢ４上の信号は互いに直角位相である。

ローパスフィルタ４２　（ａ）　−（ｄ）の出力は各々
の平方回路４４　（ａ）−（ｄ）へ送られ、ラインＣ１
、Ｃ２、２ Ｃ３及びＣ４上の信号が各々（ａ／２）ｃｏｓ（ｐｈｉ
）、（ａ／２）ｃｏｓ（ｐｈｉ）　、Ｏ及び０になるよ
うにされる。

次いで平方回路４４　（ａ）　−（ｄ）の出力は第１及
び第２の加算器４６（ａ）及び４６（ｂ）に送られる。

特に、第１及び第２チャンネル３８　（ａ）及び３　Ｂ
　（ｂ）の平方回路４４　（ａ）及び４４　（ｂ）の出
力は、４６（ａ）において互いに加えられ、ラインＤ１
．２上の信号は式０４）に示されるようになる。

ａ／４（ｃｏｓ２（ｐｈｉ）＋５ｉｎ２（ｐｈｉ））−
ａ／４　　　　　　Ｇ（１）というのは、 ｃｏｓ２（ｐｈｉ）→５ｉｎ２（ｐｈｉ）＝１　　　　
　　　　　　０５）だからである。

同様に、平方回路４４（ｃ）、４４　（ｄ）の出力は４
６（ｂ）において互いに加えられ、ラインＤ３．４上の
信号は弐〇４）に示された通りとなる。

０ω 従って、出力ラインＤＩ、２又は出力ラインＤ３．４上
の信号は、受信器３０によって論理１ビ３ ットが受け取られるか論理１ビットが受Ｂ−１取られる
かに基づいてＣ２となる。

従って、論理１ビット信号が受け取られた場合には、ラ
インＤ１．２上に加えられた大きさ８／４のＤＣ信号が
積分回路４８ｂにおいて積分され、ノイズに影響する他
の出力ラインＤ３．４上の信号が積分器４８（ｂ）に送
られる。積分器４８（ａ）及び４Ｂ（ｂ）の積分周期は
ビット当たりのホンプ数に等しく、例えば第２（ａ）図
及び第２（ｂ）に示された例では４である。出力ライン
Ｅｌ、２及びＣ３，４に現われる積分器の出力は比較器
５０の入力に送られ、この比較器は、出力ラインＦに論
理１ピッ１−信号が受け取られたか論理Ｏビット信号が
受け取られたかを指示する信号を与える。

従って、比較器５０は、ピッ１−シーケンス中にチャン
ネル３８　（ａ）及び３Ｂ（ｂ）に累積された信号がチ
ャンネル３　Ｂ　（ｃ）及び３８　（ｄ）上の（ｉｊ’
　”：より大きいか小さいかを判断する。その大きさが
大きい場合には、受け取ったビットが例えば論理１であ
ると考えられ、そしてその大きさが小さい場合には、４ 受け取ったビットがこの例では論理０ピッ１−であると
考えられる。

本発明にとって特に重要なことＧＪ、論理１ビット及び
論理１ビットのチャンネル対における含有エネルギを比
較することによりビットの判断が行なわれるのではなく
て、出力ラインＤ１．２及びＣ３，４上の信号の大きさ
がビットシーケンスの全ホップを介して加算されそして
ビットの判断が行なわれることである。第２（ａ）図及
び第２０）図の例では、４ホツプシーケンスごとにビッ
トの判断がなされる。この技術は、グララ氏等の特許に
本来あるビット判断のあいまいさをなくすものである。

ビットの判断について詳細ムこ述べると、第４図の回路
は各出力ラインＥ１．２及びＣ３，４上の４つのサンプ
ルの和を比較する。その差は比較器５０において決定さ
れ、そしてその差がノイズに帰因するものよりも大きい
場合には、論理１ビット又は論理Ｏビットの判断がなさ
れる。

受信器３０に対する校正基準を形成するノイズ５ のレベルは、好都合にも１時間Ｏこ等しくなるように選
択することのできる通常のヘースで決定される。ライン
Ｅ１．２及び１７．３．４−にのノイズし、１１受信器
３０の部品内の電圧のばらつきによるオフセット電圧と
して与えられるＤＣ信号の形態である。このオフセット
電圧の大きさを減少するための第６図に示されたオフセ
ンＩ・検出及び修正回路は、受信器３０の入力と分路さ
れた第１の被制御スイッチ６０を備えている。校正サイ
クルの始めにスイッチ６０が閉じられ、受信器３０の入
力をアースに接続し、これにより、受信器からのＤＣ出
力レベルがノイズのみに帰因したものとなる。

このＤＣレヘルはマイクロプロセッサ６２に記憶され、
その後、受信器の動作モード中に、マイクロプロセッサ
６２はこの記憶されたオフセットを受信器３０の信号出
力から減算する。従って、各ビットを受け取るたびにオ
フセットの補償が行なわれる。

本発明の別の実施例によれば、第７図に示された受信器
３０′は、少なくとも部分的にソフトつＧ エア又はファームウェアで実施される復調部分を有して
いる。この場合、マイクロプロセッサ６２′は、少なく
とも平方回路４４、加算器４６、積分器４８及び比較器
５０の機能を実施するようにプログラムされる。これら
の回路の機能を実施するためのマイクロプロセッサのプ
ロゲラ旦ングは、」二記したように、当業者に良く知ら
れたものである。

以」二、電力会社の請求書発行のためのエネルギ消費量
計測データを送信するのに特に適した電力ラインキャリ
ア通信システムであって、データの送信が周波数ポンプ
形のスペクトル送信及び信号復調の形態で行なわれ且つ
論理１及び論理Ｏのエンコードされたビットが単１の帯
域に集積された周波数シーケンスの形成であるような電
源ラインキャリア通信システムが開示された。復調は、
変調されたキャリアを中間の周波数変換なしにそれに対
応するＤＣレヘルに変換する非コヒーレン１へなホモダ
イン直角位相復調器によって行なわれる。

ホモダイン復調器に特性的にエラーを誘起する電７ 圧オフセットは校正回路によって補償され、そして決定
を行なう前にビットシーケンスを通して周波数ホップを
積分することにより、ビットエラ率が公知の場合よりも
相当に低くなる。

ここでは、本発明の好ましい実施例のみを図示して説明
したが、前記でも述べたように、本発明は他の組み合わ
せ及び環境においても使用することができ且つ本発明の
範囲内で種々の変更や修正がなされ得ることを理解され
たい。

【図面の簡単な説明】

第１図は、配電された電源ライン上にエネルギメータを
各々有する多数の個々の区画と、請求書発行又は他の目
的で個々のエネルギ消費データを累算するためにエネル
ギメークをポーリングするビルディング制御ユニットと
を備えた多テナントビルディングを示す図、 第２（ａ）図は、２つの異なった周波数シーケンスを用
いた論理１及び論理Ｏビットのコード化組のをわせを示
す例、 第２（ｂ）図は、２つのビットを表わすために直角８ 位相の同しシーケンスを用いた論理ｌ及び論理Ｏピッ１
−のコード化周波数組み合わせを示す別の例、第３図は
、第１図に示されたシステム内に第２（ａ）図が第２（
ｂ）図のコード化周波数組み合わセを発生ずるために本
発明の１つの特徴によって設けられた送信器の簡単なブ
ロック図、 第４図は、第３図の送信器によって電源ラインに注入さ
れたエンコードされたキャリア信号の非コヒーレントな
ホモダイン復調を行なうための受信器を示すブロック図
、 第５図は、第４図に示された４つの基準信号を発生しそ
して受信器及び送信器を電源ライン上のゼロ交差に同期
するための回路を示す図、第６図は、第４図に示された
受信器の復調チャンネルに発生されたオフセット電圧を
補償するためのオフセット補償の回路図、そして 第７図は、ソフトウェアで実施される復調機能を有する
受信器の回路図である。 ＰＬ・・・電源ライン　　ＥＭ・・・電力計ＢＣＵ・・
・ビルディングコン１−ロールユニット９ Ｌ　Ｍ・・・電源ライ ０・・・送信器 ２・・・レジスタ ６・・・メモリ ０・・・同期ユニッ ンモデム ３０・・・受信器 １４・・・マイクロプロセッサ １８・・・周波数合成器 １〜 ０ 図面の浄書（内容に変更なし） 一一一−−−−フーーー丁ＯＵＴＩＬＩＴＹＰし 万玉７１ 手 続 補 正 書 （方式） １、事件の表示 平成２年特許願第１ １６０３号 ２、発明の名称 電力線搬送通信の方法および装置 ３、補正をする者 事件との関係 出 願 人 ４、代 理 人

Claims (1)

1. 【特許請求の範囲】 （１）配電網でデータの広帯域伝送を行なう装置であっ
   て、 論理１ビットと論理０ビットにそれぞれ対応する符号化
   信号を発生する手段を包含する少なくとも１つの送信器
   であり、論理１ビットに相当する各符号化信号が第１の
   所定の無関係な周波数シーケンスからなり、論理０ビッ
   トに相当する各符号化信号が第２の異なった所定の無関
   係な周波数シーケンスからなる送信器と、 前記配電網で前記符号化信号を結合する手段と、 前記少なくとも１つの送信器から前記配電網上の入力符
   号化信号を受け取る手段およびホモターン・非コヒーレ
   ント復調器を有する少なくとも１つの受信器と を包含し、この復調器が、 （ａ）第１の復調器手段を包含し、この第１復調器手段
   が前記論理１ビット信号を復調する第１、第２のチャン
   ネルを有し、また、この第１復調器手段が、（ｉ）前記
   第１チャンネルに、前記符号化論理１ビット信号のレプ
   リカである第１基準信号を発生するための第１論理信号
   発生器手段と、前記入力符号化信号および前記第１基準
   信号の積を生成する第１乗算器手段と、この第１乗算器
   手段の１つの出力部に結合してあって、そこからの実質
   的にただ１つの第１ｄｃ成分のみを通過させる第１フィ
   ルタ手段と、前記１ｄｃ成分を二乗する第１二乗手段と
   を包含し、さらに、（ｉｉ）前記第２チャンネルに、直
   角位相において前記符号化論理１ビット信号のレプリカ
   である第２基準信号を発生する第２論理信号発生器手段
   と、前記入力符号化信号と前記第２基準信号の積を生成
   する第２乗算器手段と、この第２乗算器手段の１つの出
   力に結合してあって、そこからの実質的に１つだけのｄ
   ｃ成分しか通過させない第２フィルタ手段と、前記第２
   ｄｃ成分を二乗する第２二乗手段と、前記第１、第２の
   二乗手段の出力を加算する第１加算器手段と、この第１
   換算器手段から前記第１周波数シーケンスに相当する第
   １出力信号を蓄積する第１積分器手段とを包含し、 （ｂ）前記復調器が第２の復調器手段を包含し、この第
   ２復調器手段が前記論理０ビット信号を復調する第３、
   第４のチャンネルを有し、さらに、この第２復調器手段
   が、（ｉ）前記第３チャンネルに、前記符号化論理０ビ
   ット信号のレプリカである第３基準信号を発生する第３
   論理信号発生器手段と、前記入力符号化信号と前記第３
   基準信号の積を生成する第３乗算器手段と、この第３乗
   算器手段の１つの出力部に結合してあって、そこからの
   第３のｄｃ成分のみを実質的に通過させる第３フィルタ
   手段と、前記第３ｄｃ成分を二乗する第３二乗手段とを
   包含し、（ｉｉ）前記第４チャンネルに、直角位相にお
   いて前記符号化論理０ビット信号のレプリカである第４
   の基準信号を発生する第４論理信号発生器手段と、前記
   入力符号化信号と前記第４基準信号の積を生成する第４
   の乗算器手段と、この第４乗算器手段の１つの出力部に
   結合してあって、そこからの第４のｄｃ成分のみを実質
   的に通過させる第４フィルタ手段と、前記第４のｄｃ成
   分を二乗する第４の二乗手段と、前記第３、第４の二乗
   手段の出力を加算する第２の加算器手段と、この第２加
   算器手段から前記第２の周波数シーケンスに対応する第
   ２出力信号を蓄積する第２の積分器手段とを包含し、 （ｃ）さらに、前記第１、第２の積分器手段からの出力
   信号を比較して論理１ビットか論理０ビットかを示す比
   較器手段 （２）請求項１記載の装置において、前記少なくとも１
   つの受信器を前記少なくとも１つの送信器と同期させる
   同期化手段を包含することを特徴とする装置。 （３）請求項１記載の装置において、前記少なくとも１
   つの受信器と前記少なくとも１つの送信器が前記配電網
   の電気に同期化されることを特徴とする装置。 （４）請求項３記載の装置において、前記同期化手段が
   前記配電網のゼロ交差に同期化されていて線同期パルス
   を発生するゼロ交差検波器手段を包含することを特徴と
   する装置。（５）請求項４記載の装置において、前記線
   同期パルスに応答して前記符号化信号発生手段を制御す
   る位相ロック・ループを包含することを特徴とする装置
   。 （６）請求項１記載の装置において、前記受信器に加え
   られる前記入力信号を制限するリミッタ手段を包含する
   ことを特徴とする装置。 （７）請求項１記載の装置において、前記配電網から前
   記受信器への前記符号化信号を結合する変成器手段を包
   含し、さらに、この変成器と前記受信器の間に帯域フィ
   ルタを包含することを特徴とする装置。 （８）請求項１記載の装置において、前記符号化信号発
   生手段が前記論理１符号化信号と論理０符号化信号をそ
   れぞれ発生する第１、第２の周波数合成器を包含するこ
   とを特徴とする装置。 （９）請求項１記載の装置において、前記シーケンスの
   各々が４つの周波数「ホップ」からなることを特徴とす
   る装置。 （１０）請求項９記載の装置において、前記第１、第２
   の積分器手段のそれぞれの積分時間が４つの前記「ホッ
   プ」であることを特徴とする装置。 （１１）請求項１記載の装置において、受信器成分オフ
   セットの結果として発生したエラー電圧について前記受
   信器を補正するオフセット補正手段を包含することを特
   徴とする装置。 （１２）請求項１１記載の装置において、前記オフセッ
   ト補正手段が、前記受信器の入力を分流させてそこに「
   ゼロ入力」を発生させ、それによって、前記受信器によ
   って生じた出力電圧がそこに発生したオフセット電圧の
   みによるものとする手段と、前記出力オフセット電圧を
   ラッチする手段と、このラッチ手段に応答して前記受信
   器の出力を補正する手段とを包含することを特徴とする
   装置。 （１３）配電網でデータの広帯域伝送を行なう方法であ
   って、 論理１ビットおよび論理０ビットにそれぞれ相当する符
   号化信号を発生する段階であり、論理１ビットに相当す
   る各符号化信号が第１の所定の無関係な周波数シーケン
   スからなり、論理０ビットに相当する各符号化信号が第
   ２の異なった所定の無関係な周波数シーケンスからなる
   段階と、 前記配電網上で符号化信号を結合する段階と、前記配電
   網上の入力符号化信号を受信する段階と を包含し、この受信段階が、 （ａ）前記論理１ビット信号を復調する第１、第２の周
   波数チャンネルと、前記論理０ビット信号を復調する第
   ３、第４のチャンネルとを確立する段階と、 （ｂ）前記第１チャンネルにおいて、前記符号化論理１
   ビット信号のレプリカである第１基準信号を発生させ、
   前記入力符号化信号と前記第１基準信号の積である第１
   積信号を生成し、この第１積信号を濾波して実質的にそ
   の第１ｄｃ成分のみを通過させ、前記第１ｄｃ成分を二
   乗して第１出力信号を得る段階と、 （ｃ）前記第２チャンネルにおいて、直角位相で前記符
   号化論理１ビット信号のレプリカである第２基準信号を
   発生させ、前記入力符号化信号と前記第２基準信号の積
   である第２積信号を生成し、この第２積信号を濾波して
   実質的にその第２のｄｃ成分のみを通過させ、前記第２
   ｄｃ成分を二乗して第２の出力信号を得る段階と、（ｄ
   ）前記第３チャンネルにおいて、前記符号化論理０ビッ
   ト信号のレプリカである第３基準信号を発生させ、前記
   入力符号化信号と前記第３基準信号の積である第３の積
   信号を生成し、この第３積信号を濾波して実質的にその
   第３ｄｃ成分のみを通過させ、前記第３ｄｃ成分を二乗
   して第３出力信号を得る段階と、 （ｅ）前記第４チャンネルにおいて、直角位相で前記符
   号化論理０ビット信号のレプリカである第４基準信号を
   発生させ、前記入力符号化信号と前記第４基準信号の積
   である第４の積信号を生成し、この第４積信号を濾波し
   て実質的にその第４ｄｃ成分のみを通過させ、前記第４
   ｄｃ成分を二乗して第４出力信号を得る段階と、（ｆ）
   前記第１、第２の出力信号を加算して前記第１周波数シ
   ーケンスに相当する第１加算出力信号を得る段階と、 （ｇ）前記第３、第４の出力信号を加算して前記第２周
   波数シーケンスに相当する第２加算出力信号を得る段階
   と、 （ｈ）前記第１加算信号を積分して第１積分出力信号を
   得る段階と、 （ｉ）前記第２加算信号を積分して第２積分出力信号を
   得る段階と、 （ｊ）前記第１、第２の積分出力信号を比較して論理１
   ビットであるか論理０ビットであるかを示す段階と を包含することを特徴とする方法。 （１４）請求項第１３記載の方法において、送信段階と
   受信段階を同期化する段階を包含することを特徴とする
   方法。 （１５）請求項１４記載の方法において、前記同期化段
   階が送信段階と受信段階とを前記配電網の電気に同期化
   する段階を包含することを特徴とする方法。 （１６）請求項１４記載の方法において、前記同期化段
   階が前記配電網の電気のゼロ交差に同期化されて線同期
   パルスを発生するゼロ交差検波段階を包含することを特
   徴とする方法。 （１７）請求項１６記載の方法において、前記線同期パ
   ルスを用いて前記符号化信号発生段階を制御する段階を
   包含することを特徴とする方法。 （１８）請求項１７記載の方法において、前記入力符号
   化信号の大きさを制限する段階を包含することを特徴と
   する方法。 （１９）請求項１４記載の方法において、前記配電網か
   らの前記符号化信号を結合する段階と、前記配電網から
   の結合された符号化信号を帯域濾波する段階とを包含す
   ることを特徴とする方法。 （２０）請求項１４記載の方法において、前記符号化信
   号発生段階が前記論理１、論理０の符号化信号にそれぞ
   れ相当する第１、第２の周波数同期化信号を発生する段
   階を包含することを特徴とする方法。 （２１）請求項１４記載の方法において、前記シーケン
   スの各々が４つの周波数「ホップ」からなることを特徴
   とする方法。 （２２）請求項２１記載の方法において、前記第１、第
   ２の積分段階のそれぞれの積分時間が４つの前記「ホッ
   プ」からなることを特徴とする方法。 （２３）配電網でデータの広帯域伝送を行なう装置であ
   って、 論理１ビット、論理０ビットのそれぞれに相当する符号
   化信号を発生する手段であり、論理１ビットに相当する
   各符号化信号が第１の所定の無関係な周波数シーケンス
   からなり、論理０ビットに相当する各符号化信号が第２
   の異なった所定の無関係な周波数シーケンスからなる手
   段を包含する少なくとも１つの送信器と、 前記配電網上の前記符号化信号を結合する手段と、 前記少なくとも１つの送信器から、前記配電網上の入力
   符号化信号を受信する手段と、第１周波数チャンネル手
   段に設けてあって前記論理１ビット信号を対応する第１
   ｄｃ信号に変換する第１復調器手段ならびに第２周波数
   チャンネル手段に設けてあって前記論理０信号を対応す
   る第２ｄｃ信号に変換する第２復調器手段を包含するホ
   モダイン復調器とを有する少なくとも１つの受信器と、 受信器成分オフセットの結果として発生したエラー電圧
   について前記受信器を補正するオフセット補正手段と、 前記第１、第２のチャンネル手段からの出力信号を比較
   して論理１ビットあるいは論理０ビットを示す比較器手
   段と を包含することを特徴とする装置。 （２４）請求項２３記載の装置において、前記オフセッ
   ト補正手段が前記受信器の入力を分流させてそこに「ゼ
   ロ入力」を発生させ、それによって、前記受信器によっ
   て生じた出力電圧がそこに発生したオフセット電圧のみ
   によるものとする手段と、前記出力オフセット電圧をラ
   ッチする手段と、このラッチ手段に応答して前記受信器
   の出力を補正する手段とを包含することを特徴とする装
   置。 （２５）請求項２４記載の装置において、前記入力分流
   手段が第１スイッチを包含し、前記オフセット補正手段
   が、さらに、差動増幅器手段と、前記受信器からの未比
   較出力電圧を前記差動増幅器手段の１つの入力部に送る
   第２スイッチ手段と、前記ラッチ手段の出力を前記差動
   増幅器手段のもう１つの入力部に送る第３スイッチ手段
   とを包含することを特徴とする装置。 （２６）請求項２３記載の装置において、前記第１復調
   器手段が前記論理１ビット信号を復調する第１、第２の
   チャンネルを有し、また、この第１復調器手段が、（ｉ
   ）前記第１チャンネルに、前記符号化論理１ビット信号
   のレプリカである第１基準信号を発生するための第１論
   理信号発生器手段と、前記入力符号化信号および前記第
   １基準信号の積を生成する第１乗算器手段と、この第１
   乗算器手段の１つの出力部に結合してあって、そこから
   の実質的にただ１つの第１ｄｃ成分のみを通過させる第
   １フィルタ手段と、前記第１ｄｃ成分を二乗する第１二
   乗手段とを包含し、さらに、（ｉｉ）前記第２チャンネ
   ルに、直角位相において前記符号化論理１ビット信号の
   レプリカである第２基準信号を発生する第２論理信号発
   生器手段と、前記入力符号化信号と前記第２基準信号の
   積を生成する第２乗算器手段と、この第２乗算器手段の
   １つの出力に結合してあって、そこからの実質的に１つ
   だけのｄｃ成分しか通過させない第２フィルタ手段と、
   前記第２ｄｃ成分を二乗する第２二乗手段と、前記第１
   、第２の二乗手段の出力を加算する第１加算器手段と、
   この第１換算器手段から前記第１周波数シーケンスに相
   当する第１出力信号を蓄積する第１積分器手段とを包含
   し、さらにまた、前記第２復調器手段が前記論理０ビッ
   ト信号を復調する第３、第４のチャンネルを有し、さら
   に、この第２復調器手段が、（ｉ）前記第３チャンネル
   に、前記符号化論理０ビット信号のレプリカである第３
   基準信号を発生する第３論理信号発生器手段と、前記入
   力符号化信号と前記第３基準信号の積を生成する第３乗
   算器手段と、この第３乗算器手段の１つの出力部に結合
   してあって、そこからの第３のｄｃ成分のみを実質的に
   通過させる第３フィルタ手段と、前記第３ｄｃ成分を二
   乗する第３二乗手段とを包含し、（ｉｉ）前記第４チャ
   ンネルに、直角位相において前記符号化論理０ビット信
   号のレプリカである第４の基準信号を発生する第４論理
   信号発生器手段と、前記入力符号化信号と前記第４基準
   信号の積を生成する第４の乗算器手段と、この第４乗算
   器手段の１つの出力部に結合してあって、そこからの第
   ４のｄｃ成分のみを実質的に通過させる第４フィルタ手
   段と、前記第４のｄｃ成分を二乗する第４の二乗手段と
   、前記第３、第４の二乗手段の出力を加算する第２加算
   器手段と、この第２加算器手段から前記第２の周波数シ
   ーケンスに対応する第２出力信号を蓄積する第２の積分
   器手段とを包含することを特徴とする装置。 （２７）請求項２６記載の装置において、少なくとも前
   記第１〜４の二乗手段、前記第１、第２の加算手段、前
   記第１、第２の積分手段および前記比較器手段がソフト
   ウェア実現されることを特徴とする装置。