JPH0362614A - 変換回路と変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は全般的にＥＣＬからＴＴＬへの変換回路、更
に具体的に云えば、１つの半導体チップ上で真のＥＣＬ
信号を真のＴＴＬ信号に変換する方法と回路、及びこう
云う特徴を持つプログラマブル・アレイ論理（ＰＡＬ）
チップに関する。

従来の技術及び問題点 論理回路の設計で、エミッタ結合の論理（ＥＣＬ）回路
が演する役割が次第に重要になっていることは明らかで
ある。ＥＣＬはゲート・アレイ、変換器、電流／差動駆
動器、複素数プロセッサ、プログラマブル・アレイ論理
（ＰＡＬ）装置及び「接着」論理回路の形をとっている
。ＥＣＬを使うことに伴う一般的な問題は、−「「Ｌ論
理系の装置との連絡である。−例として、ＥＣＬアレイ
を大形又は本体コンピュータ・システムに普通便われる
Ｔ　Ｔ　Ｌメモリに接続するのが普通である。他の例と
しては、２０１回路を７７１周辺装置に接続することが
ある。

ＥＣＬからＴＴＬへの電圧レベル変換器が従来提案され
ている。従来のＥ　Ｃｌ−からＴＴＬへの電圧レベル変
換器は、ピリテラ他に付与された米国特許第４．６４４
．１９４号に共形的に示されている。この装置は、ＥＣ
ＬがらＴＴＬへの電圧レベル変換器として発表されてい
るが、実際には、一般的に−１，７ボルトの低電圧から
−０，９ボルトの高電圧までの範囲のヒＣ＋−信号の電
圧レベ／Ｌｚヲ、０．５■ＢＥ乃至、５ｖＢＥの電圧に
ずらすだけである。ここで■　　は出力バイポーラＥ ・トランジスタのベース・エミッタ間電圧である。

この回路から取出した出力信号は、高及び低ＦＴし電圧
源を基準としていない。従って、この信号をＴＴＩ−論
理回路で使うには、その前にこの回路の出力を更に処理
することが必要である。真のＥＣＬ信号を真のＴ　Ｔ　
Ｌ信号に変換する変換回路は、これまでのところ開発さ
れていない。

写像、復号、一般的な論理機能及び同期を行なわせる様
に、融通性を持たせると共に、論理回路を設計する為に
、ＴＴＬ又はＥＣＬの「接着論理回路」が使われている
。多くの設計では、ゲート・アレイ又は固定論理装置の
中に全ての電気的な機能を含めることは実用的でない。

上に述べたところから、真の入力のＥＣＬＩＩｆレベル
を真のＴＴＬの出力信号に変換する電圧レベル変換回路
に対する要望が存在することがｌＩＩＩｗｌされよう。

更に、インターフェース論理装置と組合わせたこの様な
変換回路に対する要望がある。

問題点を解決する為の手段及び作用 この発明の一面は、真のＥＣＬ信号から真のＴＴＬ信号
へ変換する回路である。この回路は高及び低ＴＴＬ電圧
源、及び真のＥＣＬ信号として、一続きの高及び低ＥＣ
Ｌ電圧レベルを受取る入力を持っている。回路は、高及
び低電圧レベルのうちの選ばれた一方を受取ったことに
応答して、ＴＴｉＰＳ電圧源のレベルを基準とする真の
高丁ＴＬ電圧レベルを発生すると共に、高及び低ＥＣＬ
Ｉ圧レベルのうちの他方を受取ったことに応答して、「
丁り低電圧源のレベルを基準とする低「ＦＬ電圧レベル
を出力に発生する。一実施例では、更にこの回路が、高
及び低の真のＥ　ＣＬ電圧レベルのどちらが、高及び低
の真のＴＴＬ電圧出力レベルに関係するかを選択する極
性スイッチを持っている。

この発明の別の一面として、回路が、真のＥＣし信号を
受取って、高の値及び低の値を持つ差信号を発生する差
回路を含む。高及び低ＥＣＬ信号の値のうちの一方に応
答して、高の値が発生され、高及び低の差信号の値の他
方に応答して、差信号の低の値が発生される。第１の変
換回路が差信号を受取って、差信号の高の値を受取った
ことに応答して、真の低ｒｌ−Ｌ出力信号を伝達する。

第２の変換回路が差信号に関係する入力信号を受取る。

第２の変換回路は、差信号が低の値であることに応答し
て、真の高ＴＴＬ出力信号を伝達する。

この発明の別の一面として、複数個の真のＥＣＬ入力及
び複数個の真の論理「「Ｌ出力を持つプログラマブル・
アレイ論理回路を提供する。この回路は、複数個の列導
体及びこの列導体と交差する様に形成された複数個の行
導体を持つプログラマブル・アレイ論理（ＰＡＬ）マト
リクスを有する。各々の真のＥＣＬ入力が列導体の夫々
１つに結合される。

複数個のブール代数論理ゲート回路の夫々の入力が、夫
々一群の行導体に結合される。行及び列導体の選ばれた
交点で接続をすることにより、マトリクスがプログラム
可能である。ブール代数論理ゲート回路の論理出力が複
数個の真のＥＣＬ／真のＴ　Ｔ　Ｌ変換回路の夫々の入
力に結合される。

ＰＡＬマトリクスから取出した論理ＥＣＬ出力信号は、
一続きの高及び低の真のヒＣＬ電圧レベルである。各々
の真のＥＣＬ／真のＴＴＬ変換回路は、高及び低ＥＣＬ
信号レベルから変換された高及び低ＴＴＬ電圧レベルを
持つ真のＴＴＬ電圧信号を出力する様に作用し得る。

この発明の主な利点は、典形的には−０，９乃至−１，
７ボルトの範囲のＥＣＬＩＥ圧レベルを、例えば＋５ボ
ルトと云う高Ｔ　Ｔ　Ｌ　電圧供給レベル並びに例えば
Ｏボルトと云う低ＴＴＬ！圧レベルを厳密な基準とする
レベルを持つ真のＦＦＬ電圧信号に変換することができ
る点にある。従って、この発明の回路は、その出力に接
続された回路に対し、真のＴＴＬ信号を供給することが
できる。

この発明の別の利点は、１つのチップ上にあるプログラ
マブル・アレイ論理回路にこの回路を取入れたことであ
る。

この発明のその他の面並びにその利点は、以下図面につ
いて詳しく説明するところから明らかになろう。

実　　施　　例 図面では、及ぶ限り向様な部分には同じ参照記号を用い
ている。真のＥＣＬ／１−丁し変換回路が第１図に全体
的に１０で示されている。典形的には〇−■　　及び０
２ＶＢＥの負の電圧範囲でＢＥ 変化する真のＥＣＬ入力信号が、ｎｐｎ形バイポーラ・
トランジスタ１２のベースに印加される。

トランジスタ１２の］レクタがアース１４に接続される
。このアースは真の１ａＥｃＬ’ｌ圧源を表わす。トラ
ンジスタ１２のコレクタが更にダイオード１６の陽極に
接続される。ダイオード１６の陰極が節１８に接続され
る。トランジスタ１２の工くツタがｒｆＪ２０に接続さ
れる。

ｎｐｎ形バイポーラ・トランジスタ２２のベースが電圧
基ｔＩ！（■Ｒ）に接続される。これはトランジスタ１
２のベースに対する真のＥＣＬ信号入力の高及び低レベ
ルの中間に選ぶ。典形的にはＶ　はＯ−１，５Ｖ　　　
に選ばれる。基準トランＲＢＥ ジスタ２２のコレクタが［１８に接続され、トランジス
タ２２のエミッタは節２０に接続される。

電流源トランジスタ２４の」レクタが節２０に接続され
、エミッタが抵抗２６の第１の端に接続され、ベースが
■　　　に接続される。これは、限Ｃ８ られた黴の電流のシンクとして、トランジスタ２４をそ
の線形領域で動作させる様に設計された基２１！電圧で
ある。抵抗２６の第２の端がＶＥＥに接続されるが、こ
れは−４，５ボルト又は−５，２ボルトの様な実質的な
負の電圧に選ぶことが好ましい。

一対のショットキー・ダイオード２８．３０が直列に順
方向に接続されて、節３２から節１８までの一方向通路
を作る。更に節３２が抵抗３４を介して、図面では＋５
ボルトとして示したＴＴＬ電圧１Ｑｖｃに接続される。

節３２がショットキー・クランプ形ｎｐｎ形バイポーラ
・トランジスタ３６のベースに接続される。トランジス
タ３６のコレクタが節３８に接続され、そのエミッタが
節４０に接続される。節４０がダイオード４２の陽極に
接続される。ダイオード４２の陰極が節１８に接続され
る。

節３８が抵抗４４によってＴＴＬ電圧源■ｃに接続され
る。別のショットキー・クランプ形ｎｐｎ形バイポーラ
・トランジスタ４６のベースが■３８に接続され、コレ
クタが抵抗４８を介してＴＴＬ高電圧源Ｖｃに接続され
、エミッタが節５０に接続される。節５０がショットキ
ー・クランプ形ｎｐｎ形バイポーラ・トランジスタ５２
のベースに接続され、そのコレクタがショットキー・ダ
イオード５４の陰極に接続され、そのエミッタがＥＣＬ
／ＴＴＬ変換回路の出力節５６に接続される。ショット
キー・ダイオード５４の陽極が抵抗５８を介してＴＴＬ
ＴＴ高電圧源に接続される。

更に節４０が抵抗６０を介して、図面ではアース又はゼ
ロ・ボルトとして示したＴＴＬ低電圧源に接続される。

ＴＴＬ低電圧源及びＴｒＬ高電圧源は、ＶｃがＴＴＬ低
電圧源より少なくとも約５ボルト高い限り、種々の任意
の値にすることができる。節５０が抵抗６２によって１
゛「Ｌ低電圧源に接続される。節４０がショットキー・
クランプ形ｎｐｎ形バイポーラ・トランジスタ６４のベ
ースに接続され、そのコレクタが回路の出力節５６に接
続され、そのエミッタが’ｒ’ｒＬ（Ｉ’電圧源に接続
される。

ショットキー・クランプ形ｎｐｎ形バイポーラ加速トラ
ンジスタ６６のエミッタが節３８に接続され、ベースが
抵抗６８を介してＴＴＬ高電圧源に接続され、コレクタ
が節７０に接続される。節５０は第１のショットキー・
ダイオード７２の陰極に一方向性を持つ様に接続され、
ダイオード７２の陽極が節７０に接続される。出力節５
６が第２のショットキー・ダイオード７４の陰極に接続
され、その陽極が節７０に接続される。

動作について説明すると、入力トランジスタ１２のベー
スが、ＯＶＢＥ及びＯ−２■ＢＥの間で変化する真のビ
ＣＬ信号を受取る。トランジスタ１２及び基準トランジ
スタ２２が差動対を形成する。真のＥＣｌ−電圧信号が
高であれば、トランジスタ１２がターンオンし、電流源
トランジスタ２４及び抵抗２６を介して■　　に電流が
流れる。

Ｅ トランジスタ２２は正しいバイアスになっておらず、従
ってターンオフになる。真の高ＥＣＬ電圧が節１８に存
在し、従って高電圧が節３２に存在する。この為、トラ
ンジスタ３６のベースに高の差信号が印加される。ダイ
オード４２は過渡信号状態の加速の為に設けられている
。

真のＥＣＬ信号が低である場合、入力トランジスタ１２
はターンオフになり、基準トランジスタ２２はターンオ
ンになる。電流が基準トランジスタ２２、電流源トラン
ジスタ２４及び抵抗２６を介して■　　に流れる。これ
によって低電圧が節Ｅ １８に、従って節３２にも現われる。従って、低の差信
号がトランジスタ３６のベースに印加され、このトラン
ジスタはそれに応答してターンオフになる。

トランジスタ３６のベースが高の差信号を受取った場合
、トランジスタ３６のコレクタとエミッタの間が導電し
、高電圧がトランジスタ６４のベースに現われ、このト
ランジスタ６４を導電させる。これによって、出力′ｍ
５６からＴＴＬ低電圧源への電流シンクができる。この
為、出力節の電圧は、この状態ではＯボルトに、共形的
には約０．２ボルトであるトランジスタ６４のＶｃＥ又
は■　　を加えた値になる。これから分かる様に、Ｎ 低出力のＴＴＬ信号は、ＴＴＬ低電圧源の値に極く近く
追従する。

トランジスタ３６のベースが低の差信号を受取った場合
、節の３８の電圧レベルは高のま）である。この電圧は
バイポーラ・トランジスタ４６を正しくターンオンする
様に選ばれる。従って、トランジスタ４６のコレクタと
エミッタの間が導電し、高電圧レベルが節５０に現われ
る。節５０の電圧により、トランジスタ５２が導電し、
こうして出力節５６を高にする。

抵抗４４の両端の電圧降下は比較的小さい。従っで、出
力節５６から見た高出力電圧は大体ＶＣ２Ｖ　ｓ　Ｅで
ある。こ）で１つのｖＢＥがトランジスタ４６の間で起
こり、もう１つのｖＢＥがトランジスタ５２で起こる。

これらのトランジスタの■［３Ｅは共形的には約０．８
ボルトである。従って、真の高ＴＴＬ出力信号は約３．
４ボルトである。この為、節５６の真の１ａＴｌ”Ｌ出
力電圧が、高ＴＴＬ電圧源のレベルに極く近く追従する
ことが分かる。

別の見方をすると、トランジスタ３６及び６４は、高の
差信号によってターンオンする第１のダーリントン対を
形成し、トランジスタ４６及び５２は、トランジスタ３
６のベースに現われる俄の差イ１号によってターンオン
される第２のダーリントン対を形成する。これから分か
る様に、トランスタ４６のベースに現われる入力信号は
、トランジスタ３６のベースに現われる差信号を論理的
に反転したものである。従って、動作の際、トランジス
タの対３６−６４又はトランジスタの対４６−５２の何
れかがターンオンし、トランジスタの対３６−６４は出
力節５６を真のＴＴＬ低電圧レベルであるアースに引張
り、トランジスタの対４６−５２は出力節を真のＴＴＬ
高電圧レベルへ引張り上げる。

トランジスタ６６は節５０．５６の高から低への変化を
加速する為に設けられている。トランジスタ３６がター
ンオンすると、節３８が低になって、トランジスタ４６
をターンオフする。その時、節５０の電圧が下がり始め
る。加速トランジスタ６６はダイオード７２、トランジ
スタ６６、トランジスタ３６及び抵抗６０を介してアー
スに至る電流シンク通路を完成する。出力節５６に於け
る高から低への変化が、ダイオード７４、トランジスタ
６６、トランジスタ３６及び抵抗６０を介して同様に加
速される。

第１図に示す変換回路は、真の高ＥＣＬ電圧信号レベル
を真の高Ｔ丁り出力信号に変換する。然し、真の高ＥＣ
Ｌ信号によって真の低ＴＴＬ出力信号になる様な反対の
場合をユーザが選びたい場合もあろう。この選択は第２
図に全般的に９０で示した回路によって行なわれる。回
路９０は、次に述べる点を別にすると、第１図に示す回
路１０と大抵の点が同一である。ＥＣＬ入力信号“Ａ　
ｆｌが節９２に入力される。節９２がｎｐｎ形バイポー
ラ・トランジスタ９４のベース並びにバイポーラ・トラ
ンジスタ９６のベースに接続される。トランジスタ９４
のコレクタが節９８に接続され、トランジスタ９６のコ
レクタがアース又は高ＥＣＬ信号節１４に接続される。

トランジスタ９４のエミッタが節１００に接続され、ト
ランジスタ９６のエミッタが節１０４に接続される。

一対のｎｐｎ形バイポーラ基準トランジスタ１０４．１
０６の夫々のベースが基準電圧■Ｒに並列に接続される
。トランジスタ１０４のエミッタが節１００に接続され
、トランジスタ１０６のエミッタが節１０２に接続され
る。トランジスタ１０６のコレクタが節９８に接続され
、これがショットキー・ダイオード２８の陰極に接続さ
れる。

ｎｐｎ形トランジスタ１０４の」レクタがＥＣＬ高電圧
源の節１４に接続される。

ｎｐｎ形バイポーラ・トランジスタ１０８のコレクタが
節１００に接続され、エミッタが節１１０に接続され、
ベースが節１１２に接続される。

別のｎｐｎ形バイポーラ・トランジスタ１１４のコレク
タが節１０２に接続され、そのベースが別の基準電圧Ｖ
　　に接続され、そのエミッタが節１ １１０に接続される。電流源トランジスタ１１６のベー
スが■　　　に接続され、コレクタが節１Ｃ８ １０に接続され、エミッタが抵抗１１８を介してＶＥＥ
に接続される。別のｎｐｎ形＠Ｆｋ源トランジスタ１２
０の］レクタが節１１２に接続され、ベースが■　　　
に接続され、そのエミッタが抵Ｃ８ 抗１２２を介してＶＥＥに接続される。極性入力信＠口
が極性トランジスタ１２４のベースに人力される。トラ
ンジスタ１２４のコレクタがＥＣＬ高電圧源１２６（こ
こではアースとして選ばれている）に接続され、その１
ミツタがダイオード１２８のｉ極に接続される。ダイオ
ード１２８の陰極が節１１２に接続される。

トランジスタ９４，１０４が、ピＣＬ信号“ｌ　Ａ　Ｍ
をｖＲと比較する第１の差動対を形成する。同様に、ト
ランジスタ９６，１０６が同じ比較を行なう第２０差動
対を形成する。然し、トランジスタ９４．９６のコレク
タの接続が異なり、トランジスタ１０４．１０６のコレ
クタは鏡像の形で接続が異なる。

ＥＣＬ電圧極性１５号が極性入力Ｂに供給される。

ＥＣＬ信号の高の値がトランジスタ１２４をターンオン
し、節１１２に対する電流シンクとなり、差動トランジ
スタ１０８をターンオンする。これが差動トランジスタ
の対９４．１０４を付能する。

この場合、入力節９４の高のＥＣＬの値が、節９８．３
２に於ける低の差信号の値として反映する。

（−０，９ボルトの様な）低電ＦＦ信号が入力“Ｂ′に
入力した場合、トランジスタ１２４がターンオフになり
、節１１２はＶＥＥに近くなる。

トランジスタ１０８は、基準トランジスタ１１４に優先
してターンオフになる。これによって差動トランジスタ
の対９６．１０６が付能される。節９２の高のＥＣＬの
値がトランジスタ９６をターンオンし、トランジスタ１
０６をターンオフする。

従って、節９２に於ける高のＥＣＬの値により、高の差
信号の値がｌ１３２に現われ、その結果節５６に現われ
る真のＴＴＬ出力は前の場合と反転する。

プログラマブル・アレイ論理回路及びＥＣＬ／丁−「Ｌ
変換回路の組合せが、第３図に全体的に１５０で示され
ている。複数個のＥＣＬ八力へ５２が夫々のバッファ１
５４に供給される。各々のバッファ１５４は真の出力１
５６及び補数出力１５８を有する。これらがそれらの接
続点１６０を介して夫々の列導体１６２に接続される。

複数個の行導体１６４が、全ての列導体１６２と夫々交
差する様に設けられている。列導体１６２及び行導体１
６４を併せたものが、全体を１６６で示すプログラマブ
ル・マトリクスを形成する。

ユーザは、列導体１６２及び行導体１６４の間の選ばれ
た交点で接続を行なうことにより、アレイ１６６をプロ
グラムする。

各々の行導体１６４は一群のアンド・ゲート１６８のう
ちの１つで終端する。アンド・ゲートの群１６８の出力
が夫々のオア・ゲート１７０の入力に接続される。各々
のオア・ゲート１７０の出力がラッチ１７２の０人力に
接続される。ラッチ付能信号が線１７４に入り、バッフ
ァ１７６を通り、各々のラッチ１７２のし入力に接続さ
れる。

各々のラッチ１７２が付能されると、そこに記憶されて
いる値がそのＱ出力に真数の形で反映し、その補数がＱ
出力に形成される。各々のＱ出力が夫々バッファ１７８
を介してマトリクス１６６にフィードバックされ、この
バッファがＱの真数及び補数の形を再びアレイに出力す
る。こう云うフィードバックは別の論理機能に使うこと
ができる。

第２図に示す回路は第３図の９０で示した破線の囲みに
よって表わすことができる。回路９０は論理Ｘ　ＯＲゲ
ート１８０を持ち、その第１の入力が夫々のラッチ１７
２のＱ出力に接続され、第２の入力はプログラム自在に
ＶｃｃＥｃしく図示の実施例ではアース）に接続するこ
とができる。第２の人力が、前に第２図について詳しく
説明した極性スイッチとして作用し得る。

ＥＣＬからＴ　Ｔ　Ｌへの変換が、各々のＥＣＬ／Ｔ　
Ｔ　Ｌ変換回路９０の論理インバータ１８２内で行なわ
れる。第２図には示してないが、各々の論理インバータ
１８２（第２図では節３２より後の全ての回路で構成さ
れる）には、線１８４の出力付能信号を供給することが
できる。出力付陰線１８４の源は、「ＴＬから変換器／
ＥＣＬインバータ１８６の出力である。

以上の説明から分かる様に、ＰＡＬ及びＴＴＬ／ＥＣＬ
変換組合せ回路を図如に示し且つ説明した。この組合せ
回路は、ビＣＬ及びＴ　Ｔ　１回路の間の接続を容易に
し、相当量の「接着」論理回路能力を持つ。

聾約すれば、真のＥＣＬ信号を真のＴＴＬ信号に変換し
、Ｔ　ｒ　Ｌ出力レベルがｒｌ−Ｌ高及び低電辻源のレ
ベルに極く近い基準を持つ様なＥＣＬからＴＴＬへの変
換回路を提供した。この発明のＴＴＬからＥＣＬへの変
換回路は、ＰＡＬ集積回路に有利に用いて、ＥＣＬ及び
ｌ−Ｔ　Ｌ論理機能の間のインターフェース回路にする
ことができる。

この発明に幾つかの実施例並びのその利点を以上詳しく
説明したが、この発明はこれにＩｌｌ限されるものでは
なく、特許請求の範囲によって限定されることを承知さ
れたい。

以上の説明に関連してこの発明は次の実施態様を取り得
る。

（１）ＥＣＬ信号をＴＴＬ信号に変換する回路に於いて
、高Ｅ　ＣＩ−電圧レベルの部分と低ＥＣＬ電圧レベル
の部分とを含むＥＣＬ信号を受取るＥＣし入力と、ＴＴ
Ｌ高電圧供給入力と、Ｔ　’ｒ　Ｌ低電圧供給入力と、
出力とを有し、前記ＥＣＬ入力に高裏び低ＥＣＬＩ圧レ
ベルのうちの選ばれた一方を受取ったことに応答して、
前記出力に、前記ＴＴＬ高電圧供給入力のレベルをＭＴ
ｆｌｌとする高ＴＴ　Ｌ電圧レベルを発生すると共に、
前記ＥＣＬ入力に前記高及び低ＥＣＩＩ圧レベルのうち
の他方を受取ったことに応答して、前記出力に、前記Ｔ
ＴＬ低電圧供給入力のレベルを基準とする低ＴＴｌｉｔ
圧レベルを発生する回路。

（２＞（１）項に記載した回路に於いて、高及び低ＥＣ
Ｌ電圧レベルのうちの前記一方並びに高及び低ＥＣＬ？
Ｉ圧レベルのうちの前記他方を予め選択する極性スイッ
チを有する回路。

（３）（１）項に記載した回路に於いて、前記出力に結
合されていて、低’ｒ　Ｔ　Ｌ　電圧レベルを発生する
出力トランジスタを有し、該出力トランジスタは特性的
なコレクタ・エミッタ電圧を持ち、葡記低ＴＴＬ電圧レ
ベルが前記ＴＴＬｆｌｉ圧源より前記コレクタ・工よツ
タ電圧だけ高い回路。

（４）（１）項に記載した回路に於いて、ＴＴＬ高電圧
源入力を出力に選択的に結合する２つの出力トランジス
タを有し、各々の出力トランジスタは特性的なベース・
エミッタ電圧を持ち、前記出力の高ＴＴＬ電圧レベルは
ｒ　’Ｉ−Ｌ高電圧源より、萌記特性的なベース・工夫
ツタ電圧の和より若干大きい分だけ低い回路。

（５〉真のＦＣＬ信号を真のＴ　Ｔ　Ｌ信号に変換する
回路に於いて、一続きの高及び低の値で構成されるＥＣ
Ｌ信号を受取って、それに応答して一続きの高の伯及び
低の値を持つ差信号を発生する差動回路を有し、前記差
信号の高の値は、前記ＥＣし信号の高及び低の値の一方
に応答して発生され、前記差信号の低の値は、前記差信
号の高及び低の値の他方に応答して発生され、更に、前
記差信号を受取る様に前記差動回路に結合された入力及
び出力を持つ第１の変換回路と、該第１の変換回路に結
合されたＴＴＬ低電圧源とを有し、前記第１の変換回路
は、前記差信号の高の値を受取ったことに応答して、前
記１’　Ｔ　Ｌ低電圧源の電圧レベルを基準とする電圧
レベルを持つ低Ｔ　Ｔ　Ｌ出力信号をその出力に発生し
、更に、入力を持つ共に、ＴＴＬ高電圧源に結合されて
いて、前記出力を持つ第２の変換回路を有し、該第２の
変換回路の入力に現われる入力信号は、前記差信号の電
圧レベルに関係する電圧レベルを持ち、前記第２の変換
回路は、前記差信号が低の値であることに応答して、Ｔ
Ｉ−Ｌ高電圧源の電圧レベルを実質的に基準とする電圧
レベルを持つ高ＴＴＬ出力信号を伝達する回路。

（６）（５）項に記載に回路に於いて、第１の変換回路
が、第１の変換回路の入力に結合されたベース、電圧源
に結合された］レクタ及び１ミツタを持つ第１のトラン
ジスタと、第１のトランジスタのエミッタに結合された
ベース、前記ＴＴＬ低電圧源に結合されたエミッタ、及
び前記出力に結合されたコレクタを持つ第２のトランジ
スタと、該第２のトランジスタのコレクタ及び工夫ツタ
の間に構成されている電流通路とで構成されており、前
記第１のトランジスタのベースに高電圧レベルを受取る
と、前記電流通路を導電させて、前記出力の電圧レベル
が’Ｉ−Ｔ　Ｌ低電圧レベルに近くなる様にした回路。

＜７）（６）項に記載した（口）路に於いて、出力の電
圧レベル及び１’ＴＬ低電圧レベルの間の差が、前記第
２のトランジスタが導電させられた時、該第２のトラン
ジスタの特性的なコレクタ・エミッタ電圧に等しい回路
。

（８）（７）項に記載した回路に於いて、特性的なコレ
クタ・エミッタ電圧が約０．２ボルトである回路。

（９）（５）項に記載した回路に於いて、第２の変換回
路の入力に現われる入力信号は、差信号が低である時に
高である回路。

（１０）（５）項に記載した回路に於いて、前記第２の
変換回路は、入力信号を受取るベース、電圧源に結合さ
れたコレクタ及びエミッタを有する第１のトランジスタ
と、電圧源に結合されたコレクタ、前記第１のトランジ
スタのエミッタに接続されたベース及び前記出力に接続
されたエミッタを有する第２のトランジスタとを有し、
第２の変換回路の入力がＴＴＬ高電圧源に結合され、差
信号が低である時、入力信号の電圧レベルが高であり、
入力信号の高レベルに応答して、第１及び第２のトラン
ジスタの夫々のコレクタとエミッタの間が導電して、出
力の電圧レベルが、「丁り高電圧源の電圧レベルを基準
とする様にした回路。

（１１）（１０）項に記載した回路に於いて、第１のト
ランジスタのベースに結合されたコレクタ、差信号を受
取るベース及び前記ＴＴＬ高電圧源より実質的に低い電
圧源に結合されたエミッタを有する第３のトランジスタ
を有し、差信１４のレベルが高である時、前記入力信号
の電圧レベルを低にする回路。

（１２）（１０）項に記載した回路に於いて、ＴＴＬ高
電圧源のレベルと出力の電圧レベルの間の差が、第１及
び第２の両方のトランジスタが動作している時、第１の
トランジスタのベース・エミッタ電圧及び第２のトラン
ジスタのベース・エミッタ電圧の和に大体等しい回路。

（１３）（１０）項に記載した回路に於いて、電圧源に
結合されたベース、第１のトランジスタのコレクタに結
合されたエミッタ、及び］レレフを有する第３のトラン
ジスタと、前記第１のトランジスタのエミッタを前記第
３のトランジスタのコレクタと一方向性をもって結合す
るダイオードと、該ダイオードを通り、第１及び第３の
トランジスタのコレクタ及びエミッタを含む電流通路と
を有し、’ｒ　Ｔ　Ｌ低電圧源に対する電流シンク通路
を構成して、第１のトランジスタのスイッチング速度を
高めた回路。

（１４）（１０）項に記載した回路に於いて、電圧源に
結合されたベース、第１のトランジスタのコレクタに結
合されたエミッタ及びコレクタを有する第３のトランジ
スタと、該第３のトランジスタのコレクタを第２のトラ
ンジスタのエミッタに結合するダイオードと、該ダイオ
ードを通ると共に第１及び第３のトランジスタのコレク
タ及びエミッタを含む電流通路とを有し、ｒ　Ｔ　Ｌ低
電圧源に対する電流シンク通路を構成して、第１のトラ
ンジスタのスイッチング速度を高めた回路。

（１５）（５）項に記載した回路に於いて、前記差動回
路が高又は低の値を持つ極性信号を受取る極性入力を持
ち、該極性信号の高の値は前記具のＥＣＬ信号の高及び
低の伯のうちの前記一方を選択して、前記差信号の高の
値を発生し、前記極性の信号の低の値は前記具のＥＣＬ
信号の高及び低のうちの他方を選択して、前記差信号の
高の値を発生する回路。

（１６）（５）項に記載した回路に於いて、ＴＴＬ高電
圧源が約５ボルトであり、Ｔ　Ｔ　＋−低電圧源が約Ｏ
・ボルトである回路。

（１７）集積回路チップに形成された複数個の真ＥＣＬ
入力及び複数個の真ＴＴＬ出力を持つプログラマブル・
アレイ論理回路に於いて、複数個の列導体及び該列導体
と交差する様に形成された複数個の行導体を持つプログ
ラマブル・アレイ論理マトリクスを有し、各々の真ＥＣ
Ｌ入力が前記列導体の夫々１つに結合され、複数個のブ
ール代数論理ゲート回路の夫々の入力が夫々一群の行導
体に結合され、前記前及び列導体の選ばれた交点で接続
を行なうことによって、前記マトリクスがプログラム可
能である様にし、更に複数個のＥＣＬ　／　Ｔ　Ｔ　Ｌ
変換回路を有し、前記ブール代数論理ゲート回路の論理
出力が前記変換回路の夫々の入力に結合されて、夫々一
続きの高及び低ＥＣＬ電圧レベルで構成された夫々の論
理ＥＣＬ出力信号を受取り、各々のＥＣＬ／ＴＴＬ変換
回路は前記論理ＥＣＬ信号の高ＥＣＬ電圧レベルを、真
の高ＴＴＬ電圧レベル及び真の低ｒ　１−　Ｌ電圧レベ
ルのうちの予め選ばれた一方に変換する様に作用し得る
と共に、前記論理ＥＣＬ信号の低ＥＣＬ電圧レベルを前
記高の高及び低ＴＴＬ？！圧レベルのうちの他方に変換
する様に作用することができ、前記ＴＴＬ電圧レベルを
併わせたちのが真のＴＴＬ出力信号を形成し、各々のＥ
　ＣＬ　／　Ｔ　’ｒ　Ｌ変換回路は高及び低ＴＴＬ電
圧源に接続され、前記高の高Ｔ　Ｔ　Ｌ電圧レベルは前
記高１−　Ｔ　Ｌ電圧源の電圧レベルを基準とし、前記
高の低ＴＴＬ［圧レベルは前記低Ｔ　Ｔ　Ｌ電圧源の電
圧レベルを基準としているプログラマブル・アレイ論理
回路。

（１８）（１７）項に記載したプログラマブル・アレイ
論理回路に於いて、各々のＥＣＬ／ＴＴし変換回路が、
論理高のＥＣＬ電圧レベルに応答して高及び低ＴＴＬ電
圧レベルの前記一方を発生する様に選択する極性入力を
有するプログラマブル・アレイ論理回路。

（１９）（１７）項に記載したプログラマブル・アレイ
論理回路に於いて、複数個のラッチを有し、各々のラッ
チは夫々のブール代数論理ゲート回路の出力を変換回路
の夫々の入力に結合するプログラマブル・アレイ論理回
路。

（２０）真のＥＣＬ信号を真の−ｒ　Ｔ　Ｌ信号に変換
する方法に於いて、一続きの高及び低の値を持つ真のＥ
ＣＬ信号に応答して差信号を発生し、該差信号の高の値
は前記高及び低の値のうちの一方に応答して発生され、
前記差信号の低の値は前記高及び低の値のうちの他方に
応答して発生され、前記高のＥＣＬ信号の高の値を第１
の変換回路に伝達し、該第１の変換回路が前記差信号の
高の値を受取ったことに応答して、前記第１の変換回路
から、ＴＴＬ低電圧源の電圧レベルを基準とする電圧レ
ベルを持つ真の低下下し出力信号を出力し、前記差信号
の電圧レベルに関係する電圧レベルを持つ内部入力信号
を発生し、該内部入力信号を第２の変換回路に伝達し、
前記差信号が低の値を持つことに応答して、前記第２の
変換１ｉｊｌ路から、ＴＴＬ高電圧源の電圧レベルを基
準とする電圧レベルを持つ真の高ＴＴＬ出力信号を出力
する工程を含む方法。

（２１）（２０）項に記載した方法に於いて、差信号の
高の値を発生する様な真のＥＣＬ信号の高及び低の顧の
うちの一方を選択する極性信号を入力する工程を含む方
法。

（２２）回路（９０）が真のＥＣＬ信号を真の−ｒ　Ｔ
　Ｌ信号に変換する。回路は高及び低の値を持つＥＣＬ
信号を受取る差動回路（１８０）を有する。差動回路は
、真のＥＣＬ信号の高及び低の値のうちの一方に応答し
て、高の値を持つと共に、真のＥＣＬ信号の高及び低の
値のうちの他方に応答して低の値を持つ差信号を発生す
る。第１の変換回路（３６，６４）の入力（３２）が差
動回路（１８０）に結合されている。第１の変換回路（
３６，６４）は、差信号の高の値を受取ったことに応答
してＴ　Ｔ　Ｌ低電圧源の電圧レベルを基準とする電圧
レベルを持つ真の低Ｔ　Ｔ　Ｌ出力（５６）信号を伝達
する。第２の変換回路（４６，５２）が入力（３８）を
持ち、ＴＴＬ高電圧源及び出力（５６）に結合されてい
る。第２の変換回路の入力（３８）に現われる入力信号
−は、差信号（３２）の電圧レベルに関係する電圧レベ
ルを持っている。

第２の変換回路（４６，５２）は、差信号（３２）が低
の値であることに応答して、「「Ｌ高電圧源の電圧レベ
ルを基準とする電圧レベルを持つ高Ｔ「Ｌ出力信号を伝
達する。

【図面の簡単な説明】

第１図はこの発明の第１の実施例の真のＥＣＬから真の
Ｔ−ｒＬへの変換回路の回路図、第２図は特にＸＯＲ又
は極性スイッチを用いた、この発明の第２の実施例の真
のＥＣＬから真のＦＴＬへの変換回路の回路図、第３図
は複数個のＥＣＬ入力から複数個のＴＴＬ出力を発生す
る、プログラマブル・アレイ論理ＰＡＬ及び変換組合せ
回路の回路図である。 主な符号の説明 １２：入力トランジスタ ■ｃ：高ＴＴＬ電圧源 ■　　：低ＴＴＬ電圧源 Ｅ ５６：出力 代卯人 浅

Claims (1)

1. 【特許請求の範囲】 １、ＥＣＬ信号をＴＴＬ信号に変換する回路に於いて、
   高ＥＣＬ電圧レベルの部分と低ＥＣＬ電圧レベルの部分
   とを含むＥＣＬ信号を受取るＥＣＬ入力と、ＴＴＬ高電
   圧供給入力と、ＴＴＬ低電圧供給入力と、出力とを有し
   、前記ＥＣＬ入力に高及び低ＥＣＬ電圧レベルのうちの
   選ばれた一方を受取つたことに応答して、前記出力に、
   前記ＴＴＬ高電圧供給入力のレベルを基準とする高ＴＴ
   Ｌ電圧レベルを発生すると共に、前記ＥＣＬ入力に前記
   高及び低ＥＣＬ電圧レベルのうちの他方を受取ったこと
   に応答して、前記出力に、前記ＴＴＬ低増圧供給入力の
   レベルを基準とする低ＴＴＬ電圧レベルを発生する回路
   。 ２、集積回路チップに形成された複数個の真ＥＣＬ入力
   及び複数個の真ＴＴＬ出力を持つプログラマブル・アレ
   イ論理回路に於いて、複数個の列導体及び該列導体と交
   差する様に形成された複数個の行導体を持つプログラマ
   ブル・アレイ論理マトリクスを有し、各々の真ＥＣＬ入
   力が前記列導体の夫々１つに結合され、複数個のブール
   代数論理ゲート回路の夫々の入力が夫々一群の行導体に
   結合され、前記行及び列導体の選ばれた交点で接続を行
   なうことによって、前記マトリクスがプログラム可能で
   ある様にし、更に複数個のＥＣＬ／ＴＴＬ変換回路を有
   し、前記ブール代数論理ゲート回路の論理出力が前記変
   換回路の夫々の入力に結合されて、夫々一続きの高及び
   低ＥＣＬ電圧レベルで構成された夫々の論理ＥＣＬ出力
   信号を受取り、各々のＥＣＬ／ＴＴＬ変換回路は前記論
   理ＥＣＬ信号の高ＥＣＬ電圧レベルを、真の高ＴＴＬ電
   圧レベル及び真の低ＴＴＬ電圧レベルのうちの予め選ば
   れた一方に変換する様に作用し得ると共に、前記論理Ｅ
   ＣＬ信号の低ＥＣＬ電圧レベルを前記真の高及び低ＴＴ
   Ｌ電圧レベルのうちの他方に変換する様に作用すること
   ができ、前記ＴＴＬ電圧レベルを併わせたものが真のＴ
   ＴＬ出力信号を形成し、各々のＥＣＬ／ＴＴＬ変換回路
   は高及び低ＴＴＬ電圧源に接続され、前記真の高ＴＴＬ
   電圧レベルは前記高ＴＴＬ電圧源の電圧レベルを基準と
   し、前記真の低ＴＴＬ電圧レベルは前記低ＴＴＬ電圧源
   の電圧レベルを基準としているプログラマブル・アレイ
   論理回路。 ３、真のＥＣＬ信号を真のＴＴＬ信号に変換する方法に
   於いて、一続きの高及び低の値を持つ真のＥＣＬ信号に
   応答して差信号を発生し、該差信号の高の値は前記高及
   び低の値のうちの一方に応答して発生され、前記差信号
   の低の値は前記高及び低の値のうちの他方に応答して発
   生され、前記真のＥＣＬ信号の高の値を第１の変換回路
   に伝達し、該第１の変換回路が前記差信号の高の値を受
   取つたことに応答して、前記第１の変換回路から、ＴＴ
   Ｌ低電圧源の電圧レベルを基準とする電圧レベルを持つ
   真の低ＴＴＬ出力信号を出力し、前記差信号の電圧レベ
   ルに関係する電圧レベルを持つ内部入力信号を発生し、
   該内部入力信号を第２の変換回路に伝達し、前記差信号
   が低の値を持つことに応答して、前記第２の変換回路か
   ら、ＴＴＬ高電圧源の電圧レベルを基準とする電圧レベ
   ルを持つ真の高ＴＴＬ出力信号を出力する工程を含む方
   法。