JPH035997A - Semiconductor memory device - Google Patents
Semiconductor memory deviceInfo
- Publication number
- JPH035997A JPH035997A JP1139179A JP13917989A JPH035997A JP H035997 A JPH035997 A JP H035997A JP 1139179 A JP1139179 A JP 1139179A JP 13917989 A JP13917989 A JP 13917989A JP H035997 A JPH035997 A JP H035997A
- Authority
- JP
- Japan
- Prior art keywords
- fuses
- pair
- data
- fuse
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000007664 blowing Methods 0.000 claims description 17
- 230000008018 melting Effects 0.000 abstract 4
- 238000002844 melting Methods 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 7
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
ヒユーズ溶断形プログラマブルＲＯＭの半導体記憶装置
に関し、
ヒユーズ溶断形プログラマブルＲＯＭの記憶データの書
換えが可能なことを目的とし、フリップフロップを構成
する一対のＭＯＳトランジスタのドレインの夫々と電源
との間に接続された一対の第一ヒユーズと、該電源にそ
の一端を接続された抵抗と、該抵抗の他の一端と該一対
のＭＯＳ トランジスタのドレインの夫々との間に接続
された一対の第二ヒユーズとを有し、該一対の第一ヒユ
ーズのいずれか一方を溶断してデータを書込む半導体記
憶装置であって、該第−ヒユーズに書込んだデータを修
正する必要がある場合には該第−ヒユーズの双方を溶断
した後、該第二ヒユーズのいずれか一方を溶断してデー
タの書換えを行えるよう構成する。[Detailed Description of the Invention] [Summary] Regarding a semiconductor memory device of a fuse blowing type programmable ROM, the purpose is to enable rewriting of data stored in the fuse blowing type programmable ROM. a pair of first fuses connected between each of the fuses and a power supply, a resistor having one end connected to the power supply, and a resistor having one end connected to the power supply, and between the other end of the resistor and each of the drains of the pair of MOS transistors. A semiconductor memory device having a pair of second fuses connected to each other, and in which data is written by blowing one of the first fuses, and the data written to the first fuse is corrected. If necessary, data can be rewritten by blowing both of the first fuses and then blowing either one of the second fuses.
本発明は半導体記憶装置に関し、ヒユーズ溶断形プログ
ラマブルＲＯＭの半導体記憶装置に関する。The present invention relates to a semiconductor memory device, and more particularly to a fuse-blown programmable ROM semiconductor memory device.
従来よりＲＡＭの冗長回路の条件を記憶するための回路
としてヒユーズ溶断形プログラマブルＲＯＭ（以下単に
Ｉ Ｐ ＲＯＭ−１と言う）が用いられている。BACKGROUND ART Conventionally, a fuse-blown programmable ROM (hereinafter simply referred to as IP ROM-1) has been used as a circuit for storing the conditions of a redundant circuit of a RAM.
従来のヒユーズ溶断形ＦＲＯＭは、第５図に示す如く、
記憶セルのフリップフロップを構成するＮチャンネルＭ
Ｏ８ｔ−ランジスタＱｏと電源■ｃｃとの間にヒユーズ
１０を設け、このとｌ−ズ１０をレーザ照射又は過電流
供給等により溶断するか、若しくは溶断しないかにより
、データを記憶している。The conventional fuse blow type FROM is as shown in Fig. 5.
N-channel M constituting a flip-flop of a memory cell
A fuse 10 is provided between the 08t transistor Qo and the power source cc, and data is stored depending on whether the fuse 10 is blown by laser irradiation, overcurrent supply, or the like, or whether it is not blown.
しかし、従来のヒユーズ溶断形ＰＲＯＭは一旦ヒユーズ
１０を溶断するとこれを接続することは不可能であり、
記憶データの書換えができないという問題があった。However, in conventional fuse-blown PROMs, once the fuse 10 is blown, it is impossible to connect it.
There was a problem that the stored data could not be rewritten.
本発明は上記の点に鑑みなされたもので、ヒユーズ溶断
形ＰＲＯＭの記憶データの書換えが可能な半導体記憶装
置を提供することを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor memory device in which data stored in a fuse-blown PROM can be rewritten.
本発明の半導体記憶装置は、
フリップフロップを構成する一対のＭＯＳ Ｆ−ランジ
スタのドレインの夫々と電源との間に接続された一対の
第一ヒユーズと、
電源にその一端を接続された抵抗と、
抵抗の他の一端と一対のＭＯＳ トランジスタのドレイ
ンの夫々との間に接続された一対の第二ヒユーズとを有
し、
一対の第一ヒユーズのいずれか一方を溶断してデータを
書込む半導体記憶装置であって、第一ヒユーズに書込ん
だデータを修正する必要がある場合には第一ヒユーズの
双方を溶断した後、第二ヒユーズのいずれか一方を溶断
してデータの書換えを行う。A semiconductor memory device of the present invention includes: a pair of first fuses connected between each of the drains of a pair of MOS F-transistors constituting a flip-flop and a power supply; a resistor having one end connected to the power supply; A semiconductor memory having a pair of second fuses connected between the other end of the resistor and each of the drains of a pair of MOS transistors, and in which data is written by blowing either one of the pair of first fuses. In the device, when it is necessary to modify data written in the first fuse, both of the first fuses are blown, and then either one of the second fuses is blown to rewrite the data.
本発明においては、抵抗に接続した電源を一対の第二ヒ
ユーズより一対のＭｏＳトランジスタ夫々に供給するた
め、一対の第一 ヒユーズのいずれかを溶断したとぎの
一対のＭｏＳトランジスタ夫々の導通、遮断即ち記憶デ
ータは一対の第二ヒユーズがないときと周一である。ま
た、一対の第一ヒユーズの双方を溶断してリセットを行
なうと一対の第一ヒユーズがなかったものとみなせ、こ
の後一対の追加第二ヒユーズのいｆれか一方を溶断して
データの再書込み即ちデータ書換えが可能となる。In the present invention, in order to supply the power connected to the resistor to each of the pair of MoS transistors from the pair of second fuses, the conduction or cutoff of each of the pair of MoS transistors is performed when either of the pair of first fuses is blown. The stored data is the same as when there is no second pair of fuses. Also, if you reset by blowing both of the pair of first fuses, it can be assumed that the pair of first fuses did not exist, and after this, either one of the pair of additional second fuses is blown and the data is reset. Writing, that is, data rewriting becomes possible.
（実施例〕
第１図は本発明装置であるヒユーズ溶断形ＰＲＯＭの第
１実施例の回路図を示す。(Embodiment) FIG. 1 shows a circuit diagram of a first embodiment of a fuse blowing type PROM which is a device of the present invention.
同図中、記憶セルの７リツプフロツプを構成するＮチャ
ンネルＭＯＳトランジスタＱ＋ 、Ｑ２夫々のドレイン
はトランジスタＱ２ 、Ｑ＋夫々のゲートと接続されて
正、負の読出し線２０ａ。In the figure, the drains of N-channel MOS transistors Q+ and Q2 constituting the seven lip-flops of the memory cell are connected to the gates of transistors Q2 and Q+, respectively, to form positive and negative read lines 20a.
２０ｂ夫々に接続されると共に、第一ヒユーズ２１．２
２夫々を介して電源ｖＣＣ１に接続され、また第二ヒユ
ーズ２３．２４夫々を介して一端を電源■。ｏｌに接続
された抵抗Ｒ１の他端即ち電源■ＣＣ２に接続されてい
る。また、ＭＯＳトランジスタＱ＋ 、Ｑ２夫々のソー
スは接地されている。20b respectively, and the first fuse 21.2
2, and one end is connected to the power supply vCC1 through second fuses 23 and 24, respectively. It is connected to the other end of the resistor R1 connected to ol, that is, to the power supply CC2. Further, the sources of each of MOS transistors Q+ and Q2 are grounded.
抵抗Ｒ１の抵抗値はヒユーズ２１〜２４夫々の抵抗値よ
り充分に大きな値に選定されている。The resistance value of the resistor R1 is selected to be sufficiently larger than the resistance value of each of the fuses 21-24.
ζ：で、最初のデータよ込みは第一ヒユーズ２１．２２
のいずれかを溶断することにより行なう。例えばヒユー
ズ２２を溶断することにより記憶データＳをｖ１７（ハ
イレベル）と設定する。ζ: So, the first data read is the first fuse 21.22
This is done by fusing one of the following. For example, by blowing the fuse 22, the stored data S is set to v17 (high level).
この場合、第２図（Ａ＞に示す如く電源Ｖ。ｏｌを投入
すると、同図（Ｂ）に示す如く電源■。ｏ２が徐々に立
上がる。この電１１ｉｖｏＣ１をヒユーズ２１より、ゲ
ートに供給されるＭＯＳトランジスタＱ２の導通により
ＭＯＳ トランジスタＱ１は遮断され、読出し線２０ａ
、２０ｂ夫々より第２図（Ｃ）、（Ｄ）ｌ、：示す記
憶データＳ＝’１’、Ｓ＝ Ｙ （） １が出力される
。In this case, when the power source V.ol is turned on as shown in FIG. 2 (A>), the power source ■.o2 gradually rises as shown in FIG. The MOS transistor Q1 is cut off due to the conduction of the MOS transistor Q2, and the read line 20a
, 20b output the stored data S='1' and S=Y () 1 shown in FIGS. 2(C) and 20b, respectively.
この記憶データＳ＝”ｌ’を変更したい場合には第一ヒ
ユーズ２１．２２のうち溶断されてない方のヒユーズ４
２１を溶断して−Ｈリセットを行なう。この後、第二ヒ
ユーズ２３．２４のうち例えばヒユーズ２３を溶断して
記憶データＳをＶ Ｑ Ｗ（ローレベル）と設定する。If you want to change this memory data S="l", use the unblown fuse 4 of the first fuses 21 and 22.
21 and perform a -H reset. Thereafter, for example, the fuse 23 of the second fuses 23 and 24 is blown, and the stored data S is set to V Q W (low level).
この場合、第３図（Ａ）に示す如く電源Ｖ。、１を投入
すると、同図（８）に示す如く電源■。、２が徐々に立
上がる。In this case, the power source V as shown in FIG. 3(A). , 1, the power supply ■ is turned on as shown in (8) in the same figure. , 2 gradually rises.
この電源ＶｃＣ２をヒユーズ２４よりゲートに供給され
るＭＯＳトランジスタＱ１が導通し、ＭＯＳトランジス
タＱ２が遮断されたままであるため、読出し線２０ａ
、２０ｂ夫々より第３図（Ｃ）。Since the MOS transistor Q1 whose gate is supplied with this power supply VcC2 from the fuse 24 is conductive, and the MOS transistor Q2 remains cut off, the readout line 20a
, 20b, respectively, in FIG. 3(C).
（Ｄ）に示１ａ憶データＳ＝’Ｏ’、Ｓ＝’１’が出力
される。1a storage data S='O' and S='1' are output as shown in (D).
このように、電源ｖｃｃ２を一対の第二ヒユーズ２３．
２４より一対のＭＯＳトランジスタＱ＋。In this way, the power supply VCC2 is connected to the pair of second fuses 23.
A pair of MOS transistors Q+ from 24.
Ｑ２夫々に供給するため、一対の第一ヒユーズ２１．２
２のいずれかを溶断したときの一対のＭＯＳトランジス
タＱｔ 、Ｑ２夫々の導通、遮断即ち記憶データは一対
のヒユーズ２３．２４がないとぎと同一である。また、
一対のヒユーズ２１゜２２の双方を溶断してリセットを
行なうと一対のヒユーズ２１．２２がなかったものとみ
なせ、この後、一対のヒユーズ２３．２４のいずれか一
方を溶断してデータの再書込み即ちデータ書換えが可能
となる。A pair of first fuses 21.2 to supply each Q2.
When one of the fuses 23 and 2 is blown, the conduction and interruption of the pair of MOS transistors Qt and Q2, that is, the stored data, are the same as without the pair of fuses 23 and 24. Also,
If both of the pair of fuses 21 and 22 are fused and reset is performed, it is assumed that the pair of fuses 21 and 22 did not exist, and after this, either one of the pair of fuses 23 and 24 is blown and the data is rewritten. That is, data can be rewritten.
第４図は本発明装置の第２実施例の回路図を示す。同図
中、第１図と同一部分には同一符号を付し、その説明を
省略する。FIG. 4 shows a circuit diagram of a second embodiment of the device according to the invention. In the figure, the same parts as in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted.
第４図中、読出し線２０ａ、２０ｂ夫々は追加ヒユーズ
２５．２６夫々を介して一端を抵抗Ｒ１の他端（電源Ｖ
。ｃ２ ）に接続された抵抗Ｒ２の他端即ち電源Ｖｃｃ
３に接続されている。この抵抗Ｒ２の抵抗値は抵抗Ｒ１
より充分に大きな値に選定されている。In FIG. 4, each of the readout lines 20a and 20b connects one end to the other end of the resistor R1 (power supply V
. The other end of resistor R2 connected to c2), that is, the power supply Vcc
Connected to 3. The resistance value of this resistor R2 is the resistor R1
The value is selected to be sufficiently large.
ここでは、最初のデータ書込みはヒユーズ２１゜２２の
いずれかを溶断することにより行なう。２回目の書込み
はヒユーズ２１．２２の溶断されてない方を溶断してリ
セットを行なった模、ヒユーズ２３．２４のいｆれかを
溶断することにより行なう、３回目の書込みはヒユーズ
２３．２４の溶断されてない方を溶断してリセットを行
なった後、ヒユーズ２５．２６のいずれかを溶断するこ
とにより行なう。Here, the first data write is performed by blowing either fuse 21 or 22. The second writing is performed by blowing out the unblown fuse 21.22 to perform a reset, and the third writing is done by blowing out one of the fuses 23.24 and 23.24. The reset is performed by blowing out the unblown one of the fuses 25 and 26, and then blowing out either of the fuses 25 and 26.
このようにして３回のデータ書込みが可能となる。In this way, data can be written three times.
なお、読出し線２０ａ 、２０ｂ夫々に接続するヒユー
ズの対とこれに電源を供給する抵抗とを増加して書込み
回数を増加させることができる。Note that the number of writes can be increased by increasing the number of pairs of fuses connected to each of the read lines 20a and 20b and the resistors for supplying power to them.
〔発明の効果〕
上述の如く、本発明の半導体記憶装置によれば、ヒｌ−
ズ溶断形のＰＲＯＭの記憶データの書換えが可能となり
、実用上きわめて有用である。[Effects of the Invention] As described above, according to the semiconductor memory device of the present invention,
This makes it possible to rewrite the data stored in the fused-type PROM, which is extremely useful in practice.
第１図は本発明装置の第１実施例の回路図、第２図及び
第３図は第１図の回路を説明するための波形図、
第４図は本発明装置の第２実施例の回路図、第５図は従
来装置の一例の回路図である。
図において、
２１〜２６はヒユーズ、
Ｑ＋ 、Ｑ２はＭＯＳ トランジスタ、Ｒ＋ 、Ｒ２は
抵抗
を示す。
ＧＮＤ
ＧＮＤ
坤Ｍノ＊ ／ ｌｉｉ’ａｌ’ｌ ／）ＥＪ□第
図
第
図
第３図
第４図
第５図FIG. 1 is a circuit diagram of the first embodiment of the device of the present invention, FIGS. 2 and 3 are waveform diagrams for explaining the circuit of FIG. 1, and FIG. 4 is a circuit diagram of the second embodiment of the device of the present invention. Circuit Diagram FIG. 5 is a circuit diagram of an example of a conventional device. In the figure, 21 to 26 are fuses, Q+ and Q2 are MOS transistors, and R+ and R2 are resistors. GND GND konMノ* /lii'al'l/)EJ□Fig.Fig.3 Fig.4 Fig.5
Claims (1)
（Ｑ＿１、Ｑ＿２）のドレインの夫々と電源（Ｖ＿ｃ＿
ｃ＿１）との間に接続された一対の第一ヒューズ（２１
、２２）と、 該電源（Ｖ＿ｃ＿ｃ＿１）にその一端を接続された抵抗
（Ｒ＿１）と、 該抵抗（Ｒ＿１）の他の一端と該一対のＭＯＳトランジ
スタ（Ｑ＿１、Ｑ＿２）のドレインの夫々との間に接続
された一対の第二ヒューズ（２３、２４）とを有し、 該一対の第一ヒューズ（２１、２２）のいずれか一方を
溶断してデータを書込む半導体記憶装置であって、 該第一ヒューズ（２１、２２）に書込んだデータを修正
する必要がある場合には該第一ヒューズ（２１、２２）
の双方を溶断した後、該第二ヒューズ（２３、２４）の
いずれか一方を溶断してデータの書換えを行えるように
したことを特徴とする半導体記憶装置。[Claims] Each drain of a pair of MOS transistors (Q_1, Q_2) constituting a flip-flop and a power supply (V_c_
a pair of first fuses (21
, 22), a resistor (R_1) whose one end is connected to the power supply (V_c_c_1), and the other end of the resistor (R_1) and each of the drains of the pair of MOS transistors (Q_1, Q_2). A semiconductor memory device having a pair of second fuses (23, 24) connected to the semiconductor storage device, and in which data is written by blowing either one of the pair of first fuses (21, 22), If it is necessary to modify the data written to the first fuse (21, 22), the first fuse (21, 22)
A semiconductor memory device characterized in that data can be rewritten by blowing either one of the second fuses (23, 24) after blowing both of the second fuses (23, 24).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139179A JPH035997A (en) | 1989-06-02 | 1989-06-02 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139179A JPH035997A (en) | 1989-06-02 | 1989-06-02 | Semiconductor memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH035997A true JPH035997A (en) | 1991-01-11 |
Family
ID=15239408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139179A Pending JPH035997A (en) | 1989-06-02 | 1989-06-02 | Semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH035997A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179171A (en) * | 2004-12-22 | 2006-07-06 | Samsung Electronics Co Ltd | Multi-time programmable semiconductor memory device, and multi-time programming method of the same |
-
1989
- 1989-06-02 JP JP1139179A patent/JPH035997A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179171A (en) * | 2004-12-22 | 2006-07-06 | Samsung Electronics Co Ltd | Multi-time programmable semiconductor memory device, and multi-time programming method of the same |
| JP4528257B2 (en) * | 2004-12-22 | 2010-08-18 | 三星電子株式会社 | Multi-time programmable semiconductor memory device and multi-time programming method for multi-time programmable semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7269081B2 (en) | Program circuit of semiconductor | |
| KR100319713B1 (en) | Programmable mode register for use in synchronized semiconductor memory device | |
| US5384746A (en) | Circuit and method for storing and retrieving data | |
| JPH0344899A (en) | Writable semiconductor memory | |
| US6144247A (en) | Anti-fuse programming circuit using variable voltage generator | |
| JPS60170100A (en) | Cmos semiconductor integrated circuit | |
| EP0090332A2 (en) | Semiconductor memory device | |
| JPS5828680B2 (en) | semiconductor storage device | |
| JPH035997A (en) | Semiconductor memory device | |
| CN110400595B (en) | Anti-cause circuit with correction function | |
| JP3081754B2 (en) | Programmable semiconductor integrated circuit | |
| US5212413A (en) | Stable, programmable low-dissipation reference circuit | |
| JP3020561B2 (en) | Semiconductor storage device | |
| JPS59124098A (en) | Redundant decoder of semiconductor memory | |
| JPH11328991A (en) | Anti-fuse stabilizing device for memory device | |
| JPS62107500A (en) | Semiconductor memory device | |
| JPH0715796B2 (en) | Non-volatile RAM memory cell | |
| WO2023173608A1 (en) | Anti-fuse memory array circuit and operation method therefor, and memory | |
| JPH038039B2 (en) | ||
| JPH0219560B2 (en) | ||
| JPS58175859A (en) | Semiconductor device | |
| JP2550214B2 (en) | Redundancy circuit usage status detection method | |
| JP2858465B2 (en) | Fuse-type ROM circuit | |
| JP3397357B2 (en) | Semiconductor memory device and semiconductor memory redundant address program circuit | |
| JPH05235282A (en) | Semiconductor integrated circuit |