JPH0353735A - Orthogonality control system in multilevel qam demodulator - Google Patents

Orthogonality control system in multilevel qam demodulator

Info

Publication number
JPH0353735A
JPH0353735A JP1189599A JP18959989A JPH0353735A JP H0353735 A JPH0353735 A JP H0353735A JP 1189599 A JP1189599 A JP 1189599A JP 18959989 A JP18959989 A JP 18959989A JP H0353735 A JPH0353735 A JP H0353735A
Authority
JP
Japan
Prior art keywords
orthogonality
signal
phase shifter
channels
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1189599A
Other languages
Japanese (ja)
Inventor
Masakatsu Saito
正勝 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1189599A priority Critical patent/JPH0353735A/en
Publication of JPH0353735A publication Critical patent/JPH0353735A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the time or cost required for the orthogonality considerably by dividing kinds of signal points into two depending on the result of identification obtained from demodulation outputs by 2 channels and controlling a phase shifter based on difference information of 2 kinds of mean power caused due to the deviation of the orthogonality between local signals. CONSTITUTION:A polarity detection section 9 divides kinds of signal points into two from the result of identification obtained from a demodulation output by I, Q 2 channels, and if the signal point constellation is formed to be a parallelogram and the orthogonality between local signals is deviated, the difference information of 2 kinds of average powers resulting therefrom is calculated automatically by a comparator 107 to control a phase shifter 8. Thus, the phase of a local signal is rotated so that the output of the comparator 107 is made zero. Thus, the time or cost required for adjusting the orthogonality is remarkably reduced.

Description

【発明の詳細な説明】 [概 要] 多値QAM復調器における直交度を制御するための方式
に関し、 2チャネル信号間の直交度合わせを自動的に制御できる
ようにすることを目的とし、 入力信号を、相互に90’位相の異なるローカル信号で
検波して、2チャネル分の復調出力を得る多値QAM復
調器において,少なくとも該ローカル信サの一方が移相
器を介して検波器へ入力され、該2チャネル分の復調出
力から得られる識別結果より信号点の種類を2つに分け
、該ローカル信号間の直交度がずれることにより生じる
2種類の平均電力の差情報に基づいて、該移相器を制御
するように構戊する。
[Detailed Description of the Invention] [Summary] This invention relates to a method for controlling the degree of orthogonality in a multilevel QAM demodulator, and aims to automatically control the degree of orthogonality matching between two channel signals. In a multilevel QAM demodulator that detects a signal with local signals having a phase difference of 90' from each other and obtains demodulated output for two channels, at least one of the local signals is input to the detector via a phase shifter. The type of signal point is divided into two based on the identification result obtained from the demodulated output of the two channels, and the type of signal point is divided into two based on the difference information of the two types of average power caused by the deviation of the degree of orthogonality between the local signals. It is configured to control a phase shifter.

[産業上の利用分野] 本発明は、多値QAM (Quadrature Am
plitudeModulation)復調器における
直交度を制御するための方式に関する。
[Industrial Application Field] The present invention is directed to multi-level QAM (Quadrature Am
(plitude Modulation) relates to a method for controlling orthogonality in a demodulator.

近年、高度な変復調技術,フェージング補償技術,干渉
補償技術等の進展に伴い、優れた周波数利用効率を有す
る多値QAM変復調技術が実用化されている。
In recent years, with the progress of advanced modulation/demodulation technology, fading compensation technology, interference compensation technology, etc., multilevel QAM modulation/demodulation technology with excellent frequency utilization efficiency has been put into practical use.

ところで、多値QAM復調器において、中間周波信号(
以下.IF信号という)を検波するに際しては、90″
′位相がずれている2つのローカル信号を用いて、同期
検波を行なう。この場合、2つのローカル信号間の位相
差は正確に90’異なっている必要がある。
By the way, in a multilevel QAM demodulator, an intermediate frequency signal (
below. When detecting the IF signal), 90″
'Perform synchronous detection using two local signals that are out of phase. In this case, the phase difference between the two local signals must differ by exactly 90'.

[従来の技術] 第5図は従来の多値QAM復調器を示すブロック図であ
るが、この第5図において、1,2はハイブリッド回路
で、ハイブリッド回路1は、入力信号としてのIF信号
を相互に90″位相の異なる信号に分けるもので、ハイ
ブリッド回路2は、ローカル発振器3からのローカル信
号を相互に90゜位相の異なる信号に分けるものである
[Prior Art] Fig. 5 is a block diagram showing a conventional multilevel QAM demodulator. In Fig. 5, 1 and 2 are hybrid circuits, and the hybrid circuit 1 receives an IF signal as an input signal. The hybrid circuit 2 separates the local signal from the local oscillator 3 into signals having a phase difference of 90 degrees.

4A,4BはIF信号をローカル信号で検波する検波器
で、5A,5Bは検波器4A,4Bからの検波出力をろ
波するローパスフィルタで、6A,6Bはローバスフィ
ルタ5A,5Bからのる波出力から所要ビット数の識別
結果を得る識別器である。
4A and 4B are detectors that detect the IF signal as a local signal, 5A and 5B are low-pass filters that filter the detection output from the detectors 4A and 4B, and 6A and 6B are the filters that filter the detection output from the low-pass filters 5A and 5B. This is a discriminator that obtains the required number of bits of discrimination results from the wave output.

7A,7Bは検波器4A,4Bへ入力されろIF信号間
の位相を調整するためのコンデンサで、コンデンサ7B
が可変コンデンサとして構成されている。
7A and 7B are capacitors for adjusting the phase between the IF signals input to the detectors 4A and 4B.
is configured as a variable capacitor.

このような構戊により,この多値QAM復調器では、I
F信号を、相互に90’位相の異なるローカル信号で検
波して、I,Q2チャネル分の復調出力が得られるよう
になっているが、I,Qチャネル間で正確に位相が90
’異なるように、コンデンサ7Bの容量を変えて調節す
ることが行なわれる。このとき、標準変調@(直交度が
正確に調整されたもの)を用いて、所要のモニタを見な
がら、人手で位相調整を行なう。
Due to this structure, this multilevel QAM demodulator has an I
The F signal is detected using local signals with a phase difference of 90' from each other to obtain demodulated output for the I and Q channels, but if the phase is exactly 90' between the I and Q channels,
'The capacitance of the capacitor 7B is adjusted differently. At this time, using standard modulation@ (with orthogonality adjusted accurately), phase adjustment is performed manually while watching the required monitor.

[発明が解決しようとする課題] しかしながら、このような従来のものでは,位相調整作
業を人手で行なっているので、QAM変調の多値化が進
むと、上記の位相調整作業に熟練を要することになり,
これにより位相調整作業が困難になるという問題点があ
る。
[Problems to be Solved by the Invention] However, in such conventional systems, the phase adjustment work is performed manually, and as QAM modulation becomes more multivalued, the above phase adjustment work requires more skill. become,
This poses a problem in that phase adjustment becomes difficult.

本発明は、このような問題点を解決しようとするもので
、2チャネル信号間の直交度合わせを自動的に制御でき
るようにした、多値QAM復調器における直交度制御方
式を提供することを目的としている。
The present invention aims to solve these problems and provides an orthogonality control method for a multilevel QAM demodulator that can automatically control orthogonality matching between two channel signals. The purpose is

[課題を解決するための手段] 第1図は本発明の原理ブロック図である。[Means to solve the problem] FIG. 1 is a block diagram of the principle of the present invention.

本発明方式にかかる多値QAM復調器も、従来のそれと
同様、第1図に示すように、入力信号を相互に90”位
相の異なる信?テに分けるハイブリッド回路1,ローカ
ル発振器3からのローカル信号を相互に90!位相の異
なる信号に分けるハイブリッド回路2,入力信号をロー
カル信号で検波する検波器4A,4B,検波器4A,4
Bからの検波出力をろ波するローバスフィルタ5A,5
B,ローパスフィルタ5A,5Bからのる波出力から所
要ビット数の識別結果を得る識別器6A,6Bをそなえ
ているが、本発明では、更に移相器8,極性検出部9,
移相器制御部10を有している。
The multilevel QAM demodulator according to the present invention, like the conventional one, as shown in FIG. Hybrid circuit 2 that separates signals into signals with 90! different phases, detectors 4A, 4B that detect input signals with local signals, detectors 4A, 4
Low-pass filters 5A, 5 that filter the detection output from B
B and low-pass filters 5A and 5B, the present invention further includes a phase shifter 8, a polarity detector 9,
It has a phase shifter control section 10.

ここで、移相器8は,ハイブリッド回路2と検波器7B
との間に設けられ,ローカル信号の位相を回転させて調
節するものである。なお、この移相器8は、ハイブリッ
ド回路2と検波器7Aとの間に設けてもよい。
Here, the phase shifter 8 includes the hybrid circuit 2 and the detector 7B.
It is installed between the local signal and the local signal and rotates and adjusts the phase of the local signal. Note that this phase shifter 8 may be provided between the hybrid circuit 2 and the detector 7A.

極性検出部9は、2チャネル分の復調出力の各極性信号
を使用して、信号点の種類を2つに分けるもので、移相
器制御部10は、ローパスフィルタ5A,5Bからの出
力と極性検出部9での検出結果とを用いて、ローカル信
号間の直交度がずれることにより生じる2種類の平均電
力の差を演算し、この平均電力の差情報に基づいて、移
相器8を制御するものである。
The polarity detection unit 9 uses each polarity signal of the demodulated output of two channels to divide the signal point types into two, and the phase shifter control unit 10 uses the outputs from the low-pass filters 5A and 5B and Using the detection result of the polarity detection unit 9, the difference between two types of average power caused by a shift in the degree of orthogonality between local signals is calculated, and the phase shifter 8 is operated based on the difference information of the average power. It is something to control.

[作 用] 従って、本発明の多値QAM復調器における直交度制御
方式では、2チャネル分の復調出力から得られる識別結
果より信号点の種類を2つに分け、ローカル信号間の直
交度がずれることにより生じる2種類の平均電力の差情
報に基づいて、移相器8を制御することが行なわれる。
[Function] Therefore, in the orthogonality control method in the multilevel QAM demodulator of the present invention, the types of signal points are divided into two based on the identification results obtained from the demodulated output for two channels, and the orthogonality between local signals is adjusted. The phase shifter 8 is controlled based on information on the difference between the two types of average power caused by the shift.

[実施例] 以下、図面を参照して本発明の実施例を説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の一実施例を示すブロック図で、本実施
例にかかる多値QAM復調器も、従来のそれと同様、第
2図に示すように,ハイブリッド回路1,ハイブリッド
回路2,検波器4A,4B.ローパス)イルタ5A,5
B,!!iD’J器6A,6Bをそなえているが,本実
施例では、更に移相器8,極性検出部9,移相滞制御部
10を有している。
FIG. 2 is a block diagram showing an embodiment of the present invention. The multi-level QAM demodulator according to this embodiment also has a hybrid circuit 1, a hybrid circuit 2, a detection Vessels 4A, 4B. low pass) Iruta 5A, 5
B,! ! In addition to the iD'J devices 6A and 6B, this embodiment further includes a phase shifter 8, a polarity detection section 9, and a phase shift delay control section 10.

なお、ハイブリッド回路1,ハイブリッド回路2,検波
器4A,4B,ローパスフィルタ5A,5B,識別器6
A,6Bについての説明は、従来のものと重複すること
になるので,省略する。
In addition, hybrid circuit 1, hybrid circuit 2, detectors 4A, 4B, low-pass filters 5A, 5B, discriminator 6
The explanation for A and 6B will be omitted since it will overlap with the conventional one.

ところで、移相器8は、ハイブリッド回路2と検波器7
Bとの間に設けられ,ローカル信号の位相を回転させて
調節するものである。
By the way, the phase shifter 8 includes the hybrid circuit 2 and the detector 7.
B, and rotates and adjusts the phase of the local signal.

また、極性検出部9は、I,−Q2チャネル分の全復調
出力[その各極性信号分(第lビット)を含む]を使用
して、信号点の種類を、第3図に示す信号点コンステレ
ーション図において、1.3象限にあるのか、2,4象
限にあるのかという、2つに分けるもので、このため、
この陽性検出部9は、全信号点をカバーする位相平面の
情報を記憶するROM9 1を有している。そして、こ
のROM91は、例えば、第3図において、1,3象限
にあると、,「1」出力となり、2,4象限にあると、
rOJ出力となる。
In addition, the polarity detection unit 9 uses all the demodulated outputs for the I and -Q channels [including each polarity signal (l-th bit)] to determine the type of signal point by the signal point shown in FIG. In a constellation diagram, it is divided into two parts, whether it is in the 1.3 quadrant or the 2.4 quadrant.
The positive detection unit 9 includes a ROM 91 that stores information on phase planes covering all signal points. For example, in FIG. 3, when the ROM 91 is in the 1st and 3rd quadrants, it outputs "1", and when it is in the 2nd and 4th quadrants,
It becomes rOJ output.

さらに、移相器制御部10は、ローバスフィルタ5A,
5Bからの出力と極性検出部9での検出結果とを用いて
、ローカル信号間の直交度がずれることにより生じる2
種類の平均電力の差を演算し、この平均電力の差情報に
基づいて、移相器8を制御するもので、このために,こ
の移相器制御部10は、ハイブリッド回路101,10
2,遅延回路103A,LO3B,スイッチ回路104
A,LO4B.積分器106A,106B,コンパレー
タ107をそなえて構或されている。
Furthermore, the phase shifter control section 10 includes a low-pass filter 5A,
Using the output from 5B and the detection result at the polarity detection unit 9, 2
The phase shifter control section 10 calculates the difference in the average power of each type and controls the phase shifter 8 based on the information on the difference in the average power.
2, delay circuit 103A, LO3B, switch circuit 104
A, LO4B. It includes integrators 106A, 106B and a comparator 107.

ここで、ハイブリッド回路101は、ローパスフィルタ
5A,5Bからの出力を受けて合戒するもので,ハイブ
リッド回路102は、ハイブリッド回路101からの信
号を2つに分けるものである。
Here, the hybrid circuit 101 receives and combines the outputs from the low-pass filters 5A and 5B, and the hybrid circuit 102 divides the signal from the hybrid circuit 101 into two.

遅延回路103A,103Bは、ハイブリッド回路10
2からの信号を、極性検出部9での検出時間分だけ遅延
させるもので,スイッチ回路103Aは、極性検出部9
からの検出結果を受けて、信号点が第3図の1,3象限
に属している場合に閉じ、信号点が第3図の2,4象限
に属している場合に開くもので、スイッチ回路104B
は、極性検出部9からの検出結果を反転回路105を介
して受けることにより、信号点が第3図の2,4象限に
属している場合に閉じ、信号点が第3図の1,3象限に
属している場合に開くものである。
The delay circuits 103A and 103B are the hybrid circuit 10
The switch circuit 103A delays the signal from the polarity detector 9 by the detection time at the polarity detector 9.
The switch circuit closes when the signal point belongs to the 1st and 3rd quadrants in Figure 3 and opens when the signal point belongs to the 2nd and 4th quadrants in Figure 3. 104B
is closed when the signal point belongs to the 2nd and 4th quadrants of FIG. It opens when it belongs to a quadrant.

積分器106Aは,スイッチ回路104Aが閉じたとき
に出力される信号を積分して第3図の1,3象限にある
信号の平均電力を求めるもので、積分器106Bは、ス
イッチ回路104Bが閉じたときに出力される信号を積
分して第3図の2,4象限にある信号の平均電力を求め
るものである。
The integrator 106A integrates the signal output when the switch circuit 104A is closed to obtain the average power of the signals in the 1st and 3rd quadrants of FIG. The average power of the signals in the second and fourth quadrants of FIG. 3 is determined by integrating the signals output when

コンパレータ107は、○Pアンプからなり、積分器1
06A,106Bからの積分データの差分(上記2種類
の平均電力の差情@l)をとって、これを移相器8の制
御信号として出力するものである。
The comparator 107 consists of a ○P amplifier, and the integrator 1
The difference between the integral data from 06A and 106B (difference between the two types of average power @l) is taken, and this is output as a control signal for the phase shifter 8.

上述の構或により、I,Q2チャネル分の復調出力から
得られる識別結果より、極性検出部9で信号点の種類を
2つ(第3図の1,3象限にあるのか、2,4象限にあ
るのか)に分け,もし、第3図に示すように信号点コン
ステレーションが平行四辺形になっていて,ローカル信
号間の直交度がずれていると、これにより生じる2種類
の平均電力の差情報が自動的にコンパレータ107にて
演算され、このコンパレータ107の出力に基づいて、
移相器8が制御される。これにより、移相器8は、コン
パレータ107の出力がゼロ(両平均電力の差がゼロ)
となるように、ローカル信号の位相を回転させる。なお
、コンパレータ107の出力がゼロになると、移相器8
は位相回転を停止させる。
With the above-described structure, the polarity detection unit 9 determines two types of signal points (whether they are in the 1st and 3rd quadrants or the 2nd and 4th quadrants in Fig. If the signal point constellation is in the form of a parallelogram as shown in Figure 3, and the orthogonality between the local signals is shifted, the two types of average power caused by this are Difference information is automatically calculated by the comparator 107, and based on the output of this comparator 107,
Phase shifter 8 is controlled. As a result, the phase shifter 8 causes the output of the comparator 107 to be zero (the difference between both average powers is zero).
Rotate the phase of the local signal so that Note that when the output of the comparator 107 becomes zero, the phase shifter 8
stops the phase rotation.

このように、I,Q2チャネル分の復調出力から得られ
る識別結果より信号点の種類を2つに分け、ローカル信
号間の直交度がずれることにより生じる2@類の平均電
力の差情報に基づいて,移相器8を制御することが行な
われるので.2チャネル信号間の直交度の調整を常に自
動制御することが可能となり、これにより直交度に要す
る時間あるいはコストを大幅に低減することができる。
In this way, the types of signal points are divided into two based on the identification results obtained from the demodulated outputs of the two I and Q channels, and based on the information on the difference in the average power of the 2@ class caused by the deviation in orthogonality between local signals. Therefore, the phase shifter 8 is controlled. It becomes possible to always automatically control the adjustment of orthogonality between two channel signals, and thereby the time or cost required for orthogonality can be significantly reduced.

なお、第2図に示す実施例では、極性検出部9として、
全信号点を検出するROM9 1をそなえたものが用い
られたが、第4図に示すごとく、識別器6A,6Bの出
力のうち極性情報を有する第1ビット情報だけを取り出
し、これらを排他的論理和回路92へ入力して、この排
他的論理和回路92からの出力で、スイッチ回路104
A,104Bを開閉制御してもよい. また、移相器8は、ハイブリッド回路2と検波器7Aと
の間に設けてもよい。
In the embodiment shown in FIG. 2, the polarity detection section 9 includes:
A device equipped with a ROM 91 for detecting all signal points was used, but as shown in FIG. The input is input to the OR circuit 92, and the output from the exclusive OR circuit 92 is used as the switch circuit 104.
A, 104B may be opened/closed. Further, the phase shifter 8 may be provided between the hybrid circuit 2 and the detector 7A.

[発明の効果] 以上詳述したように、本発明の多値QAM復調器におけ
る直交度制御方式によれば、2チャネル分の復調出力か
ら得られる識別結果より信号点の種類を2つに分け、ロ
ーカル信号間の直交度がずれることにより生じる2種類
の平均電力の差情報に基づいて,移相器を制御すること
が行なわれるので、2チャネル信号間の直交度の調整を
常に自動制御することが可能となり、これにより直交度
に要する時間あるいはコストを大幅に低減できる利点が
ある。
[Effects of the Invention] As detailed above, according to the orthogonality control method in the multi-level QAM demodulator of the present invention, the types of signal points are divided into two based on the identification results obtained from the demodulated output of two channels. Since the phase shifter is controlled based on information on the difference in two types of average power caused by a deviation in orthogonality between local signals, the adjustment of orthogonality between two channel signals is always automatically controlled. This has the advantage of significantly reducing the time and cost required for orthogonality.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示すブロック図、第3図は
直交度がずれているときの信号点コンステレーション図
、 第4図は本発明の他の実施例を示すブロック図、第5図
は従来例を示すブロック図である。 図において、 1.2はハイブリッド回路、 3はローカル発振器、 4A,4Bは検波器, 5A,5Bはローパスフィルタ、 6A,6Bは識別器、 8は移相器、 9は極性検出部、 10は移相器制御部、 91はROM、 92は排他的論理和回路、 101,102はハイブリッド回路、 103A,103Bは遅延回路、 104A,104Bはスイッチ回路、 105は反転回路、 106A,106Bは積分器、 107はコンバレータである。
Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram showing an embodiment of the present invention, Fig. 3 is a signal point constellation diagram when the degree of orthogonality is shifted, and Fig. 4 is the invention of the present invention. FIG. 5 is a block diagram showing another embodiment of the present invention, and FIG. 5 is a block diagram showing a conventional example. In the figure, 1.2 is a hybrid circuit, 3 is a local oscillator, 4A, 4B are detectors, 5A, 5B are low-pass filters, 6A, 6B are discriminators, 8 is a phase shifter, 9 is a polarity detector, 10 is a Phase shifter control section, 91 is a ROM, 92 is an exclusive OR circuit, 101, 102 are hybrid circuits, 103A, 103B are delay circuits, 104A, 104B are switch circuits, 105 is an inversion circuit, 106A, 106B are integrators , 107 is a converter.

Claims (2)

【特許請求の範囲】[Claims] (1)入力信号を、相互に90°位相の異なるローカル
信号で検波して、2チャネル分の復調出力を得る多値Q
AM復調器において、 少なくとも該ローカル信号の一方が移相器(8)を介し
て検波器(4B)へ入力され、 該2チャネル分の復調出力から得られる識別結果より信
号点の種類を2つに分け、該ローカル信号間の直交度が
ずれることにより生じる2種類の平均電力の差情報に基
づいて、該移相器(8)を制御することを 特徴とする、多値QAM復調器における直交度制御方式
(1) Multi-value Q to obtain demodulated output for 2 channels by detecting the input signal with local signals that have a phase difference of 90° from each other
In the AM demodulator, at least one of the local signals is input to the detector (4B) via the phase shifter (8), and two types of signal points are identified from the identification results obtained from the demodulated outputs of the two channels. Orthogonality in a multilevel QAM demodulator, characterized in that the phase shifter (8) is controlled based on information on the difference between two types of average power caused by a shift in the degree of orthogonality between the local signals. degree control method.
(2)該2チャネル分の復調出力の各極性信号を使用し
て、該信号点の種類を2つに分けることを特徴とする、
請求項1記載の多値QAM復調器における直交度制御方
式。
(2) The signal point is divided into two types using each polarity signal of the demodulated output of the two channels;
An orthogonality control method in a multilevel QAM demodulator according to claim 1.
JP1189599A 1989-07-21 1989-07-21 Orthogonality control system in multilevel qam demodulator Pending JPH0353735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1189599A JPH0353735A (en) 1989-07-21 1989-07-21 Orthogonality control system in multilevel qam demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1189599A JPH0353735A (en) 1989-07-21 1989-07-21 Orthogonality control system in multilevel qam demodulator

Publications (1)

Publication Number Publication Date
JPH0353735A true JPH0353735A (en) 1991-03-07

Family

ID=16244011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1189599A Pending JPH0353735A (en) 1989-07-21 1989-07-21 Orthogonality control system in multilevel qam demodulator

Country Status (1)

Country Link
JP (1) JPH0353735A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009073A (en) * 1995-09-25 1999-12-28 Victor Company Of Japan, Ltd. Method for transmitting an orthogonal frequency division multiplex signal, apparatus for transmitting the signal and apparatus for receiving the signal
WO2006132118A1 (en) * 2005-06-09 2006-12-14 Matsushita Electric Industrial Co., Ltd. Amplitude error compensating apparatus and orthogonality error compensating apparatus
JP2007067473A (en) * 2005-08-29 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> Quadrature error automatic compensating circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009073A (en) * 1995-09-25 1999-12-28 Victor Company Of Japan, Ltd. Method for transmitting an orthogonal frequency division multiplex signal, apparatus for transmitting the signal and apparatus for receiving the signal
WO2006132118A1 (en) * 2005-06-09 2006-12-14 Matsushita Electric Industrial Co., Ltd. Amplitude error compensating apparatus and orthogonality error compensating apparatus
US7456683B2 (en) 2005-06-09 2008-11-25 Panasonic Corporation Amplitude error compensating device and quadrature skew error compensating device
JP2007067473A (en) * 2005-08-29 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> Quadrature error automatic compensating circuit

Similar Documents

Publication Publication Date Title
CA1243368A (en) Adaptable demodulator for arbitrary amplitude and phase keyed modulation signals
US5001727A (en) Carrier and data recovery and demodulation system
US5519733A (en) Method and apparatus for recovering a qam carrier
JPH027738A (en) Input signal timing recovery controller
NL8302354A (en) CHAIN DEVICE FOR REPAIRING A CARRIER.
US4571550A (en) QAM Demodulator carrier recovery loop using n-m LSB&#39;s
US4942592A (en) Synchronous receiver for minimum shift keying transmission
CA1210073A (en) Space diversity system
US20030007575A1 (en) Demodulating device, broadcasting system, and semiconductor device
JPH0353735A (en) Orthogonality control system in multilevel qam demodulator
JPS6313552A (en) Four-phase demodulator
JPH02146844A (en) Orthogonal phase error detecting circuit
JPH04207802A (en) Digital fm signal demodulator
US4145663A (en) Digital synchronous detectors using time division for extracting carrier wave and demodulated signals
JPH059978B2 (en)
JPH0690265A (en) Sub-synchronous detection demodulation part
JPH11355372A (en) Frequency recovery circuit and frequency recovery method
JPS6118221A (en) Phase locked loop
JP2890104B2 (en) QAM demodulator
JP2654527B2 (en) Space diversity reception method
EP0434689B1 (en) Synchronous receiver for minimum shift keying transmission
JPH03237841A (en) Carrier phase control loop circuit
JPS6351706A (en) Synchronous detection circuit
JPS6240851A (en) Multivalue qam demodulating circuit
JPH11355371A (en) Frequency recovery circuit and frequency recovery method