JPH0350411B2 - - Google Patents

Info

Publication number
JPH0350411B2
JPH0350411B2 JP56084123A JP8412381A JPH0350411B2 JP H0350411 B2 JPH0350411 B2 JP H0350411B2 JP 56084123 A JP56084123 A JP 56084123A JP 8412381 A JP8412381 A JP 8412381A JP H0350411 B2 JPH0350411 B2 JP H0350411B2
Authority
JP
Japan
Prior art keywords
electron beam
silicon
inorganic resist
diffusion
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56084123A
Other languages
Japanese (ja)
Other versions
JPS57198623A (en
Inventor
Tatsuya Ikeuchi
Tomihiro Nakada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP8412381A priority Critical patent/JPS57198623A/en
Publication of JPS57198623A publication Critical patent/JPS57198623A/en
Publication of JPH0350411B2 publication Critical patent/JPH0350411B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Description

【発明の詳細な説明】 本発明は、半導体、IC、LSI等の製造に関する
ものであり、シリコンウエハーを主原料とする
IC、LSIの製造における不純物拡散技術に関す
る。
[Detailed Description of the Invention] The present invention relates to the manufacture of semiconductors, ICs, LSIs, etc., and uses silicon wafers as the main raw material.
Regarding impurity diffusion technology in IC and LSI manufacturing.

IC、LSIの製造において、As,B,P,Sb等の
不純物元素のシリコンウエハーへの選択的拡散技
術は、回路製造上、非常に重要な技術の一つであ
る。
In the manufacture of ICs and LSIs, the technique of selectively diffusing impurity elements such as As , B, P, and Sb into silicon wafers is one of the very important techniques for manufacturing circuits.

従来は、不純物をシリコンウエハー内に選択的
に拡散する為に、次の様なプロセスをとつてい
た。
Conventionally, the following process has been used to selectively diffuse impurities into silicon wafers.

第1にシリコンウエハー上に熱酸化あるいは
CVD等によりSiO2膜を形成し、SiO2膜上にフオ
トレジストを塗布する。フオトレジスト膜をパタ
ーン状に露光し所定の現像を行つた後、SiO2膜を
エツチングによつて選択的に穴加工し、レジスト
を剥離する。各不純物元素に対して気体源、液体
源、固体源不純物熱拡散あるいはイオン注入法に
よつてシリコンウエハーのSiO2膜のない部分に選
択的に不純物を拡散する。
First, thermal oxidation or
A SiO 2 film is formed by CVD or the like, and a photoresist is applied on the SiO 2 film. After exposing the photoresist film in a pattern and performing a prescribed development, holes are selectively formed in the SiO 2 film by etching, and the resist is peeled off. For each impurity element, the impurity is selectively diffused into a portion of the silicon wafer where there is no SiO 2 film by thermal diffusion using a gas source, liquid source, solid source impurity, or ion implantation method.

以上の技術では、フオトレジストとSiO2膜の密
着性の問題からSiO2膜を設計した素子寸法どうり
に加工することが難しく、又有機フオトレジスト
の使用時のNa +汚染の問題等があつた。
With the above techniques, it is difficult to process the S i O 2 film to the designed device dimensions due to the problem of adhesion between the photoresist and the S i O 2 film, and the problem of N a + contamination when using an organic photoresist. There were some problems.

本発明は上記欠点を改良した、IC、LSI等半導
体集積回路製造工程に関するものであり、シリコ
ンウエハーへ不純物元素を選択的に拡散する新規
な方法につき研究の結果、IC製造工程の中の不
純物元素選択拡散工程においてSiO2膜のフオトエ
ツチングプロセスに有機フオトレジストを用いる
と、前述したように有機レジストプロセスに起因
するNa +等の汚染や、SiO2膜エツチングにおける
素子寸法変化等が生ずるが、以上のような有機フ
オトレジストによるフオトリソグラフイーおよび
SiO2膜エツチングプロセスをシリコンとシリコン
酸化物の混合物よりなる電子線感応性無機レジス
ト薄膜を不純物拡散マスクとして用いるプロセス
に置き換えればNa +等の汚染の影響はなくなり、
又、設計した素子寸法に対し非常に高精度で不純
物元素を拡散することが可能であることを見い出
し、かかる知見にもとづいて本発明を完成したも
のである。
The present invention relates to a process for manufacturing semiconductor integrated circuits such as ICs and LSIs that improves the above-mentioned drawbacks.As a result of research into a new method for selectively diffusing impurity elements into silicon wafers, it has been found that impurity elements in the IC manufacturing process have been improved. When an organic photoresist is used in the photoetching process of the SiO2 film in the selective diffusion process, as mentioned above, contamination such as Na + caused by the organic resist process and changes in element dimensions during etching of the SiO2 film may occur. However, photolithography using organic photoresists as described above and
If the S i O 2 film etching process is replaced with a process that uses an electron beam-sensitive inorganic resist thin film made of a mixture of silicon and silicon oxide as an impurity diffusion mask, the effects of contamination such as Na + will be eliminated.
Furthermore, we have discovered that it is possible to diffuse impurity elements with extremely high precision for the designed element dimensions, and based on this knowledge, we have completed the present invention.

即ち、本発明の要旨はシリコンウエハー上にシ
リコンとシリコン酸化物の混合物よりなる電子線
感応性無機レジスト層を設け、無機レジスト層を
電子線によりパターン描画し、現像によつて電子
線未照射部の無機レジスト層を除去し、残つた無
機レジストを不純物元素の拡散マスクとしてシリ
コンウエハー内に不純物を拡散することを特徴と
する選択的拡散方法である。
That is, the gist of the present invention is to provide an electron beam-sensitive inorganic resist layer made of a mixture of silicon and silicon oxide on a silicon wafer, draw a pattern on the inorganic resist layer with an electron beam, and develop the area not irradiated with the electron beam. This is a selective diffusion method characterized by removing an inorganic resist layer and using the remaining inorganic resist as a diffusion mask for impurity elements to diffuse impurities into a silicon wafer.

電子線感応性無機レジストとしては、非晶質
Se−Ge系カルコゲナイド化合物薄膜、及び酸化
鉄薄膜が知られている。しかしいずれの場合も、
シリコンウエハー上の不純物元素拡散マスクとし
ては不適当である。すなわち、それらを不純物拡
散マスクとするとそれらの金属がシリコンウエハ
ー内に拡散してしまう為に拡散マスクそのものが
汚染源となつてしまうからである。
As an electron beam sensitive inorganic resist, amorphous
Se-Ge-based chalcogenide compound thin films and iron oxide thin films are known. But in either case,
It is unsuitable as an impurity element diffusion mask on a silicon wafer. That is, if these metals are used as an impurity diffusion mask, the metals will diffuse into the silicon wafer, and the diffusion mask itself will become a source of contamination.

不純物拡散におけるマスク材として必要な性能
は、As,B,Sb等の不純物元素に対する拡散係
数がシリコンウエハーよりも十分に小さいことが
必要であるが、SiO2膜は十分に条件を満足する。
The required performance as a mask material for impurity diffusion is that the diffusion coefficient for impurity elements such as As, B, and Sb is sufficiently smaller than that of a silicon wafer, and the SiO 2 film satisfies this condition.

シリコンとシリコン酸化物の混合物よりなる無
機レジストは、SiO2ほどではないが、不純物に
対する拡散マスク効果を十分に有する。しかし、
SiO2/Si比は高ければ高いほど拡散マスク効果
が優れる。実用上はSiO2/Si比は3前後であれ
ば不純物元素に対する拡散マスクとして使用可能
である。
An inorganic resist made of a mixture of silicon and silicon oxide has a sufficient diffusion masking effect against impurities, although it is not as strong as SiO 2 . but,
The higher the SiO 2 /Si ratio, the better the diffusion mask effect. Practically speaking, if the SiO 2 /Si ratio is around 3, it can be used as a diffusion mask for impurity elements.

次に本発明につき図面を参照しながら詳細に説
明する。
Next, the present invention will be explained in detail with reference to the drawings.

第1図イないしニは本発明による選択的拡散方
法の過程を示す。
FIGS. 1A to 1D show the steps of the selective diffusion method according to the present invention.

先ず、第1図イ図示の如く、シリコンウエハー
1上にシリコンとシリコン酸化物の混合物よりな
る電子線感応性無機レジスト層2を設ける。
First, as shown in FIG. 1A, an electron beam-sensitive inorganic resist layer 2 made of a mixture of silicon and silicon oxide is provided on a silicon wafer 1.

次いで第1図ロ図示の如く、電子線感応性無機
レジスト層2を電子線3によりパターン描画し、
次いで現像して、第1図ハ図示の如く、電子線未
照射部の電子線感応性無機レジスト層を除去し
て、無機レジストパターン4を形成する。次いで
無機レジストパターン4を不純物元素の拡散マス
クとしてシリコンウエハー1内に不純物を拡散す
る。第1図ニにシリコンウエハー内に不純物を選
択的に拡散させた状態を示し、5は拡散不純物部
分、6は熱拡散時に生成した酸化膜を示す。而し
て本発明においてシリコンウエハーはn型、p
型、i型のどれでも良い。
Next, as shown in FIG. 1B, a pattern is drawn on the electron beam sensitive inorganic resist layer 2 using an electron beam 3.
Next, development is performed to remove the electron beam-sensitive inorganic resist layer in the areas that have not been irradiated with the electron beam, thereby forming an inorganic resist pattern 4, as shown in FIG. Next, impurities are diffused into the silicon wafer 1 using the inorganic resist pattern 4 as a diffusion mask for impurity elements. FIG. 1D shows a state in which impurities are selectively diffused into a silicon wafer, with reference numeral 5 indicating a diffused impurity portion and 6 an oxide film formed during thermal diffusion. Therefore, in the present invention, the silicon wafer is of n-type and p-type.
Either type or i type is fine.

次に電子線感応性無機レジスト層2は0.1〜1μ
m程度の厚さは、真空蒸着法、スパツタリング法
等の通常の薄膜形成方法により形成する。薄膜形
成時には、シリコンとシリコン酸化物の混合比を
制御する為に微量の酸素雰囲気中で薄膜形成を行
うことが必要であり且つ電子線に対する感応性を
制御する為に、雰囲気圧力等を制御することが必
要である。
Next, the electron beam sensitive inorganic resist layer 2 is 0.1 to 1μ
The thickness of approximately m is formed by a normal thin film forming method such as a vacuum evaporation method or a sputtering method. When forming a thin film, it is necessary to form the thin film in a trace amount of oxygen atmosphere in order to control the mixing ratio of silicon and silicon oxide, and to control the atmospheric pressure etc. in order to control the sensitivity to electron beams. It is necessary.

電子線感応性無機レジストの現像方法は、弗化
物系の水溶液を用いるウエツトエツチング法とシ
リコン反応性プラズマガスを用いるドライエツチ
ング法があり、どちらも電子線未照射部の無機レ
ジスト薄膜を速やかに溶解もしくは反応除去し、
照射部分は、全く除去されないか、ほとんど除去
されないことが望ましい。
There are two methods for developing electron beam-sensitive inorganic resists: wet etching using a fluoride-based aqueous solution and dry etching using silicon-reactive plasma gas. Dissolve or remove by reaction,
Preferably, the irradiated portion is not removed at all or hardly removed.

ウエツトエツチング法ではシリコンウエハーの
一般的なエツチング液が使用可能である。すなわ
ち、弗素イオンを含む酸性水溶液又は塩基性溶液
の大別して2系統の薬品溶液が使用し得る。弗素
イオンを含む酸性溶液としては、例えば弗酸又は
弗化アンモニウム、弗化アンチモン、弗化錫等の
水溶性弗化物、又は弗化水素カリウムの如き重弗
化物又は硼弗化物等の水溶液が使用できる。
In the wet etching method, a common etching solution for silicon wafers can be used. That is, two types of chemical solutions can be used, broadly classified into acidic aqueous solutions containing fluorine ions and basic solutions. As the acidic solution containing fluorine ions, for example, an aqueous solution of hydrofluoric acid or a water-soluble fluoride such as ammonium fluoride, antimony fluoride, or tin fluoride, or a heavy fluoride or borofluoride such as potassium hydrogen fluoride is used. can.

又塩基性溶液としては、水酸化カリウム水溶
液、エチレンジアミンパイロカテコール水溶液等
が使用可能である。
Further, as the basic solution, potassium hydroxide aqueous solution, ethylenediamine pyrocatechol aqueous solution, etc. can be used.

ドライエツチング法は、CF4,CCl2F2、CClF2
−CCl2F等のフレオンガス及びフレオンガスとO2
ガスの混合ガスを用いたプラズマエツチング、反
応性イオンエツチング等のドライエツチングプロ
セスが使用可能である。
The dry etching method uses CF 4 , CCl 2 F 2 , CClF 2
−Freon gas such as CCl 2 F and Freon gas and O 2
Dry etching processes such as plasma etching using a gas mixture, reactive ion etching, etc. can be used.

ドライエツチング法はウエツトエツチング法と
比較するとNa+等の汚染がなく半導体素子の特性
が安定するという利点を有する。
Compared to the wet etching method, the dry etching method has the advantage that there is no contamination such as Na + and the characteristics of the semiconductor device are stabilized.

電子線描画に対する無機レジスト薄膜の現像後
残膜厚特性は第2図示の如きであり電子線照射量
を変えることにより任意の残膜厚のシリコンとシ
リコン酸化物の無機レジスト薄膜パターンを形成
し得る。
The characteristics of the residual film thickness after development of the inorganic resist thin film for electron beam writing are as shown in the second diagram, and by changing the electron beam irradiation amount, it is possible to form an inorganic resist thin film pattern of silicon and silicon oxide with any residual film thickness. .

無機レジストによるパターン形成機構は明らか
ではないが、本発明者らは電子線エネルギーによ
つて照射部分のシリコン及びシリコン酸化物の結
晶性度合が変化し、薬品に対する溶解性あるいは
反応性プラズマガスに対する反応に差が生じて、
未照射部が除去され照射部が残る、いわゆるネガ
型レジストとしてパターン形成が可能になるもの
と考えている。従つて、シリコン及びシリコン酸
化物の結晶性度合を変化せしめるには充分なエネ
ルギーを有するならば必ずしも電子線エネルギー
に限定されず、他の高エネルギー線である放射線
又はレーザー光線等によるパターン形成も可能で
ある。
Although the pattern formation mechanism using inorganic resist is not clear, the present inventors have found that the degree of crystallinity of silicon and silicon oxide in the irradiated area changes depending on the electron beam energy, and that it is soluble in chemicals or reacts to reactive plasma gas. There is a difference in
We believe that it will be possible to form a pattern as a so-called negative resist in which the unirradiated areas are removed and the irradiated areas remain. Therefore, pattern formation is not necessarily limited to electron beam energy, as long as it has sufficient energy to change the degree of crystallinity of silicon and silicon oxide, and pattern formation using other high-energy beams such as radiation or laser beams is also possible. be.

電子線照射装置としては、電子線径0.1〜1μm
の集束電子線を用いコンピユーターでパターン走
査する装置と、金属薄膜で拡大パターンを作り電
子レンズで縮小し、一括転写する装置などがあ
り、両者とも一般的に10-3〜10-7クーロン/cm2
照射電荷量で用いるが、本発明による無機レジス
ト薄膜は、薄膜作成時の条件又は薄膜の熱処理等
により若干異なるが10-6クーロン/cm2以上の電子
線照射に対し感応性を有するので、両者の装置と
もに利用することができる。
As an electron beam irradiation device, the electron beam diameter is 0.1 to 1 μm.
There are devices that use a computer to scan a pattern using a focused electron beam, and devices that create an enlarged pattern using a metal thin film, reduce it with an electron lens, and transfer it all at once. However , the inorganic resist thin film according to the present invention is sensitive to electron beam irradiation of 10 -6 coulombs/cm 2 or more, although it varies slightly depending on the conditions at the time of forming the thin film or the heat treatment of the thin film. , both devices can be used.

本発明者らの実験によるとシリコン系の無機レ
ジストの電子線感度は、シリコンとシリコン酸化
物の混合比により変化する。電子線感度の良好な
状態における本願発明の無機レジスト中のシリコ
ン酸化物とシリコンの成分比をESCA(Eletron
Spectroscopy for Chemical Analysis)により
分析した。その結果シリコン酸化物対シリコンの
ESCAスペクトル相対強度比は3対1程度であつ
た。ESCAスペクトル相対強度比は被測定物の成
分比にほぼ比例する値であることから、この場合
シリコン酸化物とシリコンとの混合比はおよそ3
対1である。
According to experiments conducted by the present inventors, the electron beam sensitivity of a silicon-based inorganic resist changes depending on the mixing ratio of silicon and silicon oxide. ESCA (Eletron
Spectroscopy for Chemical Analysis). As a result, silicon oxide vs.
The relative intensity ratio of the ESCA spectrum was approximately 3:1. Since the ESCA spectrum relative intensity ratio is approximately proportional to the component ratio of the object to be measured, in this case the mixing ratio of silicon oxide and silicon is approximately 3.
The ratio is 1 to 1.

不純物拡散の方法は、気体源、液体源、固体源
による熱拡散によるものと、イオン注入による方
法とがある。
Impurity diffusion methods include thermal diffusion using a gas source, liquid source, or solid source, and ion implantation.

一般的な不純物拡散において、SiO2膜が拡散
マスクとして使用されるのは、As,B,P,Sb
等の不純物元素の拡散係数が、SiO2膜中ではSi
中と比較して無視し得るほど小さいからである。
In general impurity diffusion, the SiO 2 film is used as a diffusion mask for As, B, P, and Sb.
The diffusion coefficient of impurity elements such as Si
This is because it is so small that it can be ignored compared to the inside.

シリコン無機レジストのESCA分析によると薄
膜形成時の酸素雰囲気の制御により、シリコンと
シリコン酸化物の混合比を任意に制御し得ること
が判明している。従つてシリコン無機レジストに
よる不純物元素の拡散マスク効果はシリコン酸化
物によるものと思われる。選択拡散は、無機レジ
スト中のシリコン酸化物とシリコンの混合比が3
前後であれば十分な拡散マスク効果が得られた。
ESCA analysis of silicon inorganic resist has revealed that the mixing ratio of silicon and silicon oxide can be controlled arbitrarily by controlling the oxygen atmosphere during thin film formation. Therefore, it seems that the diffusion masking effect of the impurity element by the silicon inorganic resist is due to the silicon oxide. Selective diffusion occurs when the mixing ratio of silicon oxide and silicon in the inorganic resist is 3.
A sufficient diffusion mask effect was obtained if both were used.

以上、詳記した通り、本発明の方法によればシ
リコンウエハーに対してNa+等による汚染される
ことなく、設計した素子寸法に対し非常に高精度
で不純物元素を拡散することが可能である。
As described in detail above, according to the method of the present invention, it is possible to diffuse impurity elements with extremely high precision for the designed device dimensions without contaminating the silicon wafer with Na + etc. .

実施例 1 リンをドープした比抵抗5Ωのn型シリコンウ
エハーに、電子ビーム蒸着法によりシリコン酸化
物とシリコンの混合物(ESCAによるスペクトル
相対強度比で3対1)よりなる無機レジスト薄膜
を4000Åの厚さに設けた。電子ビーム蒸着時の真
空度は1×10-4mmHgであり、蒸発源と基板との
距離は50cm、蒸着速度は1000Å/hrであつた。
Example 1 A 4000 Å thick inorganic resist thin film made of a mixture of silicon oxide and silicon (spectral relative intensity ratio by ESCA: 3:1) was deposited on a phosphorus-doped n-type silicon wafer with a specific resistance of 5 Ω by electron beam evaporation. It was set up. The degree of vacuum during electron beam evaporation was 1 x 10 -4 mmHg, the distance between the evaporation source and the substrate was 50 cm, and the evaporation rate was 1000 Å/hr.

次にエリオニクス社製電子線照射装置を用い
て、無機レジスト薄膜を加速電圧20KV、照射量
1×10-4クーロン/cm2、電子線径0.25μmでパタ
ーン照射した後、弗化アンモニウム1g濃硝酸70
ml1%弗酸5ml脱イオン水100mlよりなる薬品溶
液に30秒間浸漬し、最小線巾1μmの不純物拡散
用マスクパターンを得た。このウエハーBBr3
拡散源として用いる熱拡散炉により、キヤリアガ
スにN2ガス1/minO2ガス10c.c./min用い1100
℃で5分間デポジシヨン拡散を行い、さらにキヤ
リアガスをN2ガス1/minとして1200℃で30
分間ドライブイン拡散を行い、PN接合深さ5μm
表面抵抗200Ω/口が得られた。
Next, using an electron beam irradiation device manufactured by Elionix Co., Ltd., the inorganic resist thin film was pattern irradiated with an acceleration voltage of 20 KV, an irradiation amount of 1×10 -4 coulombs/cm 2 , and an electron beam diameter of 0.25 μm, followed by 1 g of ammonium fluoride in concentrated nitric acid. 70
It was immersed for 30 seconds in a chemical solution consisting of 5 ml of 1% hydrofluoric acid and 100 ml of deionized water to obtain a mask pattern for impurity diffusion with a minimum line width of 1 μm. Using a thermal diffusion furnace using this wafer BBr 3 as a diffusion source, the carrier gas was N 2 gas 1/min and O 2 gas 10 c.c./min.
Deposition diffusion was performed at 1200°C for 5 minutes, and the carrier gas was N2 gas at 1/min for 30 minutes.
Perform drive-in diffusion for 5 minutes to create a PN junction depth of 5 μm.
A surface resistance of 200Ω/mouth was obtained.

実施例 2 実施例1と同じn型シリコンウエハーに、高周
波スパツタリング法によりシリコン酸化物とシリ
コンとの混合物(ESCAによるスペクトル相対強
度比4対1)よりなる無機レジスト薄膜を4000Å
の厚さに設けた。スパツタリングガスは、アルゴ
ンと魂素ガスの混合ガスを用い、スパツタリング
時のガス圧は6×10-2mmHg、基板とターゲツト
間距離は7cmであつた。
Example 2 On the same n-type silicon wafer as in Example 1, a 4000 Å inorganic resist thin film made of a mixture of silicon oxide and silicon (spectral relative intensity ratio by ESCA of 4:1) was formed by high-frequency sputtering.
The thickness was set at . The sputtering gas used was a mixed gas of argon and carbon gas, the gas pressure during sputtering was 6 x 10 -2 mmHg, and the distance between the substrate and the target was 7 cm.

上記無機レジスト薄膜層に電子線照射装置を用
いて実施例1と同様な方法で電子線照射及び現像
を行い不純物拡散マスクパターンを得た。
The inorganic resist thin film layer was subjected to electron beam irradiation and development in the same manner as in Example 1 using an electron beam irradiation device to obtain an impurity diffusion mask pattern.

不純物拡散も実施例1と同じ方法で行い全く同
様な結果が得られた。
Impurity diffusion was also carried out in the same manner as in Example 1, and exactly the same results were obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図イないしニは本発明の方法の過程を示す
断面図、第2図は電子線照射量対残膜率のグラフ
である。 1…シリコンウエハー、2…無機レジスト薄膜
層、3…電子線、4…無機レジストパターン、5
…拡散不純物部分、6…熱拡散時に生成した酸化
膜。
FIGS. 1A to 2D are cross-sectional views showing the process of the method of the present invention, and FIG. 2 is a graph of the electron beam irradiation amount versus the remaining film ratio. 1... Silicon wafer, 2... Inorganic resist thin film layer, 3... Electron beam, 4... Inorganic resist pattern, 5
... Diffusion impurity part, 6... Oxide film generated during thermal diffusion.

Claims (1)

【特許請求の範囲】[Claims] 1 シリコンウエハー上に、シリコンとシリコン
酸化物の混合物よりなる電子線感応性無機レジス
ト層を真空蒸着法またはスパツタリング法等の薄
膜形成法により設け、この無機レジスト層を照射
電荷量10-3クーロン/cm2以下の電子線によりパタ
ーン描画し電子線照射部の結晶性度合を変化さ
せ、しかる後、現像によつて電子線未照射部の無
機レジスト層を除去し、シリコンウエハー上に残
つた無機レジスト層を不純物元素の拡散マスクと
してシリコンウエハー内に不純物元素を選択的に
拡散するようにしたことを特徴とする選択的拡散
方法。
1. An electron beam-sensitive inorganic resist layer made of a mixture of silicon and silicon oxide is provided on a silicon wafer by a thin film forming method such as a vacuum evaporation method or a sputtering method, and this inorganic resist layer is irradiated with an irradiation charge of 10 -3 coulombs/ A pattern is drawn with an electron beam of cm 2 or less to change the degree of crystallinity in the electron beam irradiated area, and then the inorganic resist layer in the area not irradiated with the electron beam is removed by development, and the inorganic resist layer remaining on the silicon wafer is A selective diffusion method characterized in that an impurity element is selectively diffused into a silicon wafer using a layer as a diffusion mask for the impurity element.
JP8412381A 1981-05-30 1981-05-30 Selective diffusion Granted JPS57198623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8412381A JPS57198623A (en) 1981-05-30 1981-05-30 Selective diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8412381A JPS57198623A (en) 1981-05-30 1981-05-30 Selective diffusion

Publications (2)

Publication Number Publication Date
JPS57198623A JPS57198623A (en) 1982-12-06
JPH0350411B2 true JPH0350411B2 (en) 1991-08-01

Family

ID=13821734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8412381A Granted JPS57198623A (en) 1981-05-30 1981-05-30 Selective diffusion

Country Status (1)

Country Link
JP (1) JPS57198623A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116774A (en) * 1977-03-22 1978-10-12 Mitsubishi Electric Corp Production of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116774A (en) * 1977-03-22 1978-10-12 Mitsubishi Electric Corp Production of semiconductor device

Also Published As

Publication number Publication date
JPS57198623A (en) 1982-12-06

Similar Documents

Publication Publication Date Title
EP0020776B1 (en) Method of forming patterns
US4405710A (en) Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US5362606A (en) Positive resist pattern formation through focused ion beam exposure and surface barrier silylation
US20070037410A1 (en) Method for forming a lithography pattern
KR100375908B1 (en) Dry microlithography
US4861732A (en) Method for removing an ion-implanted organic resin layer during fabrication of semiconductor devices
WO1991006041A1 (en) Surface barrier silylation microlithography
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
US4127414A (en) Pattern-forming materials having a radiation sensitive chalcogenide layer and a method of forming patterns with such materials
US20150235864A1 (en) Method for processing a layer and a method for manufacturing an electronic device
US6861367B2 (en) Semiconductor processing method using photoresist and an antireflective coating
US3437533A (en) Method of fabricating semiconductor devices
US4454221A (en) Anisotropic wet etching of chalcogenide glass resists
US4368099A (en) Development of germanium selenide photoresist
US8198015B2 (en) Method of forming mask pattern
JPH06151387A (en) Precision processing method of silicon
JPH0350411B2 (en)
CN106206284B (en) Improved etching process
JPS6027180B2 (en) Manufacturing method of semiconductor device
US3615940A (en) Method of forming a silicon nitride diffusion mask
US20100119982A1 (en) Etching method and manufacturing method of semiconductor device
Shimada et al. Advanced development process for ultrafine photoresist patterns
JPS5955023A (en) Manufacture of semiconductor device
JPH04127518A (en) Manufacture of semiconductor device
JPS6327848B2 (en)