JPH0347608B2 - - Google Patents

Info

Publication number
JPH0347608B2
JPH0347608B2 JP57201726A JP20172682A JPH0347608B2 JP H0347608 B2 JPH0347608 B2 JP H0347608B2 JP 57201726 A JP57201726 A JP 57201726A JP 20172682 A JP20172682 A JP 20172682A JP H0347608 B2 JPH0347608 B2 JP H0347608B2
Authority
JP
Japan
Prior art keywords
circuit
input
transistor
current
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57201726A
Other languages
Japanese (ja)
Other versions
JPS5991721A (en
Inventor
Koichi Tanaka
Takeshi Kuwajima
Kyoshi Amasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP20172682A priority Critical patent/JPS5991721A/en
Priority to US06/552,518 priority patent/US4634902A/en
Priority to DE3341593A priority patent/DE3341593C2/en
Publication of JPS5991721A publication Critical patent/JPS5991721A/en
Publication of JPH0347608B2 publication Critical patent/JPH0347608B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力信号レベルを一つのスレツシユ
ホルド電圧に対して比較し、その大小を出力する
比較回路として利用する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention is used as a comparison circuit that compares an input signal level with one threshold voltage and outputs the magnitude thereof.

〔概要〕 差動回路を用い、スレツシユホルド電圧を自己
バイアスにより設定する比較回路において、 自己バイアスを与える抵抗回路の電流を二つの
電流ミラー回路により制御し、この電流ミラー回
路の入力電流を外部端子に接続する外部回路にし
たがつて変更することにより、 任意のスレツシユホルド電圧を設定できるよう
にしたものである。
[Summary] In a comparator circuit that uses a differential circuit and sets the threshold voltage by self-bias, the current of a resistor circuit that provides self-bias is controlled by two current mirror circuits, and the input current of this current mirror circuit is connected to an external terminal. By changing it according to the external circuit to be connected, it is possible to set an arbitrary threshold voltage.

〔従来の技術〕[Conventional technology]

従来から、差動回路を用い入力信号が一方の入
力に与えられ、他方の入力には自己バイアスによ
りスレツシユホルド電圧を設定するための抵抗回
路が接続された比較回路が広く知られている。
2. Description of the Related Art Conventionally, a comparator circuit is widely known in which an input signal is applied to one input using a differential circuit, and a resistor circuit is connected to the other input to set a threshold voltage using a self-bias.

第1図はこのような従来例比較回路の回路図で
ある。同図において、2個のトランジスタ1,2
は、そのエミツタは共通接続され定電流源3に接
続され差動回路を構成する。トランジスタ1のベ
ースにはバイアス抵抗4,5が、またトランジス
タ2のベースには自己バイアス用の抵抗6,7が
それぞれ接続される。トランジスタ1のコレクタ
にはトランジスタ18、同8、抵抗9からなる出
力回路が接続されている。ダイオード10、ツエ
ナーダイオード11、抵抗12は電圧安定化電源
回路であり、安定化電源電圧Vsを前記の差動ト
ランジスタ1,2に供給する。なお、同図中の各
端子の符号は、入力端子13、出力端子14、非
安定化電源端子15、接地端子16、安定化電源
端子17である。
FIG. 1 is a circuit diagram of such a conventional comparison circuit. In the same figure, two transistors 1 and 2
Their emitters are commonly connected and connected to a constant current source 3 to form a differential circuit. Bias resistors 4 and 5 are connected to the base of transistor 1, and self-biasing resistors 6 and 7 are connected to the base of transistor 2, respectively. An output circuit consisting of transistors 18, 8, and a resistor 9 is connected to the collector of the transistor 1. A diode 10, a Zener diode 11, and a resistor 12 constitute a voltage stabilizing power supply circuit, which supplies a stabilized power supply voltage Vs to the differential transistors 1 and 2. Note that the terminals in the figure are designated by the input terminal 13, the output terminal 14, the unregulated power supply terminal 15, the ground terminal 16, and the stabilized power supply terminal 17.

この回路において、トランジスタ1,2のそれ
ぞれのベースバイアス電位をVa,Vbとすると、
ベースバイアス電位Vbはベースバイアス電位Va
よりも高く設定されており、 Va=R5/R4+R5・Vs ……(1) Vb=R7/R6+R7・Vs ……(2) (ただし、R4、R5、R6、R7はそれぞれ抵抗4,
5,6,7の抵抗値) で求められる。
In this circuit, if the base bias potentials of transistors 1 and 2 are Va and Vb, then
Base bias potential Vb is base bias potential Va
Va=R 5 /R 4 +R 5・Vs ……(1) Vb=R 7 /R 6 +R 7・Vs ……(2) (However, R 4 , R 5 , R 6 , R7 are resistors 4,
5, 6, 7 resistance values).

この比較回路では、入力端子13から入力する
信号により、トランジスタ1が導通状態になるた
めに必要な最小値であるスレツシユホルド電圧
Vthは Vth=VB−VA ……(3) で示される。
In this comparator circuit, a signal input from input terminal 13 sets a threshold voltage, which is the minimum value required for transistor 1 to become conductive.
Vth is expressed as Vth=V B −V A (3).

この従来例回路の入力電圧Vinと出力電圧V0
関係は第2図に示すようなものとなり、入力電圧
Vinがスレツシユホルド電圧Vthを越えると出力
端子14に出力電圧V0が出力される。
The relationship between the input voltage Vin and the output voltage V0 of this conventional example circuit is as shown in Figure 2, and the input voltage
When Vin exceeds the threshold voltage Vth, an output voltage V 0 is output to the output terminal 14.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この従来例比較回路は、スレツシユホルド電圧
を設定するために外部から別に電圧を与える必要
のない便利な回路であるが、スレツシユホルド電
圧が一定値に固定されてしまう。特にこの回路を
半導体集積回路に構成した場合には、素子を変更
できないから、スレツシユホルド電圧を用途に応
じて変化させることができない。したがつてスレ
ツシユホルド電圧ごとに別の回路を設計製造しな
ければならない欠点がある。
Although this conventional comparison circuit is a convenient circuit that does not require an external voltage to be applied to set the threshold voltage, the threshold voltage is fixed at a constant value. Particularly when this circuit is configured as a semiconductor integrated circuit, the threshold voltage cannot be changed depending on the application because the elements cannot be changed. Therefore, there is a drawback that a separate circuit must be designed and manufactured for each threshold voltage.

さらに従来の回路では、微小の入力交流信号レ
ベルを比較しようとする場合に、入力側バイアス
電圧と基準電圧側バイアス電圧とのずれやばらつ
きが検出レベルの精度を劣化させる問題があり、
この検出精度を高めることができない欠点があつ
た。
Furthermore, in conventional circuits, when trying to compare minute input AC signal levels, there is a problem that deviations and variations between the input side bias voltage and the reference voltage side bias voltage deteriorate the accuracy of the detection level.
There was a drawback that the detection accuracy could not be improved.

本発明は、上記の欠点をなくすためになされた
ものであり、外部からの操作により用途に応じて
簡単にスレツシユホルド電圧を変化でき、高い検
出精度が得られる比較回路を提供することを目的
とする。
The present invention has been made to eliminate the above-mentioned drawbacks, and an object of the present invention is to provide a comparator circuit that can easily change the threshold voltage according to the application by external operation and that can provide high detection accuracy. .

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、外部回路を接続するための外部端子
を設け、この外部端子に接続された外部回路(一
般には抵抗器)にしたがつて発生する入力電流に
比例する出力電流を発生する第一の電流ミラー回
路を備え、この第一の電流ミラー回路の出力電流
が差動回路の自己バイアス電圧を与える抵抗回路
を通過するように接続し、さらにこの抵抗回路を
通過する電流を安定な値に制御する第二の電流ミ
ラー回路を備え、入力信号端子と上記抵抗回路と
の間に入力信号の交流成分を除去するローパスフ
イルタを介挿したことを特徴とする。
The present invention provides an external terminal for connecting an external circuit, and provides a first circuit that generates an output current proportional to an input current generated by an external circuit (generally a resistor) connected to the external terminal. A current mirror circuit is provided, and the output current of this first current mirror circuit is connected to pass through a resistor circuit that provides the self-bias voltage of the differential circuit, and the current passing through this resistor circuit is further controlled to a stable value. The second current mirror circuit is characterized in that a low-pass filter for removing alternating current components of the input signal is inserted between the input signal terminal and the resistance circuit.

〔作用〕[Effect]

この構成により、外部端子に接続する外部回路
の値を変更することにより、第一の電流ミラー回
路の出力電流が変更され、抵抗回路の電流が変更
され、比較回路のスレツシユホルド電圧が変更さ
れる。
With this configuration, by changing the value of the external circuit connected to the external terminal, the output current of the first current mirror circuit is changed, the current of the resistor circuit is changed, and the threshold voltage of the comparison circuit is changed.

外部端子に接続する外部回路は一つの抵抗器で
十分であり、この抵抗器の値を選択することによ
り実質的にスレツシユホルド電圧を設定変更する
ことができる。
One resistor is sufficient for the external circuit connected to the external terminal, and by selecting the value of this resistor, the threshold voltage can be substantially changed.

第二の電流ミラー回路の作用により、設定され
たスレツシユホルド電圧は安定に維持される。
The set threshold voltage is maintained stably by the action of the second current mirror circuit.

また、入力信号のバイアス電圧と基準電圧のバ
イアス電圧との差であるスレツシユホルド電圧は
上述の抵抗回路の電流値によつて任意に外部から
設定でき、精度の高い入力信号の比較が可能であ
る。
Furthermore, the threshold voltage, which is the difference between the bias voltage of the input signal and the bias voltage of the reference voltage, can be arbitrarily set externally by the current value of the above-mentioned resistor circuit, making it possible to compare input signals with high precision.

〔実施例〕〔Example〕

以下、本発明実施例を図面に基づいて詳しく説
明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第3図は本発明に係る比較回路の一実施例を示
す回路図である。
FIG. 3 is a circuit diagram showing an embodiment of the comparison circuit according to the present invention.

第3図において入力端子13から入力した入力
信号Vinは、コンデンサ20を介してトランジス
タ21のベースに導き、トランジスタ21のエミ
ツタは抵抗22,23をそれぞれ介してトランジ
スタ24,25のベースに接続する。また、トラ
ンジスタ24,25のコレクタは共通接続して安
定化電源端子17に導く。さらに抵抗23の一端
とトランジスタ25のベースとの間には他端が共
通電位に導かれるコンデンサ42を接続する。
In FIG. 3, the input signal Vin input from the input terminal 13 is led to the base of a transistor 21 via a capacitor 20, and the emitter of the transistor 21 is connected to the bases of transistors 24 and 25 via resistors 22 and 23, respectively. Further, the collectors of the transistors 24 and 25 are commonly connected and led to the stabilized power supply terminal 17. Further, a capacitor 42 whose other end is connected to a common potential is connected between one end of the resistor 23 and the base of the transistor 25.

トランジスタ26,27は差動回路を構成す
る。トランジスタ26,27のエミツタは共通接
続して定電流源28に導く。トランジスタ26の
ベースにはトランジスタ24のエミツタから入力
信号が与えられる。またトランジスタ27のベー
スはバイアス電圧を与えるために抵抗30および
39で構成される抵抗回路の一端に接続する。そ
してトランジスタ26のコレクタには、トランジ
スタ32,33、抵抗34、出力端子14からな
る出力回路を接続する。またトランジスタ25の
エミツタは、上記抵抗30と39との接続点に接
続される。
Transistors 26 and 27 constitute a differential circuit. The emitters of the transistors 26 and 27 are commonly connected and led to a constant current source 28. An input signal is applied to the base of the transistor 26 from the emitter of the transistor 24. Further, the base of transistor 27 is connected to one end of a resistor circuit composed of resistors 30 and 39 to provide a bias voltage. An output circuit consisting of transistors 32 and 33, a resistor 34, and an output terminal 14 is connected to the collector of the transistor 26. Further, the emitter of the transistor 25 is connected to the connection point between the resistors 30 and 39.

トランジスタ35および36は第一の電流ミラ
ー回路を構成する。トランジスタ37および38
は第二の電流ミラー回路を構成する。トランジス
タ35はこの例では2個の特性の等しいコレクタ
を有し、その2個のコレクタに流れる電流が等し
くなるように構成されている。外部端子41と接
地端子16との間に外部回路が接続される。ここ
では可変抵抗40が外部端子41と接地端子16
との間に外付けされた例を示す。その抵抗値は任
意に変更することができる。トランジスタ36か
ら外付けされた可変抵抗40に流れる制御電流を
I1、トランジスタ35の各コレクタに流れる電流
をI2とすると、第一の電流ミラー回路35,36
はその入力電流I1と出力電流I2との比を一定値
1:mに制御する。また、第二の電流ミラー回路
37,38は、トランジスタ35の二つのコレク
タの電流の一方がトランジスタ38に与えられて
入力電流となり、トランジスタ37に現れるその
出力電流がこの入力電流に常に等しくなるように
制御する。
Transistors 35 and 36 constitute a first current mirror circuit. transistors 37 and 38
constitutes a second current mirror circuit. In this example, the transistor 35 has two collectors with equal characteristics, and is configured so that the current flowing through the two collectors is equal. An external circuit is connected between external terminal 41 and ground terminal 16. Here, the variable resistor 40 connects the external terminal 41 and the ground terminal 16.
An example is shown in which it is externally connected between. Its resistance value can be changed arbitrarily. The control current flowing from the transistor 36 to the external variable resistor 40 is
I 1 and the current flowing through each collector of the transistor 35 is I 2 , the first current mirror circuits 35 and 36
controls the ratio of its input current I 1 to its output current I 2 to a constant value of 1:m. Further, the second current mirror circuits 37 and 38 are configured so that one of the two collector currents of the transistor 35 is applied to the transistor 38 and becomes an input current, and the output current appearing in the transistor 37 is always equal to this input current. control.

次に、この実施例回路の動作を説明する。 Next, the operation of this embodiment circuit will be explained.

外部端子41に流れる制御電流I1は I1=Vs−Vbe36/R40 ……(4) (ただし、Vsは安定化電源電圧、 Vbe36はトランジスタ36のエミツタ・ベース間
順方向電圧、 R40は可変抵抗40の抵抗値) で示される。この電流I1とトランジスタ35の一
方のコレクタに流れる電流I2との比は、前記のよ
うに第一の電流ミラー回路の作用により一定値
1:mであり、トランジスタ27に流れるベース
電流は無視できるので、抵抗30の両端に生ずる
電位差V30は、 V30=I2・R30=m・I1・R30 =m・(Vs−Vbe36)・R30/R40 ……(5) となる。抵抗22と23、トランジスタ24と2
5、抵抗29と31の整合がとれていれば、トラ
ンジスタ24と25のエミツタ・コレクタ間電圧
は互いに打ち消しあい、トランジスタ26と27
で構成される差動回路のスレツシユホルド電圧
Vth′はV30と等しくなり、 Vth′=V30 ……(6) となる。
The control current I 1 flowing to the external terminal 41 is I 1 = Vs − Vbe 36 /R 40 (4) (where, Vs is the stabilized power supply voltage, Vbe 36 is the forward voltage between the emitter and base of the transistor 36, and R 40 is the resistance value of the variable resistor 40). The ratio between this current I 1 and the current I 2 flowing through one collector of the transistor 35 is a constant value of 1:m due to the action of the first current mirror circuit as described above, and the base current flowing through the transistor 27 is ignored. Therefore, the potential difference V 30 that occurs across the resistor 30 is: V 30 = I 2 · R 30 = m · I 1 · R 30 = m · (Vs − Vbe 36 ) · R 30 /R 40 ...(5) becomes. Resistors 22 and 23, transistors 24 and 2
5. If the resistors 29 and 31 are matched, the emitter-collector voltages of transistors 24 and 25 will cancel each other out, and the voltages between transistors 26 and 27 will cancel each other out.
The threshold voltage of a differential circuit consisting of
Vth′ is equal to V 30 , and Vth′=V 30 ……(6).

すなわち、入力交流信号は入力端子13からコ
ンデンサ20を介してバイアスが与えられてトラ
ンジスタ21のベースに入力される。このトラン
ジスタ21のエミツタ出力は抵抗22を介してト
ランジスタ24に入力され、また、抵抗23およ
びコンデンサ42によるローパスフイルタで交流
成分が除去されてトランジスタ25のベースに入
力される。このため、トランジスタ24のエミツ
タにはバイアス電圧+交流成分が現れ、トランジ
スタ25のエミツタにはバイアス電圧が現れる。
したがつて、トランジスタ24とトランジスタ2
5のエミツタ間の直流電位差は零となる。
That is, the input AC signal is biased from the input terminal 13 via the capacitor 20 and is input to the base of the transistor 21 . The emitter output of this transistor 21 is inputted to a transistor 24 via a resistor 22, and the alternating current component is removed by a low-pass filter formed by a resistor 23 and a capacitor 42, and then inputted to the base of a transistor 25. Therefore, a bias voltage+AC component appears at the emitter of the transistor 24, and a bias voltage appears at the emitter of the transistor 25.
Therefore, transistor 24 and transistor 2
The DC potential difference between the emitters of No. 5 becomes zero.

したがつて、トランジスタ26とトランジスタ
27との間の直流電位差は抵抗30によつて与え
られる電圧V30のみになり、この電圧V30がスレ
ツシユホルド電圧Vth′となる。このスレツシユ
ホルド電圧は上述のように電流ミラー回路を用い
ることにより精密に制御でき、可変抵抗40から
任意に設定できるため、種々の入力交流信号の比
較レベルを精度高く検出することが可能である。
Therefore, the DC potential difference between transistor 26 and transistor 27 is only the voltage V 30 provided by resistor 30, and this voltage V 30 becomes the threshold voltage Vth'. This threshold voltage can be precisely controlled by using the current mirror circuit as described above, and can be arbitrarily set using the variable resistor 40, so that the comparison levels of various input AC signals can be detected with high accuracy.

このように、上式(5)および(6)から明らかなよう
に、本発明では単に抵抗器40の抵抗値を変更す
ることにより、スレツシユホルド電圧を任意に変
更することができる。
In this way, as is clear from the above equations (5) and (6), in the present invention, the threshold voltage can be arbitrarily changed simply by changing the resistance value of the resistor 40.

第4図は本発明に係る比較回路のスレツシユホ
ルド電圧Vth′と抵抗器40との関係を示した図
であり、抵抗器40の抵抗値R40が増大すると、
スレツシユホルド電圧Vth′が低下する様子を示
す。
FIG. 4 is a diagram showing the relationship between the threshold voltage Vth' of the comparator circuit according to the present invention and the resistor 40. As the resistance value R 40 of the resistor 40 increases,
This shows how the threshold voltage Vth' decreases.

〔発明の効果〕 以上に述べたように、本発明に係る比較回路は
基準電圧を別に与える必要のない回路であつて、
そのスレツシユホルド電圧が外部回路により任意
に変更でき、そのダイナミツクレンジを大きくで
きる。このため一種類の設計による比較回路を各
種の多くの用途に利用することができる。また外
部からスレツシユホルド電圧を精密に設定するこ
とができるため、微小の入力交流信号に対する検
出精度を高めることが可能である。
[Effects of the Invention] As described above, the comparison circuit according to the present invention is a circuit that does not require a separate reference voltage;
The threshold voltage can be changed arbitrarily by an external circuit, and the dynamic range can be increased. Therefore, a comparison circuit with one type of design can be used for many different applications. Furthermore, since the threshold voltage can be precisely set from the outside, it is possible to improve the detection accuracy for minute input AC signals.

したがつて製造単価は量産効果により安価にな
る。また本発明の回路は差動形のトランジスタお
よび抵抗器の接続により構成できるから、半導体
集積回路化に極めて適している。
Therefore, the manufacturing cost becomes cheaper due to the mass production effect. Furthermore, since the circuit of the present invention can be configured by connecting differential transistors and resistors, it is extremely suitable for semiconductor integrated circuit implementation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例比較回路の回路図。第2図は従
来例比較回路の入出力特性を示す図。第3図は本
発明に係る比較回路の一実施例の回路図。第4図
は本発明に係る比較回路のスレツシユホルド電圧
Vth′と可変抵抗40の関係を示す図。 26,27……差動回路を構成するトランジス
タ35,36……第一の電流ミラー回路を構成す
るトランジスタ、37,38……第二の電流ミラ
ー回路を構成するトランジスタ、40……外部回
路としての可変抵抗、41……外部端子。
FIG. 1 is a circuit diagram of a conventional comparison circuit. FIG. 2 is a diagram showing input/output characteristics of a conventional comparison circuit. FIG. 3 is a circuit diagram of an embodiment of a comparison circuit according to the present invention. Figure 4 shows the threshold voltage of the comparator circuit according to the present invention.
5 is a diagram showing the relationship between Vth' and variable resistor 40. FIG. 26, 27...Transistors forming a differential circuit 35, 36...Transistors forming a first current mirror circuit, 37, 38...Transistors forming a second current mirror circuit, 40...As an external circuit variable resistor, 41...external terminal.

Claims (1)

【特許請求の範囲】 1 入力信号Vinが一方の入力に与えられ、他方
の入力にバイアス電位を与える抵抗回路30,3
9が接続された差動回路26,27を含む比較回
路において、 上記入力信号の入力端子と上記抵抗回路との間
に入力信号の交流成分を除去するローパスフイル
タ23,24が介挿され、 外部回路を接続する外部端子41を設け、 この外部端子に接続された外部回路にしたがつ
て発生する入力電流I1に比例する二つの出力電流
I2,I2を発生する第一の電流ミラー回路35,3
6と、 この二つの出力電流の一方が入力に接続され、
この二つの出力電流の他方が上記抵抗回路30,
39を介して出力に接続された第二の電流ミラー
回路37,38と を備えたことを特徴とする比較回路。
[Claims] 1. Resistor circuits 30, 3 to which the input signal Vin is applied to one input and which provides a bias potential to the other input.
In the comparator circuit including differential circuits 26 and 27 to which 9 is connected, low-pass filters 23 and 24 for removing alternating current components of the input signal are inserted between the input terminal of the input signal and the resistance circuit, and the external An external terminal 41 is provided for connecting the circuit, and two output currents proportional to the input current I1 generated according to the external circuit connected to this external terminal are provided.
First current mirror circuit 35, 3 that generates I 2 , I 2
6, and one of these two output currents is connected to the input,
The other of these two output currents is the resistance circuit 30,
a second current mirror circuit 37, 38 connected to the output via 39.
JP20172682A 1982-11-17 1982-11-17 Comparison circuit Granted JPS5991721A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20172682A JPS5991721A (en) 1982-11-17 1982-11-17 Comparison circuit
US06/552,518 US4634902A (en) 1982-11-17 1983-11-16 Circuit arrangement capable of adjusting a threshold level of a differential transistor circuit
DE3341593A DE3341593C2 (en) 1982-11-17 1983-11-17 Comparator circuit for comparing an input signal with an adjustable comparison voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20172682A JPS5991721A (en) 1982-11-17 1982-11-17 Comparison circuit

Publications (2)

Publication Number Publication Date
JPS5991721A JPS5991721A (en) 1984-05-26
JPH0347608B2 true JPH0347608B2 (en) 1991-07-19

Family

ID=16445912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20172682A Granted JPS5991721A (en) 1982-11-17 1982-11-17 Comparison circuit

Country Status (1)

Country Link
JP (1) JPS5991721A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52105756A (en) * 1976-03-01 1977-09-05 Sony Corp Level adjustment circuit
JPS54159152A (en) * 1978-06-07 1979-12-15 Hitachi Ltd Voltage comparison circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52105756A (en) * 1976-03-01 1977-09-05 Sony Corp Level adjustment circuit
JPS54159152A (en) * 1978-06-07 1979-12-15 Hitachi Ltd Voltage comparison circuit

Also Published As

Publication number Publication date
JPS5991721A (en) 1984-05-26

Similar Documents

Publication Publication Date Title
US5229711A (en) Reference voltage generating circuit
JPH0544845B2 (en)
JPH03206928A (en) Ic temperature sensor
JPS6155288B2 (en)
US5155429A (en) Threshold voltage generating circuit
JPS60187112A (en) Differential amplifier
JPH0347608B2 (en)
JPH0124645Y2 (en)
JPH0462608B2 (en)
JP3066803B2 (en) Bias power supply circuit
KR830001932B1 (en) Amplification circuit
JPH022545B2 (en)
JP3809716B2 (en) Voltage-current conversion circuit
JP3671519B2 (en) Current supply circuit
JPH0358603A (en) Gain control circuit
JP2609617B2 (en) Current generation circuit
JPS6228884B2 (en)
JPH0567082B2 (en)
JPH02194711A (en) Amplifier circuit
JPH0216042B2 (en)
JPH0644690B2 (en) Oscillator circuit
JPS58202615A (en) Gain control circuit
JPS61100013A (en) Automatic gain control amplifier
JPS63142910A (en) Signal suppression circuit
JPH01100467A (en) Smoothing circuit