JPH0347531B2 - - Google Patents

Info

Publication number
JPH0347531B2
JPH0347531B2 JP59184817A JP18481784A JPH0347531B2 JP H0347531 B2 JPH0347531 B2 JP H0347531B2 JP 59184817 A JP59184817 A JP 59184817A JP 18481784 A JP18481784 A JP 18481784A JP H0347531 B2 JPH0347531 B2 JP H0347531B2
Authority
JP
Japan
Prior art keywords
signal
circuit
voltage
value
full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59184817A
Other languages
Japanese (ja)
Other versions
JPS6162915A (en
Inventor
Tadashi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59184817A priority Critical patent/JPS6162915A/en
Priority to US06/772,249 priority patent/US4737773A/en
Publication of JPS6162915A publication Critical patent/JPS6162915A/en
Publication of JPH0347531B2 publication Critical patent/JPH0347531B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は座標入力装置用位置補正方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a position correction method for a coordinate input device.

座標入力装置の入力面から入力した文字や図形
などのパターンを、出力装置へ送つて再生し出力
するときに、出力パターンを所望の位置および大
きさで得るための位置補正を行う。
When a pattern such as a character or figure input from the input surface of a coordinate input device is sent to an output device for reproduction and output, position correction is performed to obtain the output pattern at a desired position and size.

第1図は座標入力装置用位置補正方式を説明す
るためのブロツク図である。座標入力装置1は、
入力面10上にペン11で手書き入力されるパタ
ーンに応じて、手書き入力箇所の座標を示す電気
信号(座標信号)を発生し、これを制御装置3へ
送る。制御装置3は、座標信号を画像信号に変換
して、これを画像表示装置2へ送り表示面20上
に入力パターンの画像を表示させる。この場合に
通常、入力面10上の原点Oi(あるいはフルスケ
ール点Fi)に入力したときに発生する座標信号
と、表示面20上の原点Od(あるいはフルスケー
ル点Fd)に表示するための座標信号とは相異す
るのでこれを一致するように位置補正を行う必要
がある。
FIG. 1 is a block diagram for explaining a position correction method for a coordinate input device. The coordinate input device 1 is
An electric signal (coordinate signal) indicating the coordinates of the handwritten input location is generated in accordance with a pattern handwritten on the input surface 10 with the pen 11 and sent to the control device 3 . The control device 3 converts the coordinate signal into an image signal, sends this to the image display device 2, and displays an image of the input pattern on the display surface 20. In this case, the coordinate signal generated when inputting to the origin Oi (or full-scale point Fi) on the input surface 10 and the coordinate signal to be displayed at the origin Od (or full-scale point Fd) on the display surface 20 are usually used. Since this is different from the signal, it is necessary to correct the position so that they match.

従来の座標入力装置用位置補正方式では、この
位置補正を、制御装置3に内蔵したプロセツサで
行つている。初期較正時には、スイツチ(図示は
省略)の操作などで初期較正モードを指定したあ
と、まず破線矢印Aで示すようにペン11で入力
面10の原点Oiに入力する。制御装置3内のプ
ロセツサは、このときに送られてくるデイジタル
座標信号と、表示面20の原点Odの表示をする
ためのデイジタル座標信号とを比較し、両者の差
を示すデイジタル・オフセツト信号を発生してメ
モリーに記憶する。次にペン11で入力面10の
フルスケール点Fiに入力したとき送られてくるデ
イジタル座標信号に前記デイジタル・オフセツト
信号を加算(あるいは減算)して、これと、表示
面20のフルスケール点Fdの表示をするための
デイジタル座標信号との比を示すデイジタル・係
数信号を発生してメモリーに記憶する。入力モー
ド指定時には、制御装置3内のプロセツサは、入
力面10への入力に応じて送られてくるデイジタ
ル座標信号に対し、まずメモリーから読出したデ
イジタル・オフセツト信号を加算(あるいは減
算)し、次にその加算(あるいは減算)結果にデ
イジタル係数信号を乗算して、位置補正を施した
デイジタル座標信号を作る。制御装置3は、この
位置補正後の座標信号を画像信号に変換して画像
表示装置2へ送る。このように位置補正を施すこ
とにより、例えば表示面20上にカーソル表示C
を行つたとき、原点Oiに入力すれば、カーソル
表示Cは破線矢印Bで示すように原点Odまで表
示位置を移動し、またフルスケール点Fiに入力す
れば、カーソル表示Cはフルスケール点Fdへ移
動して、出力パターンは所望の位置および大きさ
で表示される。
In the conventional position correction method for a coordinate input device, this position correction is performed by a processor built in the control device 3. At the time of initial calibration, after specifying the initial calibration mode by operating a switch (not shown) or the like, input is first made to the origin Oi of the input surface 10 with the pen 11 as shown by the broken arrow A. The processor in the control device 3 compares the digital coordinate signal sent at this time with the digital coordinate signal for displaying the origin Od of the display surface 20, and generates a digital offset signal indicating the difference between the two. generated and stored in memory. Next, add (or subtract) the digital offset signal to the digital coordinate signal sent when inputting to the full-scale point Fi on the input surface 10 with the pen 11, and add (or subtract) the digital offset signal to this and the full-scale point Fd on the display surface 20. A digital coefficient signal indicating the ratio to the digital coordinate signal for displaying is generated and stored in memory. When specifying the input mode, the processor in the control device 3 first adds (or subtracts) the digital offset signal read from the memory to the digital coordinate signal sent in response to the input to the input surface 10, and then adds (or subtracts) the digital offset signal read from the memory. The addition (or subtraction) result is multiplied by a digital coefficient signal to create a position-corrected digital coordinate signal. The control device 3 converts this position-corrected coordinate signal into an image signal and sends it to the image display device 2. By performing the position correction in this way, for example, the cursor C can be displayed on the display surface 20.
When inputting to the origin Oi, the cursor display C moves to the origin Od as shown by the dashed arrow B, and when inputting to the full-scale point Fi, the cursor C moves to the full-scale point Fd. , and the output pattern is displayed in the desired position and size.

しかし、このような従来の座標入力装置用位置
補正方式では、位置補正を制御装置3内のプロセ
ツサでの演算処理によつて行つているため処理速
度が遅く、且つデイジタルのオフセツト信号およ
び係数信号を制御装置3内のメモリーに記憶させ
ているので制御装置3に複数の座標入力装置1を
接続する際にその台数分に対応するメモリー容量
を必要とし、接続できる台数に限度があるという
欠点がある。
However, in such a conventional position correction method for a coordinate input device, the processing speed is slow because the position correction is performed by arithmetic processing in the processor in the control device 3, and the digital offset signal and coefficient signal are Since it is stored in the memory within the control device 3, when a plurality of coordinate input devices 1 are connected to the control device 3, memory capacity corresponding to the number of coordinate input devices 1 is required, and there is a drawback that there is a limit to the number of devices that can be connected. .

本発明の目的は、上述の欠点を除去し処理速度
が速く且つ制御装置への入力装置の接続可能台数
に限度を生じない座標入力装置用位置補正方式を
提供することにある。
An object of the present invention is to provide a position correction method for a coordinate input device that eliminates the above-mentioned drawbacks, has a high processing speed, and does not impose a limit on the number of input devices that can be connected to a control device.

本発明の方式は、原点較正時に原点のシフト量
を示す第1の電気信号の電圧を可変するための第
1の可変手段と受信信号の電圧を前記第1の電気
信号の電圧だけシフトして送信する加算回路とを
有する原点補正回路と、フルスケール較正時に座
標の拡大率を示す係数を可変するための第2の可
変手段と受信信号の電圧を前記係数倍して送信す
る係数回路とを有するフルスケール補正回路とを
備え、前記原点補正回路および前記フルスケール
補正回路を縦続接続してその入力端に座標入力装
置への入力座標を示す座標信号を与えその出力端
から位置補正した座標信号を送出するようにした
構成を有する。
The method of the present invention includes a first variable means for varying the voltage of a first electrical signal indicating the shift amount of the origin at the time of origin calibration, and shifting the voltage of the received signal by the voltage of the first electrical signal. an origin correction circuit having an addition circuit for transmitting, a second variable means for varying a coefficient indicating an expansion rate of coordinates during full scale calibration, and a coefficient circuit for multiplying the voltage of a received signal by the coefficient and transmitting the multiplied value. a full-scale correction circuit having a cascade connection of the origin correction circuit and the full-scale correction circuit, a coordinate signal indicating the input coordinates to the coordinate input device is provided to the input end thereof, and a coordinate signal whose position is corrected is output from the output end thereof; It has a configuration that sends out.

次に図面を参照して本発明を詳細に説明する。 Next, the present invention will be explained in detail with reference to the drawings.

第2図は本発明の第1の実施例を示す回路図で
ある。信号X1は、第1図において入力面10へ
の入力箇所のX座標に比例する電圧のアナログ信
号である。可変抵抗VRは、手動ポテンシヨメー
タであり、直流電圧+Vおよび−Vの中間の電圧
VCのオフセツト信号を得るために設けてある。
加算回路12は、演算増幅器13の一方の入力端
に抵抗Rを直列接続し、且つその入力端と出力端
との間にもう一つの抵抗Rを接続したアナログ加
算回路である。すなわち、加算回路12は、電圧
VCから信号X1の電圧を差引いた電圧のアナログ
信号である信号X2を係数回路15へ送る。係数
回路15は、演算増幅器14の一方の入力端に抵
抗Rを直列接続し、且つその入力端と出力端との
間に手動の可変抵抗rを接続した増幅回路であ
り、信号X2の電圧−(r/R)倍した電圧のアナ
ログ信号である信号X3を送出する。
FIG. 2 is a circuit diagram showing a first embodiment of the present invention. The signal X 1 is an analog signal of a voltage proportional to the X coordinate of the input point to the input surface 10 in FIG. The variable resistor V R is a manual potentiometer, and the voltage between DC voltage +V and -V
It is provided to obtain an offset signal for V C.
The adding circuit 12 is an analog adding circuit in which a resistor R is connected in series to one input terminal of the operational amplifier 13, and another resistor R is connected between the input terminal and the output terminal. That is, the adder circuit 12
A signal X 2 which is an analog signal of the voltage obtained by subtracting the voltage of the signal X 1 from V C is sent to the coefficient circuit 15 . The coefficient circuit 15 is an amplifier circuit in which a resistor R is connected in series to one input terminal of the operational amplifier 14, and a manual variable resistor r is connected between the input terminal and the output terminal, and the voltage of the signal X 2 is A signal X3 , which is an analog signal with a voltage multiplied by -(r/R), is sent out.

本実施例の回路を第1図の座標入力装置1側に
設けて、X座標を示す信号X1を接続し、同様に
Y座標を示す信号も同一構成の回路に接続して、
両回路の送出信号を制御装置3に送るようにすれ
ば、制御装置3での位置補正は不要になり、且つ
入力操作者は可変抵抗VRおよびrを調整するこ
とにより随時初期較正をすることができる。初期
較正時には、まずペン11で原点Oiに入力して、
カーソル表示Cが原点Odに一致するよう両回路
の可変抵抗VRを調整して原点初期較正を行う。
次にペン11でフルスケール点Fiに入力して、カ
ーソル表示Cがフルスケール点Fdに一致するよ
うに両回路の可変抵抗rを調整してフルスケール
点初期較正を行う。入力時における信号X3の電
圧は、信号X1の電圧からオフセツト信号の電圧
VCを減算した値を(r/R)倍した電圧に等し
くなり、従つて信号X3は信号X1に位置補正を施
したアナログ信号になる。
The circuit of this embodiment is provided on the side of the coordinate input device 1 shown in FIG. 1, and a signal X1 indicating the X coordinate is connected thereto. Similarly, a signal indicating the Y coordinate is also connected to a circuit having the same configuration.
If the output signals of both circuits are sent to the control device 3, there is no need for position correction in the control device 3, and the input operator can perform initial calibration at any time by adjusting variable resistors V R and r. I can do it. At the time of initial calibration, first enter the origin Oi with pen 11,
The variable resistor V R of both circuits is adjusted so that the cursor display C matches the origin Od, and the origin initial calibration is performed.
Next, input the full scale point Fi with the pen 11, adjust the variable resistors r of both circuits so that the cursor display C matches the full scale point Fd, and perform initial full scale point calibration. The voltage of signal X 3 at the input is the voltage of the offset signal from the voltage of signal X 1 .
The voltage is equal to the value obtained by subtracting V C multiplied by (r/R). Therefore, the signal X 3 becomes an analog signal obtained by position-correcting the signal X 1 .

本実施例では、アナログ信号処理によつて位置
補正が即時に行われ、従来のような演算処理時間
を要せず、且つ位置補正のためのデータを記憶す
るメモリーを製御装置3内に設けずに済み、メモ
リー容量の制約による制御装置への入力装置の接
続可能台数の限度は無くなる。
In this embodiment, the position correction is performed immediately by analog signal processing, does not require calculation processing time as in the conventional case, and a memory for storing data for position correction is provided in the control device 3. This eliminates the limit on the number of input devices that can be connected to the control device due to memory capacity constraints.

第3図は本実施例の加算回路12の他の構成例
を示す回路図である。同図の回路は、演算増幅器
13の二つの入力端におのおの抵抗Rを直列接続
し、且つ一方の入力端と出力端との間に他の抵抗
Rを接続し他方の入力端と接地との間にもう一つ
の抵抗Rを接続したアナログ加算回路である。こ
の回路が送出する信号X3の電圧は、信号X1の電
圧からオフセツト信号の電圧VCを差引いた値に
なる。
FIG. 3 is a circuit diagram showing another example of the configuration of the adder circuit 12 of this embodiment. In the circuit shown in the figure, a resistor R is connected in series to each of the two input terminals of the operational amplifier 13, another resistor R is connected between one input terminal and the output terminal, and the other input terminal is connected to the ground. This is an analog adder circuit with another resistor R connected between them. The voltage of the signal X3 sent out by this circuit is equal to the voltage of the signal X1 minus the voltage V C of the offset signal.

第4図は本実施例の係数回路15の他の構成例
を示す回路図である。同図の回路は、増幅度が1
より大きい増幅器17の入力端に、可変抵抗VR
で分圧した信号X2を与えて、信号X2の電圧に比
例する電圧の信号X3を送出する。この回路での
極性は、これを接続する加算回路12の極性に一
致させれば良い。
FIG. 4 is a circuit diagram showing another example of the configuration of the coefficient circuit 15 of this embodiment. The circuit in the same figure has an amplification degree of 1
At the input end of the larger amplifier 17, a variable resistor VR
It gives a signal X 2 divided by , and sends out a signal X 3 with a voltage proportional to the voltage of the signal X 2 . The polarity of this circuit may be made to match the polarity of the adder circuit 12 to which it is connected.

第1の実施例は初期較正を手動で行う場合を示
すが、入力時に入力面と表示面との位置補正の度
合いを頻繁に変更するような使い方をする場合に
は、その都度手動で初期較正を行わねばならず煩
わしい。この煩わしさを解消するには、初期較正
を自動的に行うようにすれば良い。以下に自動的
な初期較正を行うようにした実施例を説明する。
The first embodiment shows a case where the initial calibration is performed manually. However, if the degree of position correction between the input surface and the display surface is frequently changed during input, the initial calibration may be performed manually each time. It is troublesome to have to do this. In order to eliminate this trouble, initial calibration may be performed automatically. An embodiment in which automatic initial calibration is performed will be described below.

第5図は第2の実施例を示すブロツク図であ
り、第1の実施例の加算回路12に、原点初期較
正時にオフセツト信号を自動的に設定する回路を
付加した構成を有する。スイツチSWは、原点初
期較正モード指定時に閉じて、オフセツト信号の
自動設定のための回路ループを形成させる。加算
回路12が送出する信号X2は、増幅器21を通
り増幅されたあと、アナログーデイジタル変換器
(A/D)22でデイジタル信号に変換されて信
号X2として比較器23の一方の入力端へ送られ
る。比較器23の他方の入力端には、原点データ
発生回路24から、出力面での原点に対応するす
なわちゼロ値を示すデイジタル信号(例えば第1
図の表示面20の原点Odの表示をするためのデ
イジタル信号)が送られている。比較器23は、
両入力端に送られてくる両デイジタル信号を比較
し両者の大小関係を示すパルス信号を送出する。
FIG. 5 is a block diagram showing a second embodiment, which has a configuration in which a circuit for automatically setting an offset signal at the time of initial origin calibration is added to the adding circuit 12 of the first embodiment. The switch SW is closed when the origin initial calibration mode is designated, forming a circuit loop for automatic setting of the offset signal. The signal X 2 sent out by the adder circuit 12 is amplified through an amplifier 21 and then converted into a digital signal by an analog-digital converter (A/D) 22 and sent as a signal X 2 to one input terminal of a comparator 23. sent to. The other input terminal of the comparator 23 receives a digital signal (for example, the first
A digital signal (digital signal) for displaying the origin Od of the display surface 20 in the figure is sent. The comparator 23 is
Both digital signals sent to both input terminals are compared and a pulse signal indicating the magnitude relationship between the two is sent out.

このパルス信号は、原点初期較正時にだけ、ス
イツチSWを介して補正データ発生回路25へ送
られる。補正データ発生回路25は、比較器23
から送られてくるパルス信号に応答して、パルス
信号が示している大小関係が逆転するまで所定の
ステツプ幅で値が順次変化するデイジタル信号を
発生して、これをデイジタル−アナログ変換器
(D/A)26へ送る。D/A26は、補正デー
タ発生回路25から送られてくるデイジタル信号
をアナログ信号に変換して、これをオフセツト信
号として加算回路12へ送る。上述のごとく比較
器23のパルス信号が示している大小関係が逆転
したとき、補正データ発生回路25はデイジタル
信号の値を変化させるのを停止し、その時の値を
保持して送出する。このとき、信号X2の値は実
質的にゼロに収束して、原点初期較正が完了す
る。入力モード時には、スイツチSWが開いてオ
フセツト信号の自動設定のための回路ループは開
放され、オフセツト信号の電圧VCは原点初期較
正完了時の値を保持しており、加算回路12は信
号X1に原点位置補正を施した信号、すなわち信
号X1の電圧からオフセツト信号の電圧VCを減算
した(あるいは電圧VCから信号X1の電圧を減算
した)値の電圧をもつ信号X2を送出する。
This pulse signal is sent to the correction data generation circuit 25 via the switch SW only during the initial calibration of the origin. The correction data generation circuit 25 includes a comparator 23
In response to the pulse signal sent from the digital to analog converter (D /A) Send to 26. The D/A 26 converts the digital signal sent from the correction data generation circuit 25 into an analog signal and sends it to the addition circuit 12 as an offset signal. As described above, when the magnitude relationship indicated by the pulse signal of the comparator 23 is reversed, the correction data generation circuit 25 stops changing the value of the digital signal, and holds and transmits the value at that time. At this time, the value of signal X 2 substantially converges to zero, completing the origin initial calibration. In the input mode, the switch SW is opened and the circuit loop for automatic setting of the offset signal is opened, the voltage V C of the offset signal maintains the value at the time of completion of the origin initial calibration, and the adder circuit 12 outputs the signal X 1 Sends a signal that has undergone origin position correction, that is, a signal X 2 with a voltage equal to the voltage of the signal X 1 minus the voltage V C of the offset signal (or the voltage of the signal X 1 subtracted from the voltage V C ) . do.

第6図は本実施例の補正データ発生回路25の
一構成例を示すブロツク図である。原点初期較正
時にスイツチSWを介し比較器23から送られて
くるパルス信号は、ゲート回路28とカウンタ2
7とに送られる。ゲート回路28は、原点初期較
正の開始時にクロツク信号のパルス列をカウンタ
27に接続し、そのあとパルス信号が示している
大小関係が逆転したときにクロツク信号のパルス
例のカウンタ27への接続を中断するゲート機能
をもつ。カウンタ27は、パルス信号が示す大小
関係を逆転させる向きに、クロツク信号のパルス
例をアツプカウントあるいはダウンカウントする
アツプダウン・カウンタである。カウンタ27の
カウント結果の値を示すデイジタル信号は、D/
A26へ送られる。
FIG. 6 is a block diagram showing an example of the configuration of the correction data generation circuit 25 of this embodiment. The pulse signal sent from the comparator 23 via the switch SW during the initial calibration of the origin is sent to the gate circuit 28 and the counter 2.
Sent to 7. The gate circuit 28 connects the pulse train of the clock signal to the counter 27 at the start of the origin initial calibration, and then interrupts the connection of the pulse example of the clock signal to the counter 27 when the magnitude relationship indicated by the pulse signal is reversed. It has a gate function to The counter 27 is an up/down counter that counts up or down the pulse example of the clock signal in the direction of reversing the magnitude relationship indicated by the pulse signal. The digital signal indicating the value of the count result of the counter 27 is a D/
Sent to A26.

第7図は第3の実施例を示すブロツク図であ
り、第1の実施例の手動調整タイプの係数回路1
5の代りに電圧あるいはデータ調整タイプの係数
回路16を用い、更にフルスケール点初期較正時
に係数を示す電圧VgあるいはデータDgを自動的
に設定する回路を付加した構成を有する。スイツ
チSWは、フルスケール点初期較正時に閉じて係
数の自動設定のための回路ループを形成する。こ
の回路ループは、フルスケール点初期較正時に第
2の実施例における回路ループと同様な動作をし
て、係数の自動設定を行う。すなわち、信号X2
の電圧を係数倍した電圧の信号X3は、A/D2
2でデイジタル信号に変換されて信号X3となり、
この信号X3の値が、フルスケール点データ発生
回路29から送られてくる出力面でのフルスケー
ル点に対応するデイジタル信号(例えば第1図の
表示面20のフルスケール点Fdを表示するため
のデイジタル信号)に収束するよう動作する。収
束後、補正データ発生回路25が送出するデイジ
タル信号であるデータDgは収束時の値を保持す
る。入力モード時には、スイツチSWが開き、デ
ータDgは収束時の値を保持しており、係数回路
16はデータDgあるいはこれをD/A26でア
ナログ変換して得られる電圧Vgに応じて信号X2
の電圧を係数倍した信号X3を送出する。従つて、
信号X3は信号X2にフルスケール点位置補正を施
した信号になる。
FIG. 7 is a block diagram showing the third embodiment, in which the manual adjustment type coefficient circuit 1 of the first embodiment is shown.
5, a voltage or data adjustment type coefficient circuit 16 is used, and a circuit for automatically setting the voltage Vg or data Dg indicating the coefficient at the time of initial full-scale point calibration is added. The switch SW is closed during initial full-scale point calibration to form a circuit loop for automatic coefficient setting. This circuit loop operates in the same way as the circuit loop in the second embodiment at the time of full-scale point initial calibration, and automatically sets coefficients. i.e. signal X 2
The voltage signal X3 , which is the voltage multiplied by a factor, is A/D2
2, it is converted to a digital signal and becomes the signal X 3 ,
The value of this signal digital signal). After the convergence, the data Dg, which is a digital signal sent out by the correction data generation circuit 25, maintains the value at the time of convergence. In the input mode, the switch SW is open and the data Dg holds the value at the time of convergence, and the coefficient circuit 16 outputs the signal
It sends out a signal X3 which is the voltage multiplied by a factor. Therefore,
The signal X3 is a signal obtained by performing full-scale point position correction on the signal X2 .

第8図aおよびbはそれぞれ、本実施例の係数
回路16の構成例を示す回路図である。同図a
は、電圧調整タイプの回路であり、電界効果トラ
ンジスタQのソースおよびドレインを演算増幅器
14の一入力端および出力端に接続した係数回路
である。この回路では、電算効果トランジスタQ
のゲートに電圧Vgを印加して、電圧Vgの値によ
つてソースおよびドレイン間の抵抗値を変化させ
ることにより、増幅度を変化する。なお、電圧
Vgは第7図のD/A26から送られてくるアナ
ログ信号の電圧である。第8図bは、データ調整
タイプの回路であり、データDgにより抵抗値を
可変する可変抵抗30の両端を演算増幅器14の
一入力端および出力端に接続した係数回路であ
る。この回路では、可変抵抗30の制御端に補正
データ発生回路25の送出データDgを与えて、
データDgの値によつて可変抵抗30の両端間の
抵抗値を変化させることにより増幅度を変化して
おり、第7図のD/A26を介在させずに済む。
FIGS. 8a and 8b are circuit diagrams each showing a configuration example of the coefficient circuit 16 of this embodiment. Figure a
is a voltage adjustment type circuit, and is a coefficient circuit in which the source and drain of the field effect transistor Q are connected to one input terminal and output terminal of the operational amplifier 14. In this circuit, the computer effect transistor Q
The degree of amplification is changed by applying a voltage Vg to the gate of and changing the resistance value between the source and drain depending on the value of the voltage Vg. In addition, the voltage
Vg is the voltage of the analog signal sent from the D/A 26 in FIG. FIG. 8b shows a data adjustment type circuit, which is a coefficient circuit in which both ends of a variable resistor 30 whose resistance value is varied according to data Dg are connected to one input terminal and output terminal of an operational amplifier 14. FIG. In this circuit, the sending data Dg of the correction data generation circuit 25 is given to the control end of the variable resistor 30,
The degree of amplification is changed by changing the resistance value between both ends of the variable resistor 30 depending on the value of the data Dg, and the D/A 26 shown in FIG. 7 is not required.

第9図および第10図はそれぞれ、本発明の第
4および第5の実施例を示すブロツク図であり、
両実施例はいずれもフルスケール点初期較正を自
動的に行う機能を有する。第9図に示す第4の実
施例では、第3の実施例(第7図参照)における
係数回路16およびA/D22の代りにA/D31
を用い、A/D31のアナログ入力端に信号X2
を与え、またA/D31の基準電圧入力端に電圧
Vgのオフセツト信号を与えて、電圧Vgを基準電
圧として信号X2をデイジタル変換した信号X3
送出すると共に比較器23に送つている。明らか
に、フルスケール点初期較正完了時には、信号
X3の値と、フルスケール点データ発生回路29
から送られてくるデイジタル信号の値とは、実質
的に等しくなる。
FIGS. 9 and 10 are block diagrams showing fourth and fifth embodiments of the present invention, respectively,
Both embodiments have a function of automatically performing full-scale point initial calibration. In the fourth embodiment shown in FIG. 9, an A/D 31 is used instead of the coefficient circuit 16 and A/D 22 in the third embodiment (see FIG. 7).
and input the signal X 2 to the analog input terminal of A/D31.
and also a voltage at the reference voltage input terminal of A/D31.
An offset signal of Vg is applied, and a signal X 3 obtained by digitally converting the signal X 2 using the voltage Vg as a reference voltage is sent out and also sent to the comparator 23 . Obviously, upon completion of the full-scale point initial calibration, the signal
X 3 value and full scale point data generation circuit 29
The value of the digital signal sent from

第10図に示す第5の実施例では、第3の実施
例(第7図参照)の係数回路16の代りにD/A
32を用い、D/A32の基準電圧入力端に信号
X2を与え、またD/A32のデイジタル入力端
にデータDgを与えて、信号X2の電圧を基準電圧
としてデータDgをアナログ変換した信号X3を送
出すると共にA/D22へ送つている。明らか
に、フルスケール点初期較正完了時には、信号
X3の値と、フルスケール点データ発生回路29
が送出するデイジタル信号の値とは、実質的に等
しくなる。
In the fifth embodiment shown in FIG. 10, a D/A is used instead of the coefficient circuit 16 of the third embodiment (see FIG. 7).
32, and input a signal to the reference voltage input terminal of the D/A 32.
X 2 is applied, and data Dg is applied to the digital input terminal of the D/A 32, and a signal X 3 obtained by converting the data Dg into an analog signal using the voltage of the signal X 2 as a reference voltage is sent out and also sent to the A/D 22. Obviously, upon completion of the full-scale point initial calibration, the signal
X 3 value and full scale point data generation circuit 29
is substantially equal to the value of the digital signal sent out by the .

第2の実施例の加算回路12と、第3ないし第
5の実施例のうちいずれか一つの回路とを、第1
の実施例の場合と同様に縦続接続すれば、初期較
正を自動的に行う位置補正手段が得られる。なお
第2ないし第5の実施例における比較器22およ
び補正データ発生回路25の機能、すなわち信号
X2あるいはX3と基準点(原点あるいはフルスケ
ール点)データとの比較機能、およびその比較結
果に応じて補正データを発生し記憶する機能は、
座標入力装置に内蔵したプロセツサを使用しプロ
グラム制御することによつても実現できることは
明らかである。
The adder circuit 12 of the second embodiment and the circuit of any one of the third to fifth embodiments are connected to the first embodiment.
If they are connected in cascade as in the embodiment described above, a position correction means that automatically performs the initial calibration is obtained. Note that the functions of the comparator 22 and the correction data generation circuit 25 in the second to fifth embodiments, that is, the signal
The function of comparing X 2 or X 3 with reference point (origin or full scale point) data, and the function of generating and storing correction data according to the comparison results, are
It is clear that this can also be realized by program control using a processor built into the coordinate input device.

以上の説明から明らかなように、本発明には従
来よりも処理速度が速く且つ従来のような制御装
置への入力装置の接続可能台数の限度が無い座標
入力装置用位置補正方式を実現できるという効果
がある。
As is clear from the above description, the present invention can realize a position correction method for coordinate input devices that has faster processing speed than conventional methods and does not have a limit on the number of input devices that can be connected to a control device as in conventional methods. effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は座標入力装置用補正方式を説明するた
めのブロツク図、第2図ないし第4図は本発明の
実施例を示す回路図、第5図ないし第7図は本発
明の実施例を示すブロツク図、第8図aおよびb
は本発明の実施例を示す回路図、第9図および第
10図は本発明の実施例を示すブロツク図であ
る。 1……座標入力装置、10……入力面、11…
…ペン、2……画像表示装置、20……表示面、
3……制御装置、12……加算回路、15,16
……係数回路、17,21……増幅器、22,3
1……アナログ−デイジタル変換器(A/D)、
23……比較器、24……原点データ発生回路、
25……補正データ発生回路、26,32……デ
イジタル−アナログ変換器(D/A)。
Fig. 1 is a block diagram for explaining a correction method for a coordinate input device, Figs. 2 to 4 are circuit diagrams showing embodiments of the present invention, and Figs. 5 to 7 show embodiments of the invention. Block diagram shown in Figure 8a and b
9 is a circuit diagram showing an embodiment of the present invention, and FIGS. 9 and 10 are block diagrams showing embodiments of the present invention. 1... Coordinate input device, 10... Input surface, 11...
... pen, 2 ... image display device, 20 ... display surface,
3...Control device, 12...Addition circuit, 15, 16
... Coefficient circuit, 17, 21 ... Amplifier, 22, 3
1...Analog-digital converter (A/D),
23...Comparator, 24...Origin data generation circuit,
25... Correction data generation circuit, 26, 32... Digital-analog converter (D/A).

Claims (1)

【特許請求の範囲】 1 原点較正時に原点のシフト量を示す第1の電
気信号の電圧を可変するための第1の可変手段と
受信信号の電圧を前記第1の電気信号の電圧だけ
シフトして送信する加算回路とを有する原点補正
回路と、フルスケール較正時に座標の拡大率を示
す係数を可変するための第2の可変手段と受信信
号の電圧を前記係数倍して送信する係数回路とを
有するフルスケール補正回路とを備え、前記原点
補正回路および前記フルスケール補正回路を縦続
接続してその入力端に座標入力装置への入力座標
を示す座標信号を与えその出力端から位置補正し
た座標信号を送信するようにしたことを特徴とす
る座標入力装置用位置補正方式。 2 前記第1の可変手段は、前記第1の電気信号
の電圧を可変するための可変抵抗器を有する特許
請求の範囲第1項記載の座標入力装置用位置補正
方式。 3 前記可変抵抗器は手動で前記可変を行える特
許請求の範囲第2項記載の座標入力装置用位置補
正方式。 4 前記第2の可変手段は、前記係数を可変する
ための可変抵抗器を有する特許請求の範囲第1項
記載の座標入力装置用位置補正方式。 5 前記可変抵抗器は手動で前記可変を行える特
許請求の範囲第4項記載の座標入力装置用位置補
正方式。 6 前記第1の可変手段は、前記加算回路の送信
信号をデイジタル変換したデイジタル信号の値と
予め定めた原点データの値とを比較する比較手段
と、前記原点較正時には前記比較手段の比較結果
に応答して前記デイジタル信号の値が前記原点デ
ータの値に収束するよう前記第1の電気信号の電
圧を可変し且つ前記収束したあとには該収束時の
前記第1の電気信号の電圧を保持するオフセツト
信号発生手段とを設けた制御手段を有する特許請
求の範囲第1項記載の座標入力装置用位置補正方
式。 7 前記第2の可変手段は、前記係数回路の送信
信号をデイジタル変換したデイジタル信号の値と
予め定めたフルスケール点データの値とを比較す
る比較手段と、前記フルスケース較正時には前記
比較手段の比較結果に応答して前記デイジタル信
号の値が前記フルスケール点データの値に収束す
るよう前記係数を可変し且つ前記収束したあとに
は該収束時の前記係数を保持する係数発生手段と
を設けた制御手段を有する特許請求の範囲第1項
記載の座標入力装置用位置補正方式。
[Claims] 1. A first variable means for varying the voltage of a first electrical signal indicating the amount of shift of the origin during origin calibration, and a first variable means for shifting the voltage of the received signal by the voltage of the first electrical signal. a second variable means for varying a coefficient indicating a magnification rate of coordinates during full scale calibration; and a coefficient circuit for multiplying the voltage of a received signal by the coefficient and transmitting the multiplied voltage of the received signal. and a full-scale correction circuit having the origin correction circuit and the full-scale correction circuit connected in cascade, a coordinate signal indicating the input coordinates to the coordinate input device is supplied to the input end of the origin correction circuit, and the position-corrected coordinate is output from the output end of the full-scale correction circuit. A position correction method for a coordinate input device, characterized in that a signal is transmitted. 2. The position correction system for a coordinate input device according to claim 1, wherein the first variable means includes a variable resistor for varying the voltage of the first electric signal. 3. The position correction system for a coordinate input device according to claim 2, wherein the variable resistor can be changed manually. 4. The position correction system for a coordinate input device according to claim 1, wherein the second variable means includes a variable resistor for varying the coefficient. 5. The position correction system for a coordinate input device according to claim 4, wherein the variable resistor can be changed manually. 6. The first variable means includes a comparison means for comparing a value of a digital signal obtained by digitally converting the transmission signal of the addition circuit with a value of predetermined origin data, and a comparison result of the comparison means during the origin calibration. In response, the voltage of the first electric signal is varied so that the value of the digital signal converges to the value of the origin data, and after the convergence, the voltage of the first electric signal at the time of convergence is maintained. 2. A position correction system for a coordinate input device according to claim 1, further comprising a control means provided with an offset signal generation means. 7. The second variable means includes a comparison means for comparing a value of a digital signal obtained by digitally converting the transmission signal of the coefficient circuit with a value of predetermined full-scale point data, and a comparison means for comparing the value of the digital signal obtained by digitally converting the transmission signal of the coefficient circuit, and a comparison means for comparing the value of the digital signal obtained by digitally converting the transmission signal of the coefficient circuit and the value of the predetermined full-scale point data at the time of the full-scale calibration. Coefficient generating means is provided for varying the coefficients so that the value of the digital signal converges to the value of the full scale point data in response to the result, and for holding the coefficients at the time of convergence after the convergence. A position correction system for a coordinate input device according to claim 1, comprising a control means.
JP59184817A 1984-09-04 1984-09-04 Position correction system for coordinate input device Granted JPS6162915A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59184817A JPS6162915A (en) 1984-09-04 1984-09-04 Position correction system for coordinate input device
US06/772,249 US4737773A (en) 1984-09-04 1985-09-03 Graphical display apparatus having a coordinate correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59184817A JPS6162915A (en) 1984-09-04 1984-09-04 Position correction system for coordinate input device

Publications (2)

Publication Number Publication Date
JPS6162915A JPS6162915A (en) 1986-03-31
JPH0347531B2 true JPH0347531B2 (en) 1991-07-19

Family

ID=16159804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59184817A Granted JPS6162915A (en) 1984-09-04 1984-09-04 Position correction system for coordinate input device

Country Status (1)

Country Link
JP (1) JPS6162915A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63614A (en) * 1986-06-20 1988-01-05 Canon Inc Electronic equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537664A (en) * 1978-09-11 1980-03-15 Hitachi Ltd Conversational graphic processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537664A (en) * 1978-09-11 1980-03-15 Hitachi Ltd Conversational graphic processor

Also Published As

Publication number Publication date
JPS6162915A (en) 1986-03-31

Similar Documents

Publication Publication Date Title
US4396938A (en) Controlled ram signal processor
CA2082280A1 (en) Method for predicting move compensation
JPS59114930A (en) Sensor communication equipment
JPS5810984A (en) Analog television signal generating circuit
JPH04288781A (en) Gamma correction circuit
US4079373A (en) Digital-to-analog conversion apparatus using temperature compensated feedback output amplifier
JPH0347531B2 (en)
GB1393653A (en) Display device with means for drawing vectors
SE410260B (en) KIT AND DEVICE FOR ELIMINATING INTERRUPTIONS FROM FIXED ERROR SOURCES IN THE VIDEO SIGNAL FROM A PYROELECTRIC VIDICON IR CAMERA
JPS61129525A (en) Indication recording device
JPH0381346B2 (en)
JP2624920B2 (en) Vertical amplifier calibration system for multi-phenomenon oscilloscope
JPS61108218A (en) Signal generator
JPH0145254B2 (en)
JP2621056B2 (en) Digital storage oscilloscope
SU594599A1 (en) Tv aperture corrector
JP2531187B2 (en) Function generator
JP2625778B2 (en) Image signal correction device
JPH0646771B2 (en) Color image input display device
JPH05304481A (en) Nonlinear transformer
JPS62117473A (en) Dark output correcting circuit
JPS63117569A (en) Video signal processing unit
JPS6037826A (en) Analog-digital converter
JPH04261267A (en) Method and device for nonlinear conversion of color information by uniform color space
JPH05333828A (en) Image signal processor