JPH0346478A - Television signal converter - Google Patents

Television signal converter

Info

Publication number
JPH0346478A
JPH0346478A JP1181760A JP18176089A JPH0346478A JP H0346478 A JPH0346478 A JP H0346478A JP 1181760 A JP1181760 A JP 1181760A JP 18176089 A JP18176089 A JP 18176089A JP H0346478 A JPH0346478 A JP H0346478A
Authority
JP
Japan
Prior art keywords
signal
converter
field
output
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1181760A
Other languages
Japanese (ja)
Inventor
Takahito Katagiri
片桐 孝人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1181760A priority Critical patent/JPH0346478A/en
Publication of JPH0346478A publication Critical patent/JPH0346478A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To improve the picture quality of an output of a simple MUSE down- converter by controlling a selector based on control information included in a high definition television signal and introducing selectively an input alternately for each field. CONSTITUTION:A MUSE signal is fed to an input terminal 101, digitized by an A/D converter 102 and inputted to an in-field interpolation circuit 103 and a synchronization reproduction and control signal decoding circuit 104. The interpolation processing is applied and the result is inputted to an in-field scanning line conversion section 105, in which the conversion to an interlace signal is processed. An output signal from a D/A converter 116 is fed to one input of a selector 112 via a delay circuit 111 and fed directly to the other input of the selector 112. An output of the delay circuit 111 and a direct signal are introduced at the selector 112 alternately switchingly for each field by an inter- field offset subsample phase signal from the synchronization reproduction and control signal decoding circuit 104.

Description

【発明の詳細な説明】 〔発明の目的] (産業上利用分野) この発明は、MUSE方式、I DTV方式、EDTV
方式等の信号を関連付けるテレビジョン信号変換装置に
関する。
[Detailed description of the invention] [Object of the invention] (Industrial application field) This invention is applicable to MUSE system, IDTV system, EDTV system, etc.
The present invention relates to a television signal conversion device that associates signals such as systems.

(従来の技術) デジタルICの進歩、特にメモリの高速化、大容量化、
低価格化に伴い映像信号のデジタル処理回路が普及しつ
つある。またテレビジョン受信機としては、画面の大型
化、高精細化が要望されている。
(Conventional technology) Advances in digital ICs, especially faster and larger memories,
Digital processing circuits for video signals are becoming popular as prices fall. Additionally, television receivers are required to have larger screens and higher definition.

このような要請のもとに、全く新しいテレビジョン方式
であるM U S E (Multlple Sub−
NyqulstSampling Encoding)
方式が開発されている。この方式は、信号帯域が従来の
テレビジョン信号の約5倍を必要とするために、放送衛
星1チャンネル分に信号帯域で伝送可能となるように、
信号の帯域圧縮を行っている。この方式は、高品位テレ
ビジョン信号をフィールド間、フレーム間でオフセット
サブサンプリングすることにより帯域圧縮を行っている
Based on these demands, a completely new television system, MUSE (Multiple Sub-
NyqurstSampling Encoding)
A method has been developed. This method requires approximately five times the signal bandwidth of conventional television signals, so in order to be able to transmit the signal bandwidth for one broadcasting satellite channel,
Signal band compression is performed. This method performs band compression by performing offset subsampling on a high-definition television signal between fields and frames.

従って、受信側ではフレームメモリ等の大容量のメモリ
を供えたM U S Eデコーダが必要となる。
Therefore, a MUSE decoder equipped with a large capacity memory such as a frame memory is required on the receiving side.

第3図はMUSEデコーダの構成例である。FIG. 3 shows an example of the configuration of a MUSE decoder.

入力端子501にはMUSE信号が供給される。An input terminal 501 is supplied with a MUSE signal.

この信号は、サンプリング周波数16.2Mt(zのク
ロックによりA/D変換器502でデジタル化される。
This signal is digitized by an A/D converter 502 using a clock having a sampling frequency of 16.2 Mt (z).

A/D変換器502の出力信号は、フレームメモリ50
4、動き検出回路503、セレクタ507、フィールド
内内挿フィルタ505、同期再生及びコントロール信号
復号回路506に供給される。
The output signal of the A/D converter 502 is sent to the frame memory 50.
4, the signal is supplied to a motion detection circuit 503, a selector 507, a field interpolation filter 505, and a synchronous reproduction and control signal decoding circuit 506.

同期再生及びコントロール信号復号回路506において
は、FvI U S E信号から同期信号を再生し、ま
た画像信号のブランキング期間中に多重伝送されている
コントロール信号を復号する。コントロール信号には、
MUSE信号をデコードするために不可欠なフレーム間
オフセットサブサンプリング(以下Fr03Sと記す)
、フィールド間オフセットサブサンプル位相(以下Fi
O3Sと記す)信号等が含まれている。
A synchronization reproduction and control signal decoding circuit 506 reproduces a synchronization signal from the FvI USE signal and also decodes a control signal multiplexed and transmitted during the blanking period of the image signal. The control signal is
Interframe offset subsampling (hereinafter referred to as Fr03S) essential for decoding the MUSE signal
, interfield offset subsample phase (hereinafter referred to as Fi
(denoted as O3S) signals, etc.

静IL画部分を処理する場合について説明する。A case will be described in which a still IL image portion is processed.

セレクタ507においては、復号回路506から得られ
るFr03S信号に従って、デジタル化されたMUSE
信号と、これがフレームメモリ504で1フレ一ム期間
遅延された信号との切換え選択が行われ、32.4Ml
1zの出力信号として出力される。
In the selector 507, according to the Fr03S signal obtained from the decoding circuit 506, the digitized MUSE
A switching selection is made between the signal and the signal delayed by one frame period in the frame memory 504, and 32.4Ml
It is output as an output signal of 1z.

これはフレーム間内挿と呼ばれている。This is called interframe interpolation.

フレーム間内挿出力信号は、12MHzの遮断周波数を
持つ低域フィルタ(以下LPF回路と記す)508を介
してサンプリング周波数変換回路510に入力され、こ
こでサンプリングレートが32.4MHzから48.6
M)Izに変換される。
The interframe interpolation output signal is input to a sampling frequency conversion circuit 510 via a low-pass filter (hereinafter referred to as LPF circuit) 508 having a cutoff frequency of 12 MHz, where the sampling rate is changed from 32.4 MHz to 48.6 MHz.
M) converted to Iz.

この信号は、サブサンプル回路511において復号回路
506からのFiO3S信号に従ってサブサンプルされ
て出力され、フィールドメモリ512、IH遅延メモリ
513及び加算器515に供給される。
This signal is subsampled and outputted in a subsampling circuit 511 according to the FiO3S signal from the decoding circuit 506, and is supplied to a field memory 512, an IH delay memory 513, and an adder 515.

加算器515では、IH遅延メモリ513の出力とサブ
サンプル回路511からの直接信号とを加算して平均値
をとり出力し、セレクタ516に供給する。
Adder 515 adds the output of IH delay memory 513 and the direct signal from sub-sampling circuit 511, takes an average value, outputs it, and supplies it to selector 516.

セレクタ51Bは、加算器515からの出力と、フィー
ルドメモリ512からの出力とを、復号回路506から
のFiOSS信号に従って切換え出力し、もとの48.
6M1lzのレートの信号を得る。この処理はフィール
ド内押と称される。
The selector 51B switches between the output from the adder 515 and the output from the field memory 512 according to the FiOSS signal from the decoding circuit 506, and outputs the original 48.
Obtain a signal with a rate of 6M1lz. This process is called in-field press.

次に、動画像の場合は、時間的な処理は適用できないの
でフィールド内内挿回路505では、フィールド内のデ
ータによって内挿出力し、32.4MHzのデータレー
トの信号として出力する。内挿する過程においては、F
r05S信号を利用することによりフレーム間オフセッ
トサブサンプリングの位相補償を行っている。次にこの
出力信号は、サンプリング周波数変換回路509により
48.6MHzの信号となり混合回路517に入力され
る。この混合回路517では、セレクタ518からの出
力信号とサンプリング周波数変換回路509からの出力
信号との混合比を動き検出信号に従った混合比で混合し
て出力する。この出力13号はデジタルアナログ変換器
(以ドD/A変換器と言う)に入力され、アナログ信号
となり出力される。
Next, in the case of moving images, since temporal processing cannot be applied, the field interpolation circuit 505 interpolates and outputs the data according to the data within the field, and outputs it as a signal at a data rate of 32.4 MHz. In the interpolation process, F
Phase compensation for interframe offset subsampling is performed by using the r05S signal. Next, this output signal is converted into a 48.6 MHz signal by the sampling frequency conversion circuit 509 and inputted to the mixing circuit 517. This mixing circuit 517 mixes the output signal from the selector 518 and the output signal from the sampling frequency conversion circuit 509 at a mixing ratio according to the motion detection signal and outputs the mixture. This output No. 13 is input to a digital-to-analog converter (hereinafter referred to as a D/A converter), and is output as an analog signal.

第4図はMUSE信号の処理経過を図式化して示してい
る。
FIG. 4 diagrammatically shows the processing progress of the MUSE signal.

MUSE信号は、例えば第4図(F)に示すように、静
1ト画部分であって画像がステップ状に変化する部分を
伝送するものとすると、同図(A)と(B)に示すよう
に帯域圧縮されて伝送されてくる。すなわちフレーム間
でオフセットサブサンプリングされ、フィールド間でオ
フセットサブサンプリングされている。実線のラインが
奇数フィールドであり破線のラインが偶数フィールドで
ある。そ、して同図(A)と(B)の信号がフレーム毎
に交互に伝送されてくる。サンプリングレートは16.
2MIIzである。
For example, if the MUSE signal is to transmit a still image portion where the image changes in a stepwise manner, as shown in FIG. 4(F), the MUSE signal will be transmitted as shown in FIG. The bandwidth is compressed and transmitted. That is, offset subsampling is performed between frames, and offset subsampling is performed between fields. Solid lines are odd fields and dashed lines are even fields. Then, the signals shown in (A) and (B) in the figure are transmitted alternately for each frame. The sampling rate is 16.
2MIIz.

デコーダにおいては、フレーム間の内挿を行い同図(C
)に示すように32゜4MHzに信号に変換する。この
変換を行う部分が、セレクタ507の部分である。この
信号は、サンプリング周波数変換器510にお、いて、
48.6MHzの信号(同図(D))f、:変換され、
次にサブサンプル回路511において同図(E)の信号
に変換される。そしてセレクタ51Bの部分で、フィー
ルド間でX印の部分の信号が補間され、同図(F)に示
す信号として出力される。
The decoder performs interpolation between frames (C
), the signal is converted to 32°4MHz. The part that performs this conversion is the selector 507 part. This signal is passed to a sampling frequency converter 510,
48.6 MHz signal ((D) in the same figure) f: converted,
Next, the sub-sample circuit 511 converts the signal into the signal shown in FIG. Then, in the selector 51B, the signal of the part marked with an "X" is interpolated between fields, and is output as a signal shown in FIG.

第4図(D)の信号のように周波数変換を行い、次にサ
ブサンプリングを行うのは、第4図の斜線を施した画素
に注目するとわかるように、同図(E)の如くフィール
ド間補間を行うことにより、フィールド間オフセットサ
ブサンプリングによる位相補償を行うためである。つま
りフィールド間での情報の位相ずれをなくすためである
Frequency conversion is performed as in the signal in Figure 4 (D), and then subsampling is performed between fields as shown in Figure 4 (E), as can be seen by paying attention to the shaded pixels in Figure 4. This is because by performing interpolation, phase compensation is performed by interfield offset subsampling. In other words, this is to eliminate the phase shift of information between fields.

上記したように、MUSEデコーダは、極めて複雑な回
路であり、大容量のメモリを必要とし高価である。さら
に、MUSE方式の信号は、現行方式の信号とは全く異
なるので、通常の既存のテレビジョン受像機ではその画
像を映出することができない。
As mentioned above, the MUSE decoder is an extremely complex circuit, requires a large amount of memory, and is expensive. Furthermore, since the signals of the MUSE system are completely different from the signals of the current system, the images cannot be displayed on normal existing television receivers.

そこで、MUSE方式の信号を簡易的に現行のテレビジ
ョン方式に変換するMUSEダウンコンバータが開発さ
れつつある。
Therefore, a MUSE down converter is being developed that simply converts the MUSE system signal into the current television system.

第5図は、従来の簡易型MUSEダウンコンバタである
FIG. 5 shows a conventional simple MUSE down converter.

入力端子701にはMUSE信号が供給され、A/D変
換器702にて16.2MIIzのクロックレートによ
りデジタル化される。A/D変換器702の出力は、フ
ィールド内内挿回路703及び同期再生及びコントロー
ル信号復号回路704に入力される。
A MUSE signal is supplied to an input terminal 701, and is digitized by an A/D converter 702 at a clock rate of 16.2 MIIz. The output of the A/D converter 702 is input to a field interpolation circuit 703 and a synchronous reproduction and control signal decoding circuit 704.

フィールド内内挿回路703では、第4図(A)の信号
のみを用いた内挿処理と、第4図(B)の信号のみを用
いた内挿処理を行う。従って、第4図(G)と(H)の
状態のままの信号が得られ、これがフィールド内走査線
変換部705に入力される。
The intra-field interpolation circuit 703 performs interpolation processing using only the signal shown in FIG. 4(A) and interpolation processing using only the signal shown in FIG. 4(B). Therefore, signals in the states shown in FIGS. 4(G) and 4(H) are obtained and are input to the intra-field scanning line converter 705.

ここでは、1125本 2:lインターレースの信号を
525本2:(インターレースの信号に変換する処理が
施される。この信号が、D/A変換器706にてアナロ
グ信号に変換され、続いてNTSCエンコダ707にて
NTSC方式の信号に変換され出力端子70gに出力さ
れる。この信号は、現行テレビジョン受信機で映出でき
る信号である。またNTSCエンコーダ707からはS
端子入力輝度信号の出力端子709も設けられている。
Here, processing is performed to convert a 1125-line 2:l interlaced signal into a 525-line 2:(interlaced signal. This signal is converted into an analog signal by a D/A converter 706, and then NTSC The encoder 707 converts it into an NTSC signal and outputs it to the output terminal 70g.This signal can be displayed on current television receivers.The NTSC encoder 707 also outputs the S
An output terminal 709 for a terminal input luminance signal is also provided.

(発明が解決しようとする課題) 上記したように、MUSEデコーダ(第3図)の回路は
非常に複雑であり、高価となるために、第5図に示すよ
うな簡易型MUSEダウンコバータが開発されている。
(Problems to be Solved by the Invention) As mentioned above, the circuit of the MUSE decoder (Fig. 3) is very complicated and expensive, so a simple MUSE down converter as shown in Fig. 5 was developed. has been done.

しかしながら、簡易型MUSEダウンコンバータは、次
のような問題がある。
However, the simple MUSE down converter has the following problems.

即ち、例えば第6図(A)に示すようにフィールド内で
白と黒がステップ状に変化するような輝度の映像信号が
処理されると、第4図(A)と(B)の信号をそれぞれ
フレーム間オフセットサブサンプリング位相に従いなが
らフィールド間で空間的にX印部を補間するだけである
。このために第4図(G)と(H)の斜線の画素かられ
かるように、奇数フィールドと偶数フィールドとでずれ
が生じ(第6図(B)、(C)) 、結果的には第6図
CD)に示すように縦のエツジがぎざぎざの映像となっ
てしまう。これは、第6図(E)に示すように奇数ライ
ンと偶数ラインにおける白と黒の領域が異なっているか
らである。
That is, for example, when a video signal with luminance in which white and black change in a stepwise manner within a field as shown in FIG. 6(A) is processed, the signals in FIG. 4(A) and (B) are processed. The X-marked portions are simply interpolated spatially between fields while following the respective interframe offset subsampling phases. For this reason, as can be seen from the diagonally shaded pixels in Fig. 4 (G) and (H), a shift occurs between the odd and even fields (Fig. 6 (B) and (C)), and as a result, As shown in Figure 6 (CD), the vertical edges become jagged. This is because the white and black areas on odd and even lines are different, as shown in FIG. 6(E).

このぎざぎざは、インターレース信号の構造が525本
であるために非常に目立つ傾向にある。
This jaggedness tends to be very noticeable because the structure of the interlaced signal is 525 lines.

上記したように、従来の簡易型MUSEダウンコンバー
タにおいては、第6図に示したようなぎざぎざを生じる
問題がある。
As described above, the conventional simple MUSE down converter has the problem of causing jagged edges as shown in FIG.

そこでこの発明は、簡単な手段により簡易型MUSEダ
ウンコンバータの出力の画質改善を得ることができるテ
レビジョン信号変換装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a television signal converter that can improve the image quality of the output of a simple MUSE down converter using simple means.

[発明の構成] (課題を解決するための手段) この発明は、オフセットサブサンプリングにより帯域圧
縮された高品位テレビジョン信号が入力されるアナログ
デジタル変換器と、このアナログデジタル変換器の出力
信号が供給され、この信号をフィールド内内挿処理して
現行テレビジョン信号と同数の走査線数に変換する変換
手段と、この変換手段の出力をデジタルアナログ変換す
るデジタルアナログ変換器と、このデジタルアナログ変
換器の出力がフィールド間の位相補償を得るための遅延
回路を介して一方の入力部に供給され、他方の入力部に
は直接供給されるセレクタ手段と、前記高品位テレビジ
ョン信号に含まれる制御情報に基づいて前記セレクタ手
段を制御し、1フィールド毎に交互に入力を選択導出さ
せる手段とを備えるものである。
[Structure of the Invention] (Means for Solving the Problems) The present invention includes an analog-to-digital converter into which a high-definition television signal band-compressed by offset subsampling is input, and an output signal from the analog-to-digital converter. a converting means for converting the supplied signal into a signal having the same number of scanning lines as the current television signal by interpolating the signal; a digital-to-analog converter for converting the output of the converting means from digital to analog; selector means for supplying the output of the receiver to one input via a delay circuit for obtaining phase compensation between fields and directly to the other input; and control included in the high-definition television signal. and means for controlling the selector means based on information to alternately select and derive inputs for each field.

(作用) 上記の手段により、フィールド間のずれがなくなり、得
られる画像の画質改善を得ることができる。
(Function) The above means eliminates misalignment between fields and improves the image quality of the resulting image.

(実施例) 以下、この発明の実施例を図面を参照して説明する。(Example) Embodiments of the invention will be described below with reference to the drawings.

第1図はこの発明の一実施例である。入力端子101に
はMUSE信号が供給され、A/D変換器102にて1
8.2MHzのクロックレートによりデジタル化される
。A/D変換器102の出力は、フィールド内内挿回路
103及び同期再生及びコントロール信号視野回路10
4に入力される。フィールド内内挿回路103では、第
4図(A)の信号のみを用いた内挿処理と、第4図(B
)の信号のみを用いた内挿処理を行う。従って、第4図
(G)と(H)の状態のままの信号が得られ、これがフ
ィールド内走査線変換部105に入力される。ここでは
、1125本 2:(インターレースの信号を525本
2:1インターレースの信号に変換する処理が施される
FIG. 1 shows an embodiment of the present invention. A MUSE signal is supplied to the input terminal 101, and the A/D converter 102 converts the MUSE signal to 1.
Digitized with a clock rate of 8.2 MHz. The output of the A/D converter 102 is connected to a field interpolation circuit 103 and a synchronous reproduction and control signal viewing circuit 10.
4 is input. The intra-field interpolation circuit 103 performs interpolation processing using only the signals shown in FIG. 4(A) and interpolation processing using only the signals shown in FIG.
) Interpolation processing is performed using only the signals of ). Therefore, signals in the states shown in FIGS. 4(G) and 4(H) are obtained and are input to the intra-field scanning line converter 105. Here, processing is performed to convert a 1125-line 2:(interlace signal) into a 525-line 2:1 interlace signal.

この信号が、D/A変換器10Bにてアナログ信号に変
換される。
This signal is converted into an analog signal by the D/A converter 10B.

ここでD/A変換器106の出力信号は、遅延回路II
Iを介してセレクタ112の一方に供給されるとともに
、直接セレクタ112の他方に供給される。
Here, the output signal of the D/A converter 106 is transmitted to the delay circuit II.
It is supplied to one of the selectors 112 via I, and directly to the other of the selectors 112.

セレクタ112は、同期再生コントロール信号復号回路
104からの、フィールド間オフセットサブサンプル位
相信号によりフィールド毎に遅延回路111の出力と直
接信号とを交互に切換えて導出する。
The selector 112 alternately switches and derives the output of the delay circuit 111 and the direct signal for each field using the interfield offset subsample phase signal from the synchronous reproduction control signal decoding circuit 104.

ここで遅延回路111は、第6図CD)に示すtdの、
時間遅延を行うもので、第3図のMUSEデコーダの場
合tcz:を目当する時間tdsは、 t dll−1/48.6x 10’  (see) 
−20,6(nscc)であるが、MUSEダウンコン
バータの場合は、走査線数が525本であること、画面
の縦横比及び真円率などを考慮する必要がある。
Here, the delay circuit 111 has td shown in FIG.
In the case of the MUSE decoder shown in Fig. 3, the time tds for tcz: is tdll-1/48.6x 10' (see).
-20.6 (nscc), but in the case of the MUSE down converter, it is necessary to take into account the number of scanning lines, 525, and the aspect ratio and circularity of the screen.

そこで、例えば第2図(A)に示すようなワイドアスペ
クトである高品位テレビジョン信号の画面左右を切り捨
てて第2図(B)のように表示させる場合には、 tdm td園X (11251525)X f(1B/9)ハ
4/3)l x (ttハ2)■64.1 (nsec
) が適当である。また第2図(C)に示すように画面上下
を黒や灰色等にして高品位テレビジョン信号の画面全部
を表示させる場合には、 t d −tdm X (1125/ 525)X (
11/12)寵48.1 (nscc) が適当である。このように、遅延回路111の遅延時間
はモードにより切換えられるようにしてもよい。
Therefore, for example, if you want to display a high-definition television signal with a wide aspect ratio as shown in Figure 2 (A) by cutting off the left and right sides of the screen and displaying it as shown in Figure 2 (B), use tdm TDenX (11251525). X f(1B/9)Ha4/3)l x (ttHa2)■64.1 (nsec
) is appropriate. In addition, when displaying the entire screen of a high-definition television signal by making the top and bottom of the screen black or gray as shown in FIG. 2 (C), t d - tdm
11/12) 48.1 (nscc) is appropriate. In this way, the delay time of the delay circuit 111 may be switched depending on the mode.

セレクタH2から出力された信号は、NTSCエンコー
ダ(図示せず)にてNTSC方式の信号に変換される。
The signal output from the selector H2 is converted into an NTSC signal by an NTSC encoder (not shown).

この信号は、現行テレビジョン受信機で映出できる信号
である。
This signal is a signal that can be displayed on current television receivers.

上記したように、フィールド毎に時間調整を行うことに
より表示された画面には、第6図に示したようにぎざぎ
ざが生じることはなく、第6図(A)に示したような自
然な映像を得ることができる。
As mentioned above, by adjusting the time for each field, the displayed screen will not have jagged edges as shown in Figure 6, and will have a natural image as shown in Figure 6 (A). can be obtained.

[発明の効果] 以上説明したようにこの発明は、簡単な手段により簡易
型MUSEダウンコンバータの出力の画質改善を得るこ
とができる。
[Effects of the Invention] As explained above, the present invention can improve the image quality of the output of the simple MUSE down converter by simple means.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す回路図、第2図は第
1図の回路の動作を説明するために示した説明図、第3
図はMUSEデコーダの構成説明図、第4図はMUSE
デコーダの信号処理経過を説明するために示した説明図
、第5図は従来の簡晶型MUSEダウンコンバータの構
成説明図、第6図は従来の簡易型MUSEダウンコンバ
ータの問題点を説明するために示した説明図である。 102・・・A/D変換器、103・・・フィールド内
内挿回路、104・・・同期再生コントロール信号復号
回路、105・・・フィールド内走査線変換部、108
・・・D/A変換器、111・・・遅延回路、112・
・・セレクタ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is an explanatory diagram for explaining the operation of the circuit in FIG. 1, and FIG.
The figure is an explanatory diagram of the configuration of the MUSE decoder, and Figure 4 is the MUSE decoder.
An explanatory diagram shown to explain the signal processing progress of the decoder, Fig. 5 is an explanatory diagram of the configuration of a conventional simple MUSE down converter, and Fig. 6 is an explanatory diagram to explain the problems of the conventional simple MUSE down converter. FIG. 102... A/D converter, 103... Intra-field interpolation circuit, 104... Synchronous reproduction control signal decoding circuit, 105... Intra-field scanning line converter, 108
...D/A converter, 111...Delay circuit, 112.
··selector.

Claims (1)

【特許請求の範囲】  オフセットサブサンプリングにより帯域圧縮された高
品位テレビジョン信号が入力されるアナログデジタル変
換器と、 このアナログデジタル変換器の出力信号が供給され、こ
の信号をフィールド内内挿処理して現行テレビジョン信
号と同数の走査線数に変換する変換手段と、 この変換手段の出力をデジタルアナログ変換するデジタ
ルアナログ変換器と、 このデジタルアナログ変換器の出力がフィールド間の位
相補償を得るための遅延回路を介して一方の入力部に供
給され、他方の入力部には直接供給されるセレクタ手段
と、 前記高品位テレビジョン信号に含まれる制御情報に基づ
いて前記セレクタ手段を制御し、1フィールド毎に交互
に入力を選択導出させる手段とを具備したことを特徴と
するテレビジョン信号変換装置。
[Claims] An analog-to-digital converter into which a high-definition television signal band-compressed by offset subsampling is input, and an output signal from the analog-to-digital converter is supplied, and this signal is subjected to intra-field interpolation processing. a converting means for converting the signal into the same number of scanning lines as the current television signal; a digital-to-analog converter for converting the output of the converting means from digital to analog; a selector means supplied to one input via a delay circuit and directly supplied to the other input; controlling the selector means based on control information contained in the high definition television signal; 1. A television signal conversion device comprising means for alternately selecting and deriving inputs for each field.
JP1181760A 1989-07-14 1989-07-14 Television signal converter Pending JPH0346478A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1181760A JPH0346478A (en) 1989-07-14 1989-07-14 Television signal converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1181760A JPH0346478A (en) 1989-07-14 1989-07-14 Television signal converter

Publications (1)

Publication Number Publication Date
JPH0346478A true JPH0346478A (en) 1991-02-27

Family

ID=16106411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1181760A Pending JPH0346478A (en) 1989-07-14 1989-07-14 Television signal converter

Country Status (1)

Country Link
JP (1) JPH0346478A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100455005C (en) * 2005-09-29 2009-01-21 西安交通大学 Method for input high resolution TV and computer signals by digital high resolution TV chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100455005C (en) * 2005-09-29 2009-01-21 西安交通大学 Method for input high resolution TV and computer signals by digital high resolution TV chip

Similar Documents

Publication Publication Date Title
JP3514063B2 (en) Receiver
JPS5877373A (en) Television signal processing circuit
US20020140852A1 (en) Method of decreasing delay through frame based format converters
KR930004822B1 (en) Television signal converting apparatus
JPH0346478A (en) Television signal converter
JP2888545B2 (en) Signal system adaptation device for television receiver
JP2938092B2 (en) High-definition television signal processor
JP2941415B2 (en) Television signal processor
JP2928561B2 (en) Method and apparatus for forming television signal
JP2820479B2 (en) High-definition / standard television shared receiver
JPH04238481A (en) Television signal converter
JP3265825B2 (en) Television signal processing circuit
JPH04240984A (en) Television signal converter
JPH04273683A (en) Receiving and processing device for television signal
JPH04238485A (en) Television signal converter
JP3359811B2 (en) Image signal wide conversion circuit, digital broadcast receiver, and television receiver
JPH0486089A (en) Video signal converter
JPH04238484A (en) Simple muse receiver
JPH06113264A (en) Television signal decoder
JPH0246071A (en) Television receiver
JPH04273682A (en) Receiving and processing device for television signal
JPH03179890A (en) Television receiver
JPH04275789A (en) High definition television signal processor
JPH04188983A (en) Television signal processing signal
JPH04322583A (en) Television signal converter