JPH0345575B2 - - Google Patents

Info

Publication number
JPH0345575B2
JPH0345575B2 JP56124815A JP12481581A JPH0345575B2 JP H0345575 B2 JPH0345575 B2 JP H0345575B2 JP 56124815 A JP56124815 A JP 56124815A JP 12481581 A JP12481581 A JP 12481581A JP H0345575 B2 JPH0345575 B2 JP H0345575B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
constant current
current source
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56124815A
Other languages
Japanese (ja)
Other versions
JPS5827427A (en
Inventor
Akio Sagawa
Masayoshi Suzuki
Naoyuki Izaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56124815A priority Critical patent/JPS5827427A/en
Publication of JPS5827427A publication Critical patent/JPS5827427A/en
Publication of JPH0345575B2 publication Critical patent/JPH0345575B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高電圧パルス発生回路に関するもの
で、特に立上り、立下りの速い高波高値のパルス
を発生し、出力パルスの高速化、安定化、消費電
力の低減および高抵抗の不要化を同時に実現させ
ることのできる高電圧パルス発生回路に関するも
のである。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a high-voltage pulse generation circuit, and in particular generates high-wave, high-value pulses with fast rises and falls, thereby speeding up and stabilizing output pulses. The present invention relates to a high voltage pulse generation circuit that can reduce power consumption and eliminate the need for high resistance at the same time.

(従来の技術) 一般に、圧電素子を応用したデバイス素子は、
パルス状の電圧により駆動されることが多い。例
えば圧電素子を用いたインクジエツトプリンタに
おいては、圧電素子はパルス電圧を印加されて駆
動される。
(Prior art) In general, device elements that apply piezoelectric elements are
It is often driven by a pulsed voltage. For example, in an ink jet printer using a piezoelectric element, the piezoelectric element is driven by applying a pulse voltage.

これらの圧電素子を駆動する場合には、立上
り、立下りの速い、安定したパルス電圧が必要で
あり、また圧電素子の高出力を得るためには高電
圧のパルス発生回路が要求される。
When driving these piezoelectric elements, a stable pulse voltage with quick rise and fall is required, and a high voltage pulse generation circuit is required to obtain high output from the piezoelectric element.

第1図に、従来用いられていた高電圧、高速パ
ルス発生回路の一例を示す。
FIG. 1 shows an example of a conventionally used high voltage, high speed pulse generation circuit.

この図において、1はスイツチング用トランジ
スタ、2,3はバツフア用トランジスタ、4はト
ランジスタ1のベース電流制限抵抗、5はトラン
ジスタ1の負荷抵抗、6は高速パルスを発生させ
るための入力制御端子、7は高速パルス出力端
子、8は電源電圧、9は負荷回路である。
In this figure, 1 is a switching transistor, 2 and 3 are buffer transistors, 4 is a base current limiting resistor of transistor 1, 5 is a load resistor of transistor 1, 6 is an input control terminal for generating high-speed pulses, and 7 is a transistor for switching. 8 is a high-speed pulse output terminal, 8 is a power supply voltage, and 9 is a load circuit.

また同図において、入力制御端子6はTTLレ
ベルで制御できる例を示している。すなわち、い
ま、入力制御端子6が“1”レベルにある場合
は、トランジスタ1は導通し、そのコレクタが0
レベルとなる。その結果、バツフアトランジスタ
2が非導通、3が導通状態になるのでパルス出力
端子7は0レベルになる。
The figure also shows an example in which the input control terminal 6 can be controlled at the TTL level. That is, if the input control terminal 6 is currently at the "1" level, the transistor 1 is conductive and its collector becomes 0.
level. As a result, the buffer transistor 2 becomes non-conductive and the buffer transistor 3 becomes conductive, so that the pulse output terminal 7 becomes 0 level.

ここで、入力制御端子6に“0”レベルの信号
を与えると、トランジスタ1は遮断状態になり、
そのコレクタが1レベルとなる。その結果、バツ
フアトランジスタ2,3がそれぞれ導通、非導通
状態になり、パルス出力端子7には、0レベルか
ら電源電圧8の振幅値まで立上るパルス電圧が発
生される。
Here, when a "0" level signal is applied to the input control terminal 6, the transistor 1 is cut off,
That collector becomes level 1. As a result, the buffer transistors 2 and 3 become conductive and non-conductive, respectively, and a pulse voltage rising from the 0 level to the amplitude value of the power supply voltage 8 is generated at the pulse output terminal 7.

(発明が解決しようとする課題) 前記した従来技術によるパルス電圧発生回路で
は、つぎのような問題点があつた。
(Problems to be Solved by the Invention) The pulse voltage generation circuit according to the prior art described above has the following problems.

(1) 高電圧のパルスを得るためには、高電圧の電
源を用いなければならないが、この場合、消費
電力を低減するためにはスイツチング用トラン
ジスタ1の負荷抵抗5の抵抗値を大きくしてス
イツチング用トランジスタに流れる電流を小さ
くすることが必要である。しかし、負荷抵抗5
の抵抗値を大きくすると、浮遊静電容量Cと負
荷抵抗による時定数も大きくなり、一方、パル
ス電圧の立上り速度は前記時定数によつて決定
されるので、高速パルスを得ることが困難にな
る。したがつて、パルスの高電圧化、高速化と
消費電力の低減とを両立させることができな
い。
(1) In order to obtain high-voltage pulses, a high-voltage power supply must be used, but in this case, in order to reduce power consumption, the resistance value of the load resistor 5 of the switching transistor 1 must be increased. It is necessary to reduce the current flowing through the switching transistor. However, the load resistance 5
If the resistance value of is increased, the time constant due to the stray capacitance C and the load resistance will also be increased, and on the other hand, the rise speed of the pulse voltage is determined by the time constant, making it difficult to obtain high-speed pulses. . Therefore, it is not possible to simultaneously increase the voltage and speed of pulses and reduce power consumption.

(2) スイツチング用トランジスタ1のベース蓄積
効果により、そのターンオフ時間がそのコレク
タ電流すなわち電源電圧の変動に伴つて変動す
るので、特に出力パルスの立下り時間、したが
つて出力パルス幅が変動し、高速化の妨げにな
る。
(2) Due to the base accumulation effect of the switching transistor 1, its turn-off time varies with the variation of its collector current, that is, the power supply voltage, so in particular, the fall time of the output pulse, and therefore the output pulse width, vary. This will impede speeding up.

(3) 消費電力を減らすために負荷抵抗5の抵抗値
を大きくしようとすると、高電圧パルス発生回
路を集積化する場合に、負荷抵抗の占める面積
が大きくなり、集積度の向上が阻害される。
(3) If an attempt is made to increase the resistance value of the load resistor 5 in order to reduce power consumption, the area occupied by the load resistor will increase when a high voltage pulse generation circuit is integrated, which will hinder the improvement of the degree of integration. .

本発明の目的は、上記のような問題点に鑑み、
スイツチングのために特に高抵抗値の抵抗を使用
しなくても、高速で、高電圧かつ持続幅の安定し
た出力パルスを得ることができ、広範囲なパルス
波高値の要求にも対応でき、さらに高集積化も容
易にできる高電圧パルス発生回路を提供すること
にある。
In view of the above-mentioned problems, the purpose of the present invention is to
It is possible to obtain stable output pulses at high speed, high voltage, and duration without using a particularly high value resistor for switching. An object of the present invention is to provide a high voltage pulse generation circuit that can be easily integrated.

(課題を解決するための手段) 本発明の特徴は、第1の電位点と該第1の電位
点より低電位である第2の電位点との間に直列接
続された一対の第1および第2の電流源回路と、
前記一対の第1および第2の電流源回路を、これ
らが交互に動作するように制御する制御手段と、
前記一対の第1および第2の電流源回路の接続点
に接続された出力端子とを具備し、前記第1およ
び第2の電位点間の高電位差に応じて決まる高電
圧のパルスを発生する高電圧パルス発生回路であ
つて、前記制御手段は、前記一対の第1および第
2の電流源回路のうち、少なくとも第1の電位点
に接続された第1の電流源回路の動作を制御する
ための第3の電流源回路を含み、前記第3の電流
源回路は定電流回路であつて、第1の電流源回路
の動作を制御する第1の主端子、第2の電位点に
接続された第2の主端子、および入力信号を供給
される制御端子を有するスイツチ素子と、前記ス
イツチ素子の制御端子および前記第2の電位点の
間の電圧を一定に保持する手段とを具備した点に
ある。
(Means for Solving the Problems) A feature of the present invention is that a pair of first and a second current source circuit;
control means for controlling the pair of first and second current source circuits so that they operate alternately;
an output terminal connected to a connection point of the pair of first and second current source circuits, and generates a high voltage pulse determined according to a high potential difference between the first and second potential points. In the high voltage pulse generation circuit, the control means controls the operation of at least a first current source circuit connected to a first potential point of the pair of first and second current source circuits. The third current source circuit is a constant current circuit, and is connected to a first main terminal that controls the operation of the first current source circuit and a second potential point. a switch element having a second main terminal that is connected to the switch element and a control terminal that is supplied with an input signal; and means for maintaining a constant voltage between the control terminal of the switch element and the second potential point. At the point.

(作用) 本発明では、第1の電位点に接続された第1の
電流源回路のオン/オフ制御を、前記第3の電流
源回路である定電流回路の定電流によつて行な
う。
(Function) In the present invention, the on/off control of the first current source circuit connected to the first potential point is performed by the constant current of the constant current circuit, which is the third current source circuit.

したがつて前記定電流回路(第3の電流源回
路)の定電流値を小さく設定することにより消費
電力を抑えることができる。また波高値の高い高
電圧パルスを得るために電源電圧を高くしたり、
電源電圧が変動したりしても前記電流は増加、変
動しないので、消費電力が増大することがない。
のみならず、定電流回路を構成するトランジスタ
のベース蓄積効果が一定に保持されるので、当該
定電流回路のトランジスタのオフ時間が安定化さ
れ、電源電圧の切換/変動に伴なう出力パルス幅
の変動がなくなる。
Therefore, by setting the constant current value of the constant current circuit (third current source circuit) small, power consumption can be suppressed. In addition, in order to obtain high voltage pulses with high peak values, the power supply voltage is increased,
Even if the power supply voltage fluctuates, the current does not increase or fluctuate, so power consumption does not increase.
In addition, since the base accumulation effect of the transistors constituting the constant current circuit is held constant, the off time of the transistors in the constant current circuit is stabilized, and the output pulse width due to switching/fluctuation of the power supply voltage is stabilized. fluctuations will disappear.

さらに、電源電圧を高くした場合に必要とされ
た電流制限用の抵抗が不要となり、抵抗値の高い
抵抗を必要としなくなるので、回路の集積度を向
上することが容易である。
Furthermore, the current limiting resistor required when the power supply voltage is increased is no longer required, and a resistor with a high resistance value is no longer required, making it easy to improve the degree of circuit integration.

(実施例) 以下に、図面を参照して本発明を詳細に説明す
る。
(Example) The present invention will be described in detail below with reference to the drawings.

第2図は本発明による高電圧パルス発生回路の
基本的構成を示すブロツク図である。第2図にお
いて、20,30は第1、第2電流源としての定
電流回路を示し、40,50は定電流回路20お
よび30をオン/オフ駆動するためのスイツチン
グ制御回路を示す。前記スイツチング制御回路4
0も定電流回路で構成される。
FIG. 2 is a block diagram showing the basic configuration of a high voltage pulse generating circuit according to the present invention. In FIG. 2, 20 and 30 indicate constant current circuits as first and second current sources, and 40 and 50 indicate switching control circuits for driving the constant current circuits 20 and 30 on/off. The switching control circuit 4
0 is also composed of a constant current circuit.

スイツチング制御回路40が導通すれば定電流
回路20が動作し、スイツチング制御回路50が
導通すれば、定電流回路30が動作するように構
成される。10は入力制御端子で、ここに供給さ
れる入力制御信号Cによりスイツチング制御回路
40,50が動作される。
The constant current circuit 20 operates when the switching control circuit 40 is conductive, and the constant current circuit 30 operates when the switching control circuit 50 conducts. 10 is an input control terminal, and the switching control circuits 40 and 50 are operated by an input control signal C supplied thereto.

11は、入力制御信号Cを反転する論理回路
で、入力制御信号Cによりスイツチング制御回路
40を導通させたとき、スイツチング制御回路5
0を開放させ、また反対に、スイツチング制御回
路40を開放させたとき、スイツチング制御回路
50を導通させるように制御する。
11 is a logic circuit that inverts the input control signal C, and when the switching control circuit 40 is made conductive by the input control signal C, the switching control circuit 5 is inverted.
0 is opened and, conversely, when the switching control circuit 40 is opened, the switching control circuit 50 is controlled to be conductive.

また12は、出力パルスVpを得るための出力
端子であり、13及び14は第1および第2の電
位点であり、出力パルスVpの高レベルを設定す
るための第1の電源電圧VSS端子、及び低レベル
を設定するための第2の電源電圧VDD端子であ
る。
Further, 12 is an output terminal for obtaining the output pulse V p , 13 and 14 are first and second potential points, and the first power supply voltage V is used to set the high level of the output pulse V p . SS terminal and second power supply voltage V DD terminal for setting the low level.

動作時に、入力制御端子10に“1”レベルの
制御信号Cが与えられると、スイツチング制御回
路40は導通し、定電流回路20が駆動される。
このときスイツチング制御回路50は開放状態に
なるため、定電流回路30は遮断状態である。し
たがつて、定電流回路20の電流が出力端子12
に流れ出し、飽和状態になれば、出力端子12の
出力電圧Vpは、ほぼ電源電圧VSSになる。
During operation, when a "1" level control signal C is applied to the input control terminal 10, the switching control circuit 40 becomes conductive and the constant current circuit 20 is driven.
At this time, since the switching control circuit 50 is in an open state, the constant current circuit 30 is in a cutoff state. Therefore, the current of the constant current circuit 20 is
When the voltage begins to flow and reaches a saturated state, the output voltage V p of the output terminal 12 becomes approximately the power supply voltage V SS .

一方、入力制御端子10に“0”レベルの制御
信号Cが与えられると、スイツチング制御回路5
0が導通し、定電流回路30が駆動される。この
ときスイツチング制御回路40は、開放状態にな
るため、定電流回路20は遮断される。したがつ
て、出力端子12の出力電圧Vpは、定電流回路
30の引抜き電流によつて、高レベルの電圧VSS
から低レベルの電圧VDDまで低下する。
On the other hand, when the control signal C at the "0" level is applied to the input control terminal 10, the switching control circuit 5
0 becomes conductive, and the constant current circuit 30 is driven. At this time, the switching control circuit 40 is in an open state, so the constant current circuit 20 is cut off. Therefore, the output voltage V p of the output terminal 12 is reduced to a high level voltage V SS by the drawing current of the constant current circuit 30.
to a low level voltage V DD .

明らかなように、出力電圧Vpとして接地電位
から正電位VSSまでの間でレベル変化する電圧パ
ルスを得ようとするときには、VDDを零ボルト
(接地)にするように構成すればよい。
As is clear, when trying to obtain a voltage pulse whose level changes from the ground potential to the positive potential V SS as the output voltage V p , it is sufficient to configure the output voltage V DD to be zero volts (ground).

前述のような動作により、入力制御信号Cに応
じた高速、高電圧パルスを発生することができ
る。
Through the above-described operation, high-speed, high-voltage pulses can be generated according to the input control signal C.

圧電素子を駆動する場合には、高電圧パルス発
生回路の負荷は、等価的に静電容量性となる。そ
のために、出力電圧すなわちパルス信号Vpの立
上り速度は、定電流回路20の電流値iと負荷静
電容量Cpによつてきまる。
When driving a piezoelectric element, the load of the high voltage pulse generation circuit becomes equivalently capacitive. Therefore, the output voltage, that is, the rising speed of the pulse signal V p depends on the current value i of the constant current circuit 20 and the load capacitance C p .

換言すれば、出力パルス信号Vpの立上り時間
t(VDDからVSSまで上昇するのに要する時間)は
(1)式で表わされる。
In other words, the rise time t (time required to rise from V DD to V SS ) of the output pulse signal V p is
It is expressed by equation (1).

t=(VSS−VDD)・Cp/i ……(1) (1)式から分かるように、立上り時間tは、定電
流iの値を大きくすることにより短かくできる。
すなわち、定電流iを大きくすることによつて、
出力パルスの立上り速度を大きくすることができ
る。
t=(V SS −V DD )·C p /i (1) As can be seen from equation (1), the rise time t can be shortened by increasing the value of the constant current i.
That is, by increasing the constant current i,
The rise speed of the output pulse can be increased.

なお、第2図に示したパルス発生回路において
は、定電流iが流れる期間はパルス電圧の立上り
時間tのみであるため、瞬時大電流を流すことが
できる。このために、より高速の出力パルス信号
Vpを発生できる。
In the pulse generating circuit shown in FIG. 2, the period during which the constant current i flows is only the rise time t of the pulse voltage, so that an instantaneous large current can flow. For this, a faster output pulse signal
Can generate V p .

また、出力パルス信号Vpの立下り時間も、同
様に定電流回路30の電流値によりきまり、容易
に高速化することができる。
Further, the fall time of the output pulse signal V p is similarly determined by the current value of the constant current circuit 30, and can be easily increased in speed.

このようなことから、特に、インクジエツト用
ノズルを駆動する圧電素子等の静電容量性負荷を
接続される高電圧パルス発生回路においては、第
2図のような回路構成によつて、より一層高速な
立上りを有する高電圧パルスが得られる。
For this reason, especially in high-voltage pulse generation circuits that are connected to capacitive loads such as piezoelectric elements that drive inkjet nozzles, the circuit configuration shown in Figure 2 can achieve even higher speeds. A high voltage pulse with a sharp rise can be obtained.

第3図に、本発明の第1実施例の具体的回路を
示す。同図において、第2図と同符号の部分はそ
れぞれ同じ部分に相当するものとする。
FIG. 3 shows a specific circuit of the first embodiment of the present invention. In this figure, parts with the same reference numerals as those in FIG. 2 correspond to the same parts.

第1の電位点VSSの端子13と第2の電位点
(接地)との間に、互いに直列接続された一対の
正および負の電流源回路20,30は、トランジ
スタ21および31により定電流回路を構成した
ものである。22,32はトランジスタ21,3
1のエミツタ抵抗、23,33は基準電圧素子と
して用いたダイオード、24,34はダイオード
23,33の並列抵抗である。
A pair of positive and negative current source circuits 20 and 30 connected in series between the terminal 13 of the first potential point V SS and the second potential point (ground) generate a constant current using transistors 21 and 31. It consists of a circuit. 22, 32 are transistors 21, 3
1 is an emitter resistance, 23 and 33 are diodes used as reference voltage elements, and 24 and 34 are parallel resistances of the diodes 23 and 33.

定電流回路として動作させる場合には、ダイオ
ード23(または33)により、トランジスタ2
1(または31)のベースとエミツタ抵抗22
(または32)間に基準電圧を与え、そのコレク
タに定電流ISを発生させる。
When operating as a constant current circuit, the diode 23 (or 33)
1 (or 31) base and emitter resistor 22
A reference voltage is applied between (or 32) to generate a constant current I S at its collector.

この場合の定電流ISは、ほぼ(2)式で表わされ
る。
The constant current IS in this case is approximately expressed by equation (2).

IS=(2VDS−VBE)/RE ……(2) なお、(2)式において、VDSはダイオード23
(または33)の順方向電圧、VBEはトランジス
タ21(または31)のベース・エミツタ間電
圧、REはエミツタ抵抗22(または32)の抵
抗値である。
I S = (2V DS − V BE )/R E ......(2) In equation (2), V DS is the diode 23
(or 33), V BE is the base-emitter voltage of the transistor 21 (or 31), and R E is the resistance value of the emitter resistor 22 (or 32).

定電流回路20をオン/オフ制御するためのス
イツチング制御回路40は、トランジスタ41に
よる定電流回路として構成されている。
A switching control circuit 40 for controlling on/off of the constant current circuit 20 is configured as a constant current circuit using a transistor 41.

このように、高電圧に接続された定電流回路の
スイツチング制御に定電流回路を用いると、第2
図に関して前述した定電流回路20の場合と同様
に抵抗値の高い負荷抵抗が不要となる。
In this way, when a constant current circuit is used for switching control of a constant current circuit connected to a high voltage, the second
As in the case of the constant current circuit 20 described above with reference to the figure, a load resistor with a high resistance value is not required.

したがつて、スイツチング速度を速めることが
容易であると共に、特に回路を集積化しようとす
る場合、前記負荷抵抗を形成するための面積が不
要となつて集積度が向上し、さらには負荷抵抗で
消費される電力が減少するので消費電力を小さく
することができる。
Therefore, it is easy to increase the switching speed, and especially when trying to integrate the circuit, the area for forming the load resistor is not required, which improves the degree of integration. Since the power consumed is reduced, power consumption can be reduced.

第3図の42はトランジスタ41のエミツタ抵
抗、43はトランジスタ41のベース・接地間電
位を一定に保持するための基準電圧素子として用
いたダイオード、44はダイオード43の並列抵
抗、45は電流を制限する抵抗である。
In Fig. 3, 42 is the emitter resistance of the transistor 41, 43 is a diode used as a reference voltage element to keep the potential between the base and ground of the transistor 41 constant, 44 is a parallel resistance of the diode 43, and 45 is a current limiter. It is a resistance to

いま、入力制御端子10に、入力制御信号Cと
して“1”レベルが入力されると、抵抗45を通
してダイオード43に電流が流れる。その結果、
ダイオード43の順方向電圧が、一定の基準電圧
として、トランジスタ41のベースおよびエミツ
タ抵抗42間に加えられる。
Now, when a "1" level is input as the input control signal C to the input control terminal 10, a current flows through the resistor 45 and into the diode 43. the result,
The forward voltage of diode 43 is applied between the base and emitter resistor 42 of transistor 41 as a constant reference voltage.

このためトランジスタ41が定電流動作をし、
そのコレクタ・エミツタ回路すなわちスイツチン
グ制御回路40を通して定電流が流れる。この定
電流は、トランジスタ21のベース・エミツタ間
電圧VBEを決定するものであり、(2)式にしたがつ
て、定電流回路20に定電流を流すための駆動信
号となる。
Therefore, the transistor 41 performs constant current operation,
A constant current flows through the collector-emitter circuit, that is, the switching control circuit 40. This constant current determines the base-emitter voltage V BE of the transistor 21, and becomes a drive signal for causing a constant current to flow through the constant current circuit 20 according to equation (2).

一方、定電流回路30を動作させるためのスイ
ツチング制御回路50は、第2図に示したスイツ
チング制御回路50およびインバータ論理回路1
1を兼用するように、トランジスタ51、抵抗5
2及び53より構成される。
On the other hand, the switching control circuit 50 for operating the constant current circuit 30 is composed of the switching control circuit 50 and the inverter logic circuit 1 shown in FIG.
1, a transistor 51 and a resistor 5
2 and 53.

このスイツチング制御回路50は、前記したス
イツチング制御回路40と同様に定電流回路によ
つて構成しても良いことはもちろんである。しか
し、スイツチング制御回路50の制御対象となる
定電流回路30は接地すなわち低電位側にあるの
で、前記抵抗52を介して供給される電源電圧
VLは低圧電源(たとえば+5V系)を用いること
ができる。
It goes without saying that this switching control circuit 50 may be constructed from a constant current circuit like the above-described switching control circuit 40. However, since the constant current circuit 30 to be controlled by the switching control circuit 50 is grounded, that is, on the low potential side, the power supply voltage supplied via the resistor 52
A low voltage power supply (for example, +5V system) can be used for VL .

したがつて、スイツチング制御回路50は、も
ともと高抵抗の負荷抵抗を必要としないので、図
示のような回路構成の簡単な電圧制御回路とする
のが望ましい。
Therefore, since the switching control circuit 50 does not originally require a high-resistance load resistor, it is desirable that the switching control circuit 50 be a voltage control circuit with a simple circuit configuration as shown in the figure.

動作時に、入力制御端子10に“1”レベルの
入力制御信号Cが入力されると、トランジスタ5
1が導通して定電流回路30の基準電圧素子ダイ
オード33を短絡する。したがつて、定電流回路
30が遮断状態となり、トランジスタ31を通る
定電流は流れない。
During operation, when the input control signal C of "1" level is input to the input control terminal 10, the transistor 5
1 becomes conductive and short-circuits the reference voltage element diode 33 of the constant current circuit 30. Therefore, the constant current circuit 30 is cut off, and no constant current flows through the transistor 31.

一方、入力制御信号Cが“0”レベルになる
と、トランジスタ51が遮断状態となるので、抵
抗52を通して基準電圧素子ダイオード33に電
流が流れる。これによりトランスジスタ31のベ
ースに基準電圧が発生し、トランジスタ31は定
電流回路として動作する。
On the other hand, when the input control signal C reaches the "0" level, the transistor 51 is cut off, so that current flows to the reference voltage element diode 33 through the resistor 52. As a result, a reference voltage is generated at the base of the transistor 31, and the transistor 31 operates as a constant current circuit.

すなわち、入力制御信号Cが“1”レベルの場
合には、定電流回路20が働き、定電流回路30
は動作しない。反対に、入力制御信号Cが“0”
レベルになると、定電流回路20が不動作とな
り、定電流回路30が動作する。
That is, when the input control signal C is at the "1" level, the constant current circuit 20 operates, and the constant current circuit 30
doesn't work. On the other hand, input control signal C is “0”
When the current level is reached, the constant current circuit 20 becomes inactive and the constant current circuit 30 operates.

なお第3図において、バツフアー回路60は出
力パルス信号Vpの電流容量を増加するためのも
のであり、トランジスタ61および62より構成
される。63,64は保護用抵抗である。
In FIG. 3, a buffer circuit 60 is for increasing the current capacity of the output pulse signal Vp , and is composed of transistors 61 and 62. 63 and 64 are protective resistors.

第3図の実施例によれば、高電圧VSSが印加さ
れる端子13すなわち第1の電位点に接続される
第1の定電流回路20のトランジスタ21を、定
電流回路であるスイツチング制御回路40によつ
てオン/オフ制御するように構成し、前記スイツ
チング制御回路40に、前記定電流回路20の動
作を制御する第1の主端子(コレクタ)、第2の
電位点に接続された第2の主端子(エミツタ)、
および入力信号を供給される制御端子(ベース)
を有するスイツチ素子(トランジスタ)と、前記
スイツチ素子の制御端子および前記第2の電位点
の間の電圧を一定に保持する手段(ダイオード)
とを具備させたので、つぎのような効果を奏する
ことができる。
According to the embodiment of FIG. 3, the transistor 21 of the first constant current circuit 20 connected to the terminal 13 to which the high voltage V SS is applied, that is, the first potential point, is connected to the switching control circuit which is a constant current circuit. 40, the switching control circuit 40 includes a first main terminal (collector) for controlling the operation of the constant current circuit 20, and a second main terminal connected to a second potential point. 2 main terminal (emitter),
and the control terminal (base) supplied with the input signal.
a switch element (transistor) having a switch element, and a means (diode) for maintaining a constant voltage between a control terminal of the switch element and the second potential point.
Since it is equipped with this, the following effects can be achieved.

(1) 定電流回路40のスイツチ素子の主端子間電
流が一定に保持されるので、電流制限用抵抗が
不要となり、これによる消費電力を低減できる
のみならず、各抵抗に印加される電圧を低圧
(数V程度)にできるため、回路を集積化する
場合にも、低抵抗(数KΩ以下)のみで構成す
ることができ、回路の信頼性向上、高集積化、
低コスト化が達成される。
(1) Since the current between the main terminals of the switch element of the constant current circuit 40 is held constant, there is no need for a current limiting resistor, which not only reduces power consumption but also reduces the voltage applied to each resistor. Since it can be made at low voltage (about several volts), when integrating the circuit, it can be configured with only low resistance (several kilohms or less), which improves the reliability of the circuit, increases the degree of integration,
Cost reduction is achieved.

(2) 定電流回路40を構成するスイツチ素子の主
端子間電流が一定に保持されるので、当該スイ
ツチ素子(トランジスタ41)のベース蓄積効
果が一定に保持される。このため、ベース蓄積
効果の変化に起因するコレクタ電流すなわち出
力パルスの立上り、立下り時間の変動がなくな
り、高速パルスを安定して発生できると共に、
特に立下り時間の変動に起因する出力パルス幅
変動のない高精度のパルスを得ることができ
る。
(2) Since the current between the main terminals of the switch element constituting the constant current circuit 40 is held constant, the base accumulation effect of the switch element (transistor 41) is held constant. Therefore, fluctuations in the collector current, that is, the rise and fall times of the output pulse, caused by changes in the base accumulation effect are eliminated, and high-speed pulses can be stably generated.
In particular, it is possible to obtain highly accurate pulses without fluctuations in output pulse width caused by fluctuations in fall time.

圧電素子を利用したインクジエツトプリンタ
では、通常使用時の2倍程度の波高値の高電圧
パルスを駆動用圧電素子に印加してノズルをイ
ニシヤライズするパージ動作が必要であり、本
発明はこのような用途に、特に好適である。
Inkjet printers using piezoelectric elements require a purge operation in which a high voltage pulse with a peak value approximately twice that of normal use is applied to the drive piezoelectric element to initialize the nozzle. It is particularly suitable for this purpose.

(3) 同じ回路定数(抵抗値)の高電圧パルス発生
回路で、広範囲のパルス波高値定格すなわち電
源電圧要求に対応することが容易であり、前述
の高集積化と相俟つて量産効果によるコスト低
減も期待できる。
(3) A high-voltage pulse generation circuit with the same circuit constant (resistance value) can easily meet a wide range of pulse peak value ratings, that is, power supply voltage requirements, and together with the aforementioned high integration, the cost can be reduced due to the mass production effect. A reduction can also be expected.

(4) 出力パルス電圧の波高値を広範囲に可変して
出力する場合においても、スイツチング制御回
路40が定電流回路であるため、当該定電流回
路の抵抗に流れる電流は不変であり、消費電力
の増加は電源電圧に比例するに過ぎない。
(4) Even when the peak value of the output pulse voltage is varied over a wide range and output, since the switching control circuit 40 is a constant current circuit, the current flowing through the resistance of the constant current circuit remains unchanged, reducing power consumption. The increase is only proportional to the supply voltage.

なお以上の説明では、第3図において、第1、
第2の電流源20,30は共に定電流回路である
としたが、特に高精度を要求されない場合は、基
準電圧素子23,33を省略し、単なる電流源と
することができる。このようにすれば、回路を簡
略化することができる。さらに、バツフアー回路
60の保護抵抗63,64も省略可能である。
In the above explanation, in FIG.
Although the second current sources 20 and 30 are both constant current circuits, if particularly high accuracy is not required, the reference voltage elements 23 and 33 may be omitted and a simple current source may be used. In this way, the circuit can be simplified. Furthermore, the protective resistors 63 and 64 of the buffer circuit 60 can also be omitted.

第4図はバツフアー回路60の他の具体例を示
したものである。すなわち、出力パルス信号Vp
の立上り時には、トランジスタ61を導通させて
出力端子12に定電流を発生させ、立下り時に
は、ダイオード65を通して出力端子12から電
流を引抜くように簡略化したものである。
FIG. 4 shows another specific example of the buffer circuit 60. That is, the output pulse signal V p
The transistor 61 is made conductive to generate a constant current at the output terminal 12 when the voltage rises, and the current is drawn out from the output terminal 12 through the diode 65 when the voltage falls.

明らかなように、このような簡略化したバツフ
アー回路を用いても、ほぼ同等の特性が得られ、
非常に有効である。
As is clear, almost the same characteristics can be obtained even if such a simplified buffer circuit is used.
Very effective.

第5図は、本発明の第2実施例のブロツク図で
ある。
FIG. 5 is a block diagram of a second embodiment of the invention.

同図の回路構成は、負荷回路130がフローテ
イング状態にて動作できるものであり、特に高電
圧のパルスを必要とする場合に有効であり、例え
ばインクジエツトプリンタのインクノズル駆動用
圧電素子等に適用するのに好適である。
The circuit configuration shown in the figure is such that the load circuit 130 can operate in a floating state, and is particularly effective when high voltage pulses are required. suitable for application.

第5図のブロツク110は正のパルス信号を発
生する回路で、具体的には、第3図に示した実施
例により構成できる。すなわち、入力制御端子1
0に印加される入力制御信号Cに応じて、出力端
子111より正のパルス信号Vp1が得られる。
Block 110 in FIG. 5 is a circuit for generating a positive pulse signal, and specifically, it can be constructed according to the embodiment shown in FIG. That is, input control terminal 1
A positive pulse signal V p1 is obtained from the output terminal 111 in response to the input control signal C applied to the output terminal 111 .

一方、ブロツク120は負のパルス信号を発生
する回路で、具体的には、第3図に示した実施例
において用いられた各回路素子の極性をそれぞれ
逆にすることによつて構成することができる。
On the other hand, block 120 is a circuit that generates a negative pulse signal, and specifically, it can be constructed by reversing the polarity of each circuit element used in the embodiment shown in FIG. can.

すなわち、たとえば、第3図において、NPN
トランジスタを用いた部分にはPNPトランジス
タを、またPNPトランジスタを用いた部分には、
NPNトランジスタをそれぞれ用いることにより、
負のパルス信号Vp2を出力端子121に発生する
ことができる。
That is, for example, in Figure 3, NPN
PNP transistors are used for parts that use transistors, and PNP transistors are used for parts that use PNP transistors.
By using each NPN transistor,
A negative pulse signal V p2 can be generated at the output terminal 121 .

なお、112は、正のパルス信号Vp1を発生す
る回路110の電源電圧+VSSの供給端子であり、
また122は負のパルス信号Vp2を発生する回路
120の電源電圧−VSSの供給端子である。
Note that 112 is a supply terminal for the power supply voltage +V SS of the circuit 110 that generates the positive pulse signal V p1 ;
Further, 122 is a supply terminal for the power supply voltage -V SS of the circuit 120 that generates the negative pulse signal V p2 .

したがつて、入力制御端子10より入力制御信
号Cが与えられると、出力端子111より電圧値
+VSSの正のパルス信号Vp1が出力され、出力端子
121より電圧値−VSSの負のパルス信号Vp2が出
力される。それ故に、一対の出力端子111およ
び121間に接続された負荷回路130(たとえ
ば圧電素子等)には、パルス振幅が2VSSのパルス
信号が印加される。
Therefore, when the input control signal C is applied from the input control terminal 10, the output terminal 111 outputs a positive pulse signal V p1 with a voltage value of +V SS , and the output terminal 121 outputs a negative pulse signal with a voltage value of -V SS . A signal V p2 is output. Therefore, a pulse signal with a pulse amplitude of 2V SS is applied to the load circuit 130 (for example, a piezoelectric element, etc.) connected between the pair of output terminals 111 and 121.

このような回路構成により、出力パルス電圧値
を従来の2倍にできるばかりでなく、パルス信号
の立上り及び立下り速度も倍になり、高速かつ高
電圧で持続幅の安定したパルス信号を得ることが
できるので有効である。
This circuit configuration not only doubles the output pulse voltage value, but also doubles the rise and fall speeds of the pulse signal, making it possible to obtain a pulse signal with a stable duration at high speed and high voltage. It is effective because it can be done.

この実施例においても、第3図に関して前述し
たのと同様の低消費電力化、広範囲のパルス電圧
出力への適用容易化、高集積度化および高信頼性
化などの効果が得られることは、容易に理解され
るであろう。
In this embodiment as well, the same effects as described above with respect to FIG. 3, such as lower power consumption, easier application to a wide range of pulse voltage outputs, higher integration, and higher reliability, can be obtained. It will be easily understood.

(発明の効果) 以上の説明から明らかなように、本発明によれ
ば、高速かつ高電圧のパルス信号を低消費電力で
得ることができるばかりでなく、集積化する場合
においては、集積密度を向上することができる。
(Effects of the Invention) As is clear from the above description, according to the present invention, not only can high-speed and high-voltage pulse signals be obtained with low power consumption, but also the integration density can be reduced when integrating. can be improved.

定電流回路であるスイツチング制御回路の定電
流値を小さく設定することにより消費電力を抑え
ることができる。また出力パルスの波高値を高く
するために電源電圧を高くしたり、電源電圧が変
動したりしても前記スイツチング制御回路の定電
流は増加、変動しないので、消費電力が増大する
ことがない。
By setting the constant current value of the switching control circuit, which is a constant current circuit, to a small value, power consumption can be suppressed. Further, even if the power supply voltage is increased to increase the peak value of the output pulse or the power supply voltage fluctuates, the constant current of the switching control circuit does not increase or fluctuate, so power consumption does not increase.

のみならず、定電流回路を構成するトランジス
タのベース蓄積効果が、電源電圧の切換/変動に
かかわららず一定に保持されるので、前記定電流
回路のトランジスタのオフ時間が安定化され、電
源電圧の切換/変動に伴なう出力パルス幅の変動
がなくなる。さらに、抵抗値の高い抵抗を必要と
しないので、集積度をより一層向上することが容
易である。
In addition, since the base accumulation effect of the transistors constituting the constant current circuit is held constant regardless of switching/fluctuations in the power supply voltage, the off time of the transistors in the constant current circuit is stabilized, and the power supply voltage This eliminates fluctuations in the output pulse width due to switching/fluctuations. Furthermore, since a resistor with a high resistance value is not required, it is easy to further improve the degree of integration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のパルス電圧発生回路の1例を示
す回路図、第2図は本発明による高電圧パルス発
生回路の基本的構成例を示すブロツク図、第3図
は本発明による具体的な1実施例を示す回路図、
第4図は第3図のバツフアー回路部の他の具体例
を示す回路図、第5図は本発明の第2の実施例を
示すブロツク図である。 10……入力制御端子、12……出力端子、2
0,30……定電流回路、40,50……スイツ
チング制御回路、60……バツフアー回路。
FIG. 1 is a circuit diagram showing an example of a conventional pulse voltage generation circuit, FIG. 2 is a block diagram showing an example of the basic configuration of a high voltage pulse generation circuit according to the present invention, and FIG. A circuit diagram showing one embodiment,
FIG. 4 is a circuit diagram showing another specific example of the buffer circuit section of FIG. 3, and FIG. 5 is a block diagram showing a second embodiment of the present invention. 10...Input control terminal, 12...Output terminal, 2
0, 30... Constant current circuit, 40, 50... Switching control circuit, 60... Buffer circuit.

Claims (1)

【特許請求の範囲】 1 第1の電位点と該第1の電位点より低電位で
ある第2の電位点との間に直列接続された一対の
第1および第2の電流源回路と、前記一対の第1
および第2の電流源回路を、これらが交互に動作
するように制御する制御手段と、前記一対の第1
および第2の電流源回路の接続点に接続された出
力端子とを具備し、前記第1および第2の電位点
間の高電位差に応じて決まる高電圧のパルスを発
生する高電圧パルス発生回路において、 前記制御手段は、前記一対の第1および第2の
電流源回路のうち、少なくとも第1の電位点に接
続された第1の電流源回路の動作を制御するため
の第3の電流源回路を含み、 前記第3の電流源回路は定電流回路であつて、
前記第1の電流源回路の動作を制御する第1の主
端子、前記第2の電位点に接続された第2の主端
子、および入力信号を供給される制御端子を有す
るスイツチ素子と、前記スイツチ素子の制御端子
および前記第2の電位点の間の電圧を一定に保持
する手段とを具備したことを特徴とする高電圧パ
ルス発生回路。
[Claims] 1: a pair of first and second current source circuits connected in series between a first potential point and a second potential point having a lower potential than the first potential point; the first of the pair
and a control means for controlling the second current source circuits so that they operate alternately;
and an output terminal connected to the connection point of the second current source circuit, and generates a high voltage pulse determined according to the high potential difference between the first and second potential points. In this case, the control means includes a third current source for controlling the operation of the first current source circuit connected to at least the first potential point of the pair of first and second current source circuits. the third current source circuit is a constant current circuit,
a switch element having a first main terminal for controlling the operation of the first current source circuit, a second main terminal connected to the second potential point, and a control terminal supplied with an input signal; 1. A high voltage pulse generation circuit comprising means for maintaining a constant voltage between a control terminal of a switch element and the second potential point.
JP56124815A 1981-08-11 1981-08-11 Pulse voltage generating circuit Granted JPS5827427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56124815A JPS5827427A (en) 1981-08-11 1981-08-11 Pulse voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56124815A JPS5827427A (en) 1981-08-11 1981-08-11 Pulse voltage generating circuit

Publications (2)

Publication Number Publication Date
JPS5827427A JPS5827427A (en) 1983-02-18
JPH0345575B2 true JPH0345575B2 (en) 1991-07-11

Family

ID=14894794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56124815A Granted JPS5827427A (en) 1981-08-11 1981-08-11 Pulse voltage generating circuit

Country Status (1)

Country Link
JP (1) JPS5827427A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014517A (en) * 1983-07-05 1985-01-25 Hitachi Ltd Pulse voltage generating circuit
JPH0632972B2 (en) * 1984-12-26 1994-05-02 松下電器産業株式会社 Printer head drive circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018158A (en) * 1973-06-15 1975-02-26
JPS5540461B2 (en) * 1975-08-14 1980-10-17

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5918497Y2 (en) * 1978-09-08 1984-05-29 富士通株式会社 constant current circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018158A (en) * 1973-06-15 1975-02-26
JPS5540461B2 (en) * 1975-08-14 1980-10-17

Also Published As

Publication number Publication date
JPS5827427A (en) 1983-02-18

Similar Documents

Publication Publication Date Title
EP0027129B1 (en) D.c. motor speed control circuit
JPS54109436A (en) Ink jet printer drive circuit
JP3025278B2 (en) Load-controlled emitter-coupled logic transient driver
US3150271A (en) Transistor pump circuit with time constant multiplier
JPH0345575B2 (en)
US3496385A (en) High voltage compensated transistorized switching apparatus
US4234806A (en) Monostable multivibrator employing nonsaturating switching transistor
US4636659A (en) Sample and hold circuit
US3431505A (en) Emitter follower circuit having substantially constant current emitter supply
JPS611117A (en) Constant current pulse drive circuit
JPH05175579A (en) Semiconductor laser driving circuit
US4258274A (en) Double balance type switching circuit
JPH07193484A (en) Source end transmission line driver
US6734710B2 (en) Circuit arrangement for pulse generation
JPH0219651B2 (en)
JP2815434B2 (en) Output circuit device
JP3232981B2 (en) Control signal level shift circuit
US4223281A (en) SCR Relaxation oscillator with current amplifier in its gate circuit
JP2546699B2 (en) Charging circuit
SU999159A1 (en) Analogue switch
JPH0616583B2 (en) Constant current switching circuit
US3986056A (en) Circuit for transforming a trigger signal into a pulse
JP2993104B2 (en) Peak detection circuit
KR100212155B1 (en) Voltage comparator equipped by hysteresis
JPH1051248A (en) Differential amplifier circuit