JPH0345395B2 - - Google Patents

Info

Publication number
JPH0345395B2
JPH0345395B2 JP61276166A JP27616686A JPH0345395B2 JP H0345395 B2 JPH0345395 B2 JP H0345395B2 JP 61276166 A JP61276166 A JP 61276166A JP 27616686 A JP27616686 A JP 27616686A JP H0345395 B2 JPH0345395 B2 JP H0345395B2
Authority
JP
Japan
Prior art keywords
display
information
background color
signal
color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61276166A
Other languages
Japanese (ja)
Other versions
JPS63129398A (en
Inventor
Yoichiro Kurihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP61276166A priority Critical patent/JPS63129398A/en
Publication of JPS63129398A publication Critical patent/JPS63129398A/en
Publication of JPH0345395B2 publication Critical patent/JPH0345395B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、表示情報生成回路に係り、特に表示
部で色別表示するための表示情報を高速生成でき
る表示情報生成回路に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a display information generation circuit, and more particularly to a display information generation circuit that can rapidly generate display information for color-specific display on a display unit.

<従来の技術> 以下、従来の技術として例えば航空機に用いら
れる姿勢表示器を取上げて図面を用いて説明す
る。
<Prior Art> Hereinafter, as a conventional technology, an attitude indicator used in an aircraft, for example, will be described with reference to the drawings.

第9図は姿勢表示器の従来の表示情報生成回路
のブロツク構成図である。
FIG. 9 is a block diagram of a conventional display information generation circuit for an attitude indicator.

第9図において、入力信号(姿勢入力信号)i
はシンボル・ジエネレータ1の入力I/F(イン
ターフエイス)1aに導かれる。この入力信号i
はグラフイツク・コントローラ1bとRGBの画
素・画像情報をメモリしたフレームメモリ1cに
より色別した表示情報(SR,SG,SB)に生成さ
れ、出力I/F1dを介して色別表示情報SRout,
SGout,SBoutとして表示部2に出力する。
In Fig. 9, input signal (posture input signal) i
is guided to the input I/F (interface) 1a of the symbol generator 1. This input signal i
is generated into color-coded display information (S R , S G , S B ) by the graphics controller 1b and the frame memory 1c that stores RGB pixel/image information, and the color-coded display information S is generated via the output I/F 1d. R out,
It is output to the display unit 2 as S G out and S B out.

以下、この第9図の各部の動作を、第10図乃
至第12図の従来の技術の説明に供する図を用い
て説明する。尚、ここで第9図における表示部2
の表示色は、例えば、画像(文字・図形(目盛)
等、以下同様)は白(W、即ちR,G,Bの各画
素が全てオンの場合)となつており、上部部分背
景色が緑(G)表示、下部部分背景色が赤(R)
となつている場合を示す。以下これについて説明
する。
The operation of each part shown in FIG. 9 will be explained below with reference to FIGS. 10 to 12 which are used to explain the conventional technology. Incidentally, here, the display section 2 in FIG.
For example, the display color of
etc.) is white (W, that is, when all R, G, and B pixels are on), the background color of the upper part is displayed in green (G), and the background color of the lower part is displayed in red (R).
Indicates the case where This will be explained below.

表示部2は、例えば第10図に示すように、1
ドツトにRGBの画素が存在して、このドツトが
多数縦横に配列した構成から成る。
For example, as shown in FIG.
Each dot has RGB pixels, and it consists of a large number of dots arranged vertically and horizontally.

第9図の表示部2の一部Aに関し、例えば、グ
ラフイツク・コントローラ1bからのコントロー
ル(描画機能)信号に基づいてフレームメモリ1
c内の画素・画像情報は、高速で、例えば、Rメ
モリについては第11図、第12図Aのように画
像部分のドツト位置をONとすると共に、背景色
が赤となる下部部分をONに背景色が緑となる上
部部分をOFFに書換えられ、Gメモリについて
は第12図Bのように画像部分のドツト位置と背
景色が縁となる上部部分をONとすると共に背景
色が赤となる下部部分をOFFに書換えられ、B
メモリについては第12図Cのように画像部分の
ドツト位置をONとすると共に背景色が赤、緑と
なる上、下部部分をOFFに書換えられる。この
書換えられた各画素・画像情報が、出力I/F1
dから色別表示情報SRout,SGout,SBoutとして
表示部2に出力され、上下移動及び回転して例え
ば毎秒30〜100回のアツプデートで色別表示され
る。
Regarding part A of the display section 2 in FIG. 9, for example, the frame memory 1
The pixel/image information in c is processed at high speed.For example, for the R memory, the dot position of the image part is turned on as shown in Figures 11 and 12A, and the lower part where the background color is red is turned on. The upper part where the background color is green is rewritten to OFF, and for G memory, the upper part where the dot position and background color of the image part form the border is rewritten to ON, and the background color is changed to red. The lower part is rewritten to OFF, and B
Regarding the memory, as shown in Fig. 12C, the dot position of the image part is set to ON, the background color becomes red and green, and the lower part is rewritten to OFF. This rewritten pixel/image information is output from the output I/F1
d is outputted to the display unit 2 as color-coded display information S R out, S G out, and S B out, and is displayed in different colors by moving up and down and rotating, for example, with 30 to 100 updates per second.

<発明が解決しようとする問題点> ところで、この従来の表示情報生成回路は、上
記したように、グラフイツク・コントローラ1b
によりフレームメモリ1c内の画素・画像情報を
高速に書換える必要があるため、特に、背景色の
塗潰し処理(ペイント処理)に大きな処理時間が
かかり、表示部での表示速度が低下するという問
題があつた。
<Problems to be Solved by the Invention> By the way, as described above, this conventional display information generation circuit
Because it is necessary to rewrite the pixel/image information in the frame memory 1c at high speed, it takes a long time to fill in the background color (painting process), which reduces the display speed on the display unit. It was hot.

本発明は、この従来の技術の問題点に鑑みてな
されたものであつて、背景色を発生するハードウ
エア回路を付加することにより表示情報の高速化
を達成した表示情報生成回路を提供することを目
的とする。
The present invention has been made in view of the problems of the conventional technology, and provides a display information generation circuit that achieves high-speed display information by adding a hardware circuit that generates a background color. With the goal.

<問題点を解決するための手段> 上述の目的を達成するための本発明の表示情報
生成回路は、入力信号をシンボル・ジエネレータ
に入力して色別した表示情報に生成した上で表示
部に色別表示する構成の表示情報生成回路におい
て、前記シンボル・ジエネレータは、グラフイツ
ク・コントローラと、画素メモリと面メモリとを
有して前記グラフイツク・コントローラからのコ
ントロール信号に基づいて前記画素メモリから前
記入力信号の画像情報を出力し前記面メモリから
前記入力信号の面情報を出力するフレームメモリ
と、前記面情報を入力すると共に前記グラフイツ
ク・コントローラから水平同期信号を入力して前
記画像情報の背景色となる信号を発生する背景色
発生回路と、前記画像情報と前記背景色となる信
号を入力して前記表示部で色別表示するための表
示情報を演算して出力する演算回路とを具備して
成るものである。
<Means for Solving the Problems> In order to achieve the above-mentioned object, the display information generation circuit of the present invention inputs an input signal to a symbol generator, generates color-coded display information, and then displays the information on the display section. In the display information generation circuit configured to display by color, the symbol generator includes a graphics controller, a pixel memory, and a surface memory, and generates the input from the pixel memory based on a control signal from the graphics controller. a frame memory that outputs image information of the signal and outputs the surface information of the input signal from the surface memory; and a frame memory that inputs the surface information and inputs a horizontal synchronization signal from the graphics controller to set the background color of the image information. a background color generation circuit that generates a signal that becomes the background color, and an arithmetic circuit that receives the image information and the signal that becomes the background color, and calculates and outputs display information for displaying in different colors on the display section. It is what it is.

<実施例> 以下本発明の実施例を図面に基づき詳細に説明
する。尚、以下の図面において、第9図乃至第1
2図と重複する部分は同一番号を付してその説明
は省略する。
<Examples> Examples of the present invention will be described in detail below based on the drawings. In addition, in the following drawings, figures 9 to 1
Parts that overlap with those in FIG. 2 are given the same numbers and their explanations will be omitted.

第1図は本発明の表示情報生成回路のブロツク
構成図である。尚、本発明においても従来の技術
の説明に用いたと同様に姿勢表示器を説明の為の
具体的例として用いる。
FIG. 1 is a block diagram of a display information generating circuit according to the present invention. Incidentally, in the present invention as well, a posture indicator is used as a specific example for explanation, similar to that used in the explanation of the prior art.

第1図において、10はシンボル・ジエネレー
タである。このシンボル・ジエネレータ10は、
入力信号iが入力する入力I/F10aと、描画
動作及び表示動作の制御をするグラフイツク・コ
ントローラ10bと、RGBの画素メモリと面メ
モリFとを有してグラフイツク・コントローラ1
0bからのコントロール信号に基づいて画素メモ
リから入力信号iに基づく画像情報(信号SR
SG,SB)を出力すると共に面メモリFから面情報
(信号SF)を出力するフレームメモリ10cと、
グラフツク・コントローラ10bから水平同期信
号HSをリセツト信号として入力し面情報信号SF
をトリガ入力して画像情報の背景色となる背景色
情報(信号SSR,SSG,SSB)を発生する背景色発
生回路10eと、画像情報信号SR,SG,SBと背景
色情報信号SSR,SSG,SSBを入力して表示部2で
色別表示するための表示情報(信号SSRout,SSG
out,SSBout)を演算して出力I/F10dに出
力する例えば3個のOR回路構成から成る演算回
路10fとから成る。ここで、背景色発生回路1
0eは、例えば、水平同期信号HSをリセツト入
力し面情報信号SFをトリガ入力するT−F/F
(フリツプフロツプ)10e1と、T−F/F10
e1のQ出力信号Qを入力して予め2色、例えば第
9図と同様に上部部分を縁、下部部分を赤の背景
色となるように設定された背景色設定値R1(=
0)・G1(=1)・B1(=0)又はR2(=1)・G2
(=0)・B2(=0)を選択して、背景色情報信号
SSR,SSG,SSBを発生するセレクタ10e2とから
成る。
In FIG. 1, 10 is a symbol generator. This symbol generator 10 is
A graphics controller 1 includes an input I/F 10a to which an input signal i is input, a graphics controller 10b that controls drawing operations and display operations, and an RGB pixel memory and a surface memory F.
Based on the control signal from 0b, the image information based on the input signal i (signal S R ,
S G , S B ), and a frame memory 10c that outputs surface information (signal S F ) from the surface memory F;
The horizontal synchronization signal H S is input as a reset signal from the graphics controller 10b, and the surface information signal S F is input.
a background color generation circuit 10e that generates background color information (signals SSR , SS G , SS B ) that becomes the background color of image information by inputting a trigger; Display information (signals SS R out , SS G
out, SS B out) and outputs it to the output I/F 10d. Here, background color generation circuit 1
0e is, for example, a T-F/F that inputs the horizontal synchronization signal H S as a reset input and inputs the surface information signal S F as a trigger.
(Flip-flop) 10e 1 and T-F/F10
By inputting the Q output signal Q of e 1 , the background color setting value R 1 (=
0)・G 1 (=1)・B 1 (=0) or R 2 (=1)・G 2
(=0)・B 2 (=0) and select the background color information signal.
It consists of a selector 10e2 that generates SS R , SS G , and SS B.

以下、第1図の動作・機能を第2図乃至第5図
の第1図の説明に供する図を用いて説明する。
The operations and functions shown in FIG. 1 will be explained below with reference to FIGS. 2 to 5, which are used to explain FIG. 1.

グラフイツク・コントローラ10bは、描画時
においてはフレームメモリ10cの画素・画像を
書換え、表示時においては一定周期でこの書換デ
ータを読み出す動作をするが、この時のスキヤン
方法は、例えばTV(テレビジヨン)と同様のラ
スタスキヤンであつて、水平方向のスキヤニング
開始時に水平同期信号HSが出力されるようにな
つている。
The graphics controller 10b rewrites the pixels and images in the frame memory 10c during drawing, and reads out the rewritten data at regular intervals during display. This is a raster scan similar to the above, and a horizontal synchronizing signal H S is output at the start of scanning in the horizontal direction.

白表示される表示部2の画像は、描画時にあつ
ては、グラフイツク・コントローラ10bにより
フレームメモリ10cのRGBの画素メモリを入
力信号iに基づいた例えば第2図A〜Cに示すよ
うな画像に書換えられる。そしてこの書換えられ
たRGBの画素メモリは、表示時に一定周期で演
算回路10fに読み出される。
When drawing an image on the display section 2 that is displayed in white, the graphics controller 10b changes the RGB pixel memory of the frame memory 10c into images such as those shown in FIGS. 2A to 2C based on the input signal i. Can be rewritten. The rewritten RGB pixel memory is then read out to the arithmetic circuit 10f at regular intervals during display.

一方、上部部分が緑表示で下部部分が赤表示さ
れる背景色は、描写時にあつては、第3図<>
に示すように、面メモリFが、グラフイツク・コ
ントローラ10bにより入力信号iに基づいて書
換えられた面情報となる(矢印αで示すように
“ゼロ”部分を示す直線の部分の内容のみが“1
(ハイレベル)”となる)。
On the other hand, the background color in which the upper part is displayed in green and the lower part is displayed in red is as shown in Figure 3 <>
As shown in , the surface memory F becomes surface information rewritten based on the input signal i by the graphics controller 10b (as shown by the arrow α, only the contents of the straight line portion indicating the “zero” portion are “1”).
(high level)”).

表示時においてこの面情報は、第3図<>に
示すように、グラフイツク・コントローラ10b
により一定周期で面情報信号SFとして背景色発生
回路10のT−F/F10aにトリガ出力され
る。
At the time of display, this surface information is transmitted to the graphics controller 10b as shown in FIG.
Therefore, a trigger is output to the TF/F 10a of the background color generation circuit 10 as a surface information signal S F at a constant period.

T−F/F10aにおいては、面情報信号SF
トリガされるに先立つて、第3図<>に示すグ
ラフツク・コントローラ10bからの水平同期信
号HSによりリセツトされる。この結果、T−
F/F10aは第3図<>に示すような信号Q
(面情報信号SFによるスキヤニングによつて出力
が反転したタイミング信号)がセレクタ10e2
導かれる。
In the T-F/F 10a, before being triggered by the surface information signal SF , it is reset by the horizontal synchronizing signal H S from the graphics controller 10b shown in FIG. As a result, T-
The F/F10a receives a signal Q as shown in Fig. 3.
(a timing signal whose output is inverted due to scanning using the surface information signal SF ) is guided to the selector 10e2 .

セレクタ10e2においては信号Qに基づいて背
景色設定値R1・G1・B1又はR2・G2・B2がセレク
トされ、第3図<>に示すような内容の背景色
情報信号SSR,SSG,SSBが演算回路10fに導か
れる(表示部2における背景色のみをみると第3
図<>のようになる)。
The selector 10e 2 selects the background color setting values R 1 , G 1 , B 1 or R 2 , G 2 , B 2 based on the signal Q , and generates a background color information signal with the content as shown in FIG. SS R , SS G , and SS B are guided to the arithmetic circuit 10f (seeing only the background color in the display section 2, the third
(It will look like the figure <>).

演算回路10fにおいては、画像情報信号SR
SG,SBと背景色情報信号SSR,SSG,SSBとの内容
に基づいて表示情報信号SSRout,SSGout,SSB
outを出力I/F10dに出力する。出力I/F
1dからは色別表示情報SRout,SGout,SBoutが
表示部2に出力されてアツプデートで第3図(vii)に
示すような色別表示がされる。
In the arithmetic circuit 10f, the image information signals S R ,
Display information signals SS R out, SS G out, SS B based on the contents of S G , S B and background color information signals SS R , SS G , SS B
out is output to the output I/F 10d. Output I/F
From 1d, color-coded display information S R out, S G out, and S B out is output to the display section 2, and the color-coded display as shown in FIG. 3(vii) is performed by updating.

以上述べたように、背景色は、面メモリFにお
いて入力信号iに基づいた直線が引かれ、背景色
発生回路10eにおいて面情報を単独処理をする
ことで簡単に得られる。従つて、RGBメモリに
おいては画像処理だけを行えばよく、従来のよう
にRGBの塗潰しを含めた画素・画像の書換えの
全処理をグラフイツク・コントローラ/RGBメ
モリで処理することに比較して、表示情報のアツ
プデート処理が飛躍的に向上するから、高速のア
ツプデート表示が可能となる。
As described above, the background color can be easily obtained by drawing a straight line based on the input signal i in the surface memory F and processing the surface information independently in the background color generation circuit 10e. Therefore, with RGB memory, only image processing needs to be performed, compared to conventional methods where all processing of pixel/image rewriting, including RGB filling, is processed using a graphics controller/RGB memory. Since the update processing of display information is dramatically improved, high-speed update display becomes possible.

<その他の実施例> ところで、本発明は第1図の構成及び第2図乃
至第3図の動作に限定されるものではない。
<Other Examples> By the way, the present invention is not limited to the configuration shown in FIG. 1 and the operation shown in FIGS. 2 and 3.

例えば以下のようにすることもできる。 For example, it is also possible to do as follows.

:例えば、背景色を3色以上とする場合の背景
色発生回路の構成及び動作は、第4図乃至第5
図のその他の実施例の説明に供する図のように
することができる。
:For example, the configuration and operation of the background color generation circuit when the background color is three or more colors are shown in Figures 4 to 5.
The figure may be similar to the figure for explaining other embodiments of the figure.

第4図は、T−F/F10e1の代りにシフト
レジスタ100e1を用い、この時セレクタ10
0e2の背景色設定値を希望する多色背景色に応
じて、R1・G1・B1・R2・G2・B2,…,Ro
Go・Boとし、シフトレジスタ100e1のレジ
スタ信号に基づいてセレクトされた背景色情報
信号SSRa,SSGb,SSBcを得る構成である。
In FIG. 4, a shift register 100e 1 is used instead of the T-F/F 10e 1 , and at this time the selector 10
Depending on the desired multicolor background color, change the background color setting value of 0e 2 to R 1・G 1・B 1・R 2・G 2・B 2 ,...,R o
G o and B o , and the background color information signals SS R a, SS G b, and SS B c selected based on the register signal of the shift register 100e 1 are obtained.

その動作は、第5図<>に示すように、シ
フトレジスタ100e1は、水平同期信号HS
セツトされた後に、面情報信号SFでシフトレジ
ストされ、第5図<>のような信号をセレク
タ100e2に出力し、セレクタ100e2から第
5図<>のようなR1・G1・B1→R2・G2・B2
→…,Ro・Go・Boが背景色情報信号SSRa,
SSGb,SSBcから演算回路10fに導かれる
ようにすることで多色の背景色を得ることがで
きる。
As shown in FIG. 5<>, the shift register 100e1 is reset with the horizontal synchronizing signal H S and then shift-registered with the surface information signal S F , and outputs a signal as shown in FIG. Output to the selector 100e 2 , and from the selector 100e 2 R 1 , G 1 , B 1 → R 2 , G 2 , B 2 as shown in FIG.
→..., R o , G o , and B o are background color information signals SS R a,
Multiple background colors can be obtained by directing the signals SS G b and SS B c to the arithmetic circuit 10f.

尚、第4図において、複数の選択信号を得る
手段としては、シフトレジスタとセレクタの組
合せに限定されるものではなく、例えばカウン
タとセレクタの組合せ等のような構成とするこ
ともできることはいうまでもない。
In FIG. 4, it goes without saying that the means for obtaining a plurality of selection signals is not limited to the combination of a shift register and a selector, but may also be configured, for example, by a combination of a counter and a selector. Nor.

:又、画像を第1図においては白表示とした
が、これに限定されるものでは無い。この場
合、演算回路を3個のOR回路構成としたので
は第6図のその他の実施例を説明するための図
に示すように、例えば、背景色を赤表示とし画
像を緑表示したい場合に、単純に第6図Aのよ
うにSRをONとし、第6図Bのように画像部分
をSSBをONとしたのでは、第6図Cのように
画像部分がマゼンタ表示となつてしまう。
: Also, although the image is displayed as white in FIG. 1, it is not limited to this. In this case, if the arithmetic circuit is configured with three OR circuits, as shown in the diagram for explaining other embodiments in FIG. 6, for example, when the background color is red and the image is to be displayed in green, If you simply turn on S R as shown in Figure 6A and turn on SS B for the image part as shown in Figure 6B, the image part will be displayed in magenta as shown in Figure 6C. Put it away.

そこで、この様な事をさけるために、第7図
のその他の実施例を説明する為の図に示す様な
演算回路100fの構成とすることが考えられ
る。
Therefore, in order to avoid such a problem, it is conceivable to configure the arithmetic circuit 100f as shown in the diagram for explaining another embodiment of FIG. 7.

この第7図の考え方は、画像部分を表示部2
において背景色の種類にかかわらず目的とする
色(ここでは背景色赤に対して緑)の画像表示
ができるようにすればよい訳であるから、簡単
な考え方として、第8図のその他の実施例であ
る第7図を説明する為の図に示すように、画像
情報の位置にある背景色を抜く(出力しない)
ようにする構成が考えられる(他には合成色が
目的となる画像の色となるようにすることが考
えられるがこれについては説明を省略する)。
The idea in Fig. 7 is that the image part is
Since all that is required is to be able to display an image of the desired color (in this case, green against the red background color) regardless of the type of background color, as a simple concept, the other implementations shown in Figure 8 can be used. As shown in the diagram for explaining the example in Figure 7, the background color at the position of the image information is removed (not output).
(Another conceivable configuration is to make the composite color the color of the target image, but a description of this will be omitted.)

第7図において、演算回路100fは、画像
情報信号SR,SG,SBを入力とするNOR回路と、
このNOR回路の出力を一方の夫々の入力とし
他方に背景色情報信号SSR,SSG,SSBを夫々の
入力とする3つのAND回路と、この3つの
AND回路の出力SSR0,SSG0,SSB0と画像情報
信号SR,SG,SBを各々入力する3つのOR回路
とから成り、このOR回路から表示部2で色別
表示するための表示情報信号SSSRout,SSSG
out,SSSBoutを出力I/F10dに出力する。
In FIG. 7, the arithmetic circuit 100f includes a NOR circuit that receives image information signals S R , S G , and S B as input;
Three AND circuits each have the output of this NOR circuit as their respective inputs on one side, and the background color information signals SS R , SS G , and SS B on the other side.
It consists of three OR circuits that input the outputs SS R0 , SS G0 , SS B0 of the AND circuit and image information signals S R , S G , S B , respectively. Display information signal SSS R out, SSS G
out, SSS B out is output to the output I/F 10d.

このように構成した結果として、第8図Aの
ように背景色が赤(SSR=ON)の場合に、第
8図Bに示すように画像情報信号SBがON(ハ
イレベル)となる時は、NOR回路の出力は
OFF(ローレベル)となり、AND回路の出力
SSR0,SSG0,SSB0は全てOFF(ローレベル)と
成り、第8図Cに示すように画像情報部分の背
景色が抜ける。この結果、表示部2においては
第8図Dに示すように、背景色を赤表示し画像
を緑表示することができる。
As a result of this configuration, when the background color is red (SS R =ON) as shown in Fig. 8A, the image information signal S B turns ON (high level) as shown in Fig. 8B. At the time, the output of the NOR circuit is
It becomes OFF (low level) and the output of the AND circuit
SS R0 , SS G0 , and SS B0 are all turned OFF (low level), and the background color of the image information portion is removed as shown in FIG. 8C. As a result, the display section 2 can display the background color in red and the image in green, as shown in FIG. 8D.

勿論この色の組合せは自由であり、この回路
において画像を白とすることができることはい
うまでもない。
Of course, this combination of colors is free, and it goes without saying that the image can be made white in this circuit.

:本発明は、姿勢表示器に限定されて用いられ
るものではなく、同様の構成を有すものであれ
ば同様に適用できる。
:The present invention is not limited to use as an attitude indicator, but can be similarly applied to anything having a similar configuration.

<発明の効果> 以上、実施例と共に具体的に本発明を説明した
ように、本発明の表示情報生成回路によれば、簡
単な回路を追加することで、グラフイツク・コン
トローラの描画機能でフレームメモリ内で背景色
の塗潰し処理をする必要がなくなるので、表示情
報のアツプデート処理が飛躍的に向上(高速化)
し、表示部での表示速度が速まる。又、グラフイ
ツク・コントローラの描画機能も軽減できるとい
う効果が得られる。
<Effects of the Invention> As described above in detail with reference to the embodiments, the display information generation circuit of the present invention allows the frame memory to be used with the drawing function of the graphics controller by adding a simple circuit. Since there is no need to fill in the background color within the screen, the process of updating display information is dramatically improved (speeding up).
However, the display speed on the display section increases. Furthermore, the drawing function of the graphics controller can also be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の表示情報生成回路のブロツク
構成図、第2図乃至第5図は第1図の説明に供す
る図、第6図乃至第8図は本発明のその他の実施
例の説明に供する図、第9図は姿勢表示器の従来
の表示情報生成回路のブロツク構成図、第10図
乃至第12図は従来の技術の説明に供する図であ
る。 1,10…シンボル・ジエネレータ、2…表示
部、10a…入力I/F、10b…グラフイツ
ク・コントローラ、10c…フレームメモリ、1
0e,100e…背景色発生回路、10f,10
0f…演算回路。
FIG. 1 is a block diagram of a display information generating circuit according to the present invention, FIGS. 2 to 5 are diagrams for explaining FIG. 1, and FIGS. 6 to 8 are for explaining other embodiments of the present invention. FIG. 9 is a block diagram of a conventional display information generating circuit for an attitude indicator, and FIGS. 10 to 12 are diagrams for explaining the conventional technology. 1, 10...Symbol generator, 2...Display section, 10a...Input I/F, 10b...Graphics controller, 10c...Frame memory, 1
0e, 100e...Background color generation circuit, 10f, 10
0f...Arithmetic circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号をシンボル・ジエネレータに入力し
て色別した表示情報に生成した上で表示部に色別
表示する構成の表示情報生成回路において、前記
シンボル・ジエネレータは、グラフイツク・コン
トローラと、画素メモリと面メモリとを有して前
記グラフイツク・コントローラからのコントロー
ル信号に基づいて前記画素メモリから前記入力信
号の画像情報を出力し前記面メモリから前記入力
信号の面情報を出力するフレームメモリと、前記
面情報を入力すると共に前記グラフツク・コント
ローラから水平同期信号を入力して前記画像情報
の背景色となる信号を発生する背景色発生回路
と、前記画像情報と前記背景色となる信号を入力
して前記表示部で色別表示するための表示情報を
演算して出力する演算回路とを具備して成ること
を特徴とする表示情報生成回路。
1. In a display information generation circuit configured to input an input signal to a symbol generator, generate color-coded display information, and then display the color-coded information on a display section, the symbol generator includes a graphics controller, a pixel memory, and a pixel memory. a frame memory having a frame memory, which outputs image information of the input signal from the pixel memory based on a control signal from the graphics controller, and outputs plane information of the input signal from the plane memory; a background color generation circuit which inputs information and also inputs a horizontal synchronization signal from the graphics controller to generate a signal that becomes the background color of the image information; 1. A display information generation circuit comprising: a calculation circuit that calculates and outputs display information for color-specific display on a display unit.
JP61276166A 1986-11-19 1986-11-19 Display information generation circuit Granted JPS63129398A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61276166A JPS63129398A (en) 1986-11-19 1986-11-19 Display information generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61276166A JPS63129398A (en) 1986-11-19 1986-11-19 Display information generation circuit

Publications (2)

Publication Number Publication Date
JPS63129398A JPS63129398A (en) 1988-06-01
JPH0345395B2 true JPH0345395B2 (en) 1991-07-10

Family

ID=17565651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61276166A Granted JPS63129398A (en) 1986-11-19 1986-11-19 Display information generation circuit

Country Status (1)

Country Link
JP (1) JPS63129398A (en)

Also Published As

Publication number Publication date
JPS63129398A (en) 1988-06-01

Similar Documents

Publication Publication Date Title
KR950012931B1 (en) Graphic display device
KR100222314B1 (en) Still picture display apparatus
JPH0695273B2 (en) Display control device
JPH0850659A (en) Apparatus and method of ntsc-type display of full-motion animation
JPH0444278B2 (en)
US5361081A (en) Programmable pixel and scan-line offsets for a hardware cursor
US5880741A (en) Method and apparatus for transferring video data using mask data
JP2976945B2 (en) Image drawing device
JP3668502B2 (en) Liquid crystal display method and liquid crystal display device
JP3547250B2 (en) Drawing method
JPH0345395B2 (en)
JP2764927B2 (en) Gradation display control device
JPH04301685A (en) Method and apparatus for display
JP3872056B2 (en) Drawing method
JP3642580B2 (en) Dot matrix display system and display data conversion method in this system
JP2795083B2 (en) Creating the same material appearance image in image processing
JP2609628B2 (en) Memory address controller
JP3252359B2 (en) Image processing device
JP4990437B2 (en) A system that displays video on the screen
JPH0125071B2 (en)
JPH03223894A (en) Image processing circuit
JPH041356B2 (en)
JP2943495B2 (en) LSI for on-screen display
JPS5857749B2 (en) Display control method
JPH09258708A (en) Dissolving display control device