JPH0344961A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH0344961A JPH0344961A JP1180968A JP18096889A JPH0344961A JP H0344961 A JPH0344961 A JP H0344961A JP 1180968 A JP1180968 A JP 1180968A JP 18096889 A JP18096889 A JP 18096889A JP H0344961 A JPH0344961 A JP H0344961A
- Authority
- JP
- Japan
- Prior art keywords
- test
- selector
- selection signal
- outputs
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、半導体チップ上に複数の機能ブロックが搭
載されたような半導体集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device in which a plurality of functional blocks are mounted on a semiconductor chip.
[従来の技術]
たとえば、マイクロコンピュータや、半導体メモリのよ
うに、1つの半導体チップ上に複数の機能ブロックが設
けられるような半導体集積回路装置が種々存在する。こ
のような半導体集積回路装置において、各機能ブロック
別にそのテスト出力を検証したい場合がある。[Prior Art] For example, there are various semiconductor integrated circuit devices such as microcomputers and semiconductor memories in which a plurality of functional blocks are provided on one semiconductor chip. In such a semiconductor integrated circuit device, there are cases where it is desired to verify the test output of each functional block.
第2図は、上記のような、要望を満たし得る従来の半導
体集積回路装置を示すブロック図である。FIG. 2 is a block diagram showing a conventional semiconductor integrated circuit device that can meet the above requirements.
図において、半導体チップ1上には、nl’IIの機能
ブロック21,22,23.・・・2nが設けられてい
る。これら機能ブロック21,22,23. ・・・2
nのテスト出力は、それぞれ、テスト出力ピン31.3
2.33.・・・3nを介して外部へ取出される。゛し
たがって、従来の半導体集積回路装置では、機能ブロッ
クの数に対応してテスト出力ピンが必要となる。In the figure, nl'II functional blocks 21, 22, 23 . ...2n is provided. These functional blocks 21, 22, 23. ...2
The test outputs of n are respectively connected to test output pins 31.3
2.33. ... taken out to the outside via 3n. Therefore, in a conventional semiconductor integrated circuit device, test output pins are required in correspondence with the number of functional blocks.
[発明が解決しようとする課題]
従来の半導体集積回路装置は、以上のように構成されて
いたので、各機能ブロックのテスト出力を個別に検証し
たい場合は、各機能ブロック別にテスト出力ビンが必要
となり、そのビン数が多くなるという問題点があった。[Problems to be Solved by the Invention] Conventional semiconductor integrated circuit devices are configured as described above, so if you want to verify the test output of each functional block individually, you need a test output bin for each functional block. Therefore, there was a problem that the number of bins increased.
この発明は、上記のような問題点を解消するためになさ
れたもので、極めて少ないビン数で各機能ブロック別に
そのテスト出力を外部へ導出し褐るような半導体集積回
路装置を提供することを目的とする。This invention was made to solve the above-mentioned problems, and aims to provide a semiconductor integrated circuit device in which the test outputs of each functional block can be output to the outside with an extremely small number of bins. purpose.
[課題を解決するための手段]
この発明にかかる半導体集積回路装置は、半導体チップ
上に複数の機能ブロックが搭載された半導体集積回路装
置であって、各機能ブロックのいずれかを選択するため
の選択信号を入力する選択信号入力ビンと、複数の機能
ブロックからテスト出力を受は選択信号に応じていずれ
か1つの機能ブロックのテスト出力を選択して出力する
セレクタと、セレクタの出力を外部へ出力するための少
なくとも1個のテスト出力ピンとを備えている。[Means for Solving the Problems] A semiconductor integrated circuit device according to the present invention is a semiconductor integrated circuit device in which a plurality of functional blocks are mounted on a semiconductor chip. A selection signal input bin that inputs a selection signal, a selector that receives test output from multiple functional blocks and selects and outputs the test output of one of the functional blocks according to the selection signal, and outputs the output of the selector to the outside. at least one test output pin for outputting.
[作用コ
この発明においては、各機能ブロックのテスト出力はセ
レクタに与えられ、このセレクタにおいていずれか1つ
の機能ブロックのテスト出力が選択される。セレクタの
出力は、少なくとも1個のテスト出力ピンを介して外部
へ取出される。セレクタは、選択信号入力ビンから入力
される選択信号に応じてテスト出力の選択を行なう。[Operation] In this invention, the test output of each functional block is given to a selector, and the test output of any one functional block is selected by this selector. The output of the selector is taken out via at least one test output pin. The selector selects a test output according to a selection signal input from a selection signal input bin.
したがって、この発明では、選択信号入力ビンと1つの
機能ブロックにχ1するテスト出力ピンとを設けるだけ
でよく、従来の半導体集積回路装置のように各機能ブロ
ック別にテスト出力ピンを備えるものに比べて、そのビ
ン数を削減することができる。Therefore, in the present invention, it is only necessary to provide a selection signal input bin and a test output pin for each functional block. The number of bins can be reduced.
[実施例]
第1図は、この発明の一実施例を示すブロック図である
。図において、半導体チップ1上には、n個の機能ブロ
ック21.22.23.・・・2nが設けられている。[Embodiment] FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, n functional blocks 21, 22, 23 . ...2n is provided.
各機能ブロックのテスト出力は、セレクタ4に与えられ
る。このセレクタ4には、選択信号入力ビン5を介して
選択信号が与えられる。セレクタ4は、この選択信号に
応じて、各機能ブロックからのテスト出力のうちのいず
れか1つの機能ブロックのテスト出力を選択して出力す
る。セレクタ4の出力は、テスト出力ピン3(1つの機
能ブロックに対するテスト出力が1ビツトの場合は1個
、nビットの場合はn個設けられる)に与えられる。し
たがって、このテスト出力ピン3からいずれか1つの機
能ブロックのテスト出力が外部へ取出される。The test output of each functional block is given to the selector 4. A selection signal is applied to this selector 4 via a selection signal input bin 5 . The selector 4 selects and outputs the test output of any one of the test outputs from each functional block in response to this selection signal. The output of the selector 4 is applied to a test output pin 3 (one pin is provided when the test output for one functional block is 1 bit, and n pins are provided when the test output is n bits). Therefore, the test output of any one functional block is taken out from this test output pin 3 to the outside.
上記のような構成において、機能ブロックの数がたとえ
ば8個である場合について考えてみる。In the above configuration, consider a case where the number of functional blocks is, for example, eight.
このj:、合、第2図に示す従来の半導体集積回路装置
では、8個の機能ブロックに対するテスト出力ピン(テ
スト出力がnビットの場合は、8Xn個)が必要となる
。これに対し、第1図に示す実施例では、3ビツトの選
択信号を入力するための3個の選択信号入力ビン5と、
1個の機能ブロックに対するテスト出力ピン3とを設け
ればよい。したがって、第2図に示す従来の半導体集積
回路装置に比べてビン数が大幅に減らされている。ビン
数の削減効果は、機能ブロックの数が増えるほど大きく
なる。In the conventional semiconductor integrated circuit device shown in FIG. 2, test output pins (8×n if the test output is n bits) are required for eight functional blocks. In contrast, in the embodiment shown in FIG. 1, there are three selection signal input bins 5 for inputting 3-bit selection signals;
It is sufficient to provide a test output pin 3 for one functional block. Therefore, the number of bins is significantly reduced compared to the conventional semiconductor integrated circuit device shown in FIG. The effect of reducing the number of bins increases as the number of functional blocks increases.
[発明の効果]
以上のように、この発明によれば、選択信号入力ビンか
ら入力される選択信号に応じて、セレクタが各機能ブロ
ックからのテスト出力を選択して1つの機能ブロックに
対する少なくとも1個のテスト出力ピンを介して外部へ
導出するようにしているので、従来の半導体集積回路装
置に比べて、極めて少ないビン数で各機能ブロックのテ
スト出力を外部へ取出すことができる。[Effects of the Invention] As described above, according to the present invention, the selector selects the test output from each functional block in accordance with the selection signal input from the selection signal input bin, and selects at least one test output for one functional block. Since the test outputs of each functional block are outputted to the outside through the test output pins, the test outputs of each functional block can be outputted to the outside with an extremely small number of bins compared to conventional semiconductor integrated circuit devices.
第1図は、この発明の一実施例を示すブロック図である
。第2図は、従来の半導体集積回路装置を示すブロック
図である。
図において、1は半導体チップ、21〜2nは機能ブロ
ック、3はテスト出力ピン、4はセレクタ、5は選択信
号入力ビンを示す。FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a block diagram showing a conventional semiconductor integrated circuit device. In the figure, 1 is a semiconductor chip, 21 to 2n are functional blocks, 3 is a test output pin, 4 is a selector, and 5 is a selection signal input bin.
Claims (1)
体集積回路装置であって、 前記各機能ブロックのいずれかを選択するための選択信
号を入力する選択信号入力ピン、 前記複数の機能ブロックからテスト出力を受け、前記選
択信号に応じて、いずれか1つの機能ブロックのテスト
出力を選択して出力するセレクタ、および 前記セレクタの出力を外部へ出力するための少なくとも
1個のテスト出力ピンを備える、半導体集積回路装置。[Scope of Claims] A semiconductor integrated circuit device having a plurality of functional blocks mounted on a semiconductor chip, comprising: a selection signal input pin for inputting a selection signal for selecting one of the functional blocks; a selector that receives test outputs from the functional blocks and selects and outputs the test output of any one functional block according to the selection signal; and at least one test for outputting the output of the selector to the outside. A semiconductor integrated circuit device equipped with an output pin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1180968A JPH0344961A (en) | 1989-07-13 | 1989-07-13 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1180968A JPH0344961A (en) | 1989-07-13 | 1989-07-13 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0344961A true JPH0344961A (en) | 1991-02-26 |
Family
ID=16092429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1180968A Pending JPH0344961A (en) | 1989-07-13 | 1989-07-13 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0344961A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308749B1 (en) * | 1996-05-30 | 2001-12-15 | 니시무로 타이죠 | 1 chip mixed semiconductor integrated circuit device and inspection method |
-
1989
- 1989-07-13 JP JP1180968A patent/JPH0344961A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100308749B1 (en) * | 1996-05-30 | 2001-12-15 | 니시무로 타이죠 | 1 chip mixed semiconductor integrated circuit device and inspection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2642671B2 (en) | Digital crossbar switch | |
JPH03171922A (en) | Input circuit for programable logic device and programable logic circuit for being used in programable logic device as well as programable logic device | |
US8358150B1 (en) | Programmable microcontroller architecture(mixed analog/digital) | |
US5638335A (en) | Semiconductor device | |
JP2001526866A (en) | Redundant circuits for programmable logic devices with interleaved input circuits | |
US20040070422A1 (en) | Programmable logic devices having enhanced cascade functions to provide increased flexibility | |
JPH0191525A (en) | Programmable logic element | |
GB2119976A (en) | Shift circuit | |
KR900003884A (en) | Large scale semiconductor integrated circuit device | |
JPH0344961A (en) | Semiconductor integrated circuit device | |
US6646465B2 (en) | Programmable logic device including bi-directional shift register | |
US5936425A (en) | Tri-statable input/output circuitry for programmable logic | |
JPH08202645A (en) | Input and output circuit structure | |
JP3055639B2 (en) | Logic integrated circuit | |
JP4151241B2 (en) | Pin register circuit of semiconductor test equipment | |
JPH046913A (en) | Programmable logic element | |
JP2569765B2 (en) | Signal processing integrated circuit device | |
JP2000049591A (en) | Rewritable logical circuit | |
JPH01257350A (en) | Semiconductor integrated circuit | |
JP2897774B2 (en) | Output select circuit | |
JPH06130132A (en) | Test method for semiconductor integrated circuit | |
JP2001004714A (en) | Method and system for sharing test terminal of integrated circuit | |
JPH10260757A (en) | Terminal arrangement variable circuit | |
JPH0365671A (en) | Semiconductor integrated circuit | |
JPH04220012A (en) | Selection circuit |